CN113591038A - 缺陷忽视区域的自计算方法及装置 - Google Patents
缺陷忽视区域的自计算方法及装置 Download PDFInfo
- Publication number
- CN113591038A CN113591038A CN202110865251.6A CN202110865251A CN113591038A CN 113591038 A CN113591038 A CN 113591038A CN 202110865251 A CN202110865251 A CN 202110865251A CN 113591038 A CN113591038 A CN 113591038A
- Authority
- CN
- China
- Prior art keywords
- defect
- sub
- regions
- line
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 title claims abstract description 276
- 238000004364 calculation method Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims description 11
- 230000002040 relaxant effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Algebra (AREA)
- Evolutionary Biology (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Bioinformatics & Computational Biology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种缺陷忽视区域的自计算方法及装置，在晶圆上定义包含已知缺陷的缺陷放宽区域，所述缺陷放宽区域包括阵列排布的子区域；沿所述晶圆的边缘至中心的方向逐行或逐列扫描所述子区域，每扫描一行或一列所述子区域，获取该行或该列的所有所述子区域的缺陷值的平均值，并判断所述平均值是否在一预设的缺陷阈值范围内，当扫描到平均值不在所述缺陷预设阈值范围内的一行或一列所述子区域时，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域，实现自计算缺陷忽视区域的边界，从而能够解决所述缺陷忽视区域过大漏掉关键性的缺陷或者所述缺陷忽视区域过小干扰信号过多的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种缺陷忽视区域的自计算方法及其装置。
背景技术
半导体新工艺研发工程中，特殊区域发现特定缺陷，尤其是光罩相关问题导致的固定区域问题。此类工艺问题，一般通过光照改版即可解决(即此类缺陷已有应对措施)，而由于光罩改版或者其他工艺修改时间周期长，因此该缺陷会在一定的周期时间内存在，并且影响其他缺陷的判定，即该已知缺陷数量过大，导致晶圆面内缺陷扫描超过设定值，或者观测过程中自动选择了大量该已知缺陷。
现有方法一般是通过扫描机台的定义缺陷忽视区域，将这些特定的固定区域通过设定边界的方式直接取出，在之后的扫描过程中则不会被计算进入扫描结果统计。
现有方法有两个缺陷：第一，定义区域的手法过紧：即缺陷忽视区域的边界刚好卡在缺陷的边界线上，则晶圆在载物台(stage)上稍有偏差时，会导致大量的缺陷忽视区域内干扰信号扫描到，影响整体缺陷判断。第二，定义区域的手法过松：即缺陷忽视区域的边界存留一定的缺陷放宽区域(spec datal)。但缺陷放宽区域(detal)的值过大则会导致可能存在关键性缺陷的丢失(miss)。
发明内容
本发明的目的在于提供一种缺陷忽视区域的自计算方法及其装置，以解决缺陷忽视区域过大漏掉关键性的缺陷或者缺陷忽视区域过小干扰信号过多的问题。
为解决上述技术问题，本发明提供一种缺陷忽视区域的自计算方法，包括，
在晶圆上定义包含已知缺陷的缺陷放宽区域，所述缺陷放宽区域包括阵列排布的子区域；
沿所述晶圆的边缘至中心的方向逐行或逐列扫描所述子区域，每扫描一行或一列所述子区域，获取该行或该列的所有所述子区域的缺陷值的平均值，并判断所述平均值是否在一预设的缺陷阈值范围内，当扫描到平均值不在所述缺陷预设阈值范围内的一行或一列所述子区域时，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域。
可选的，所述缺陷值用于表征所述子区域中的缺陷的面积。
可选的，所述已知缺陷为显影液残留而导致的缺陷，所述缺陷放宽区域包括所述晶圆的边缘所在的区域。
可选的，所述缺陷放宽区域的数量至少为两个。
可选的，利用扫描电子显微镜扫描所述子区域，所述子区域在扫描方向上的宽度等于所述扫描电子显微镜的最小分辨率。
可选的，若所述缺陷放宽区域的子区域的列数大于行数时，逐行扫描所述子区域并计算每行的所有所述子区域的缺陷值的平均值；若所述缺陷放宽区域的子区域的列数小于行数时，逐列扫描所述子区域并计算每列的所有所述子区域的缺陷值的平均值；若所述缺陷放宽区域的子区域的列数等于行数时，逐列扫描所述子区域并计算每列的所有所述子区域的缺陷值的平均值，或者逐行扫描所述子区域并计算每行的所有所述子区域的缺陷值的平均值。
可选的，所述缺陷预设阈值范围为(60％P,140％P)，P为缺陷放宽区域中缺陷值最大的10个子区域的缺陷值的平均值。
可选的，扫描第一行子区域或者第一列子区域的缺陷值时，从最远离所述晶圆的中心的一行或一列开始扫描。
可选的，所述缺陷放宽区域的面积大于所述缺陷忽视区域的面积。
基于同一发明构思，本发明还提供一种缺陷忽视区域的自计算装置，包括：
缺陷放宽区域定义单元，用于在晶圆上定义包含已知缺陷的缺陷放宽区域，所述缺陷放宽区域包括阵列排布的子区域；
扫描计算单元，用于沿所述晶圆的边缘至中心的方向逐行或逐列扫描所述子区域，每扫描一行或一列所述子区域，获取该行或该列的所有所述子区域的缺陷值的平均值；
判断单元，用于判断所述平均值是否在一预设的缺陷阈值范围内，当扫描到平均值不在所述缺陷预设阈值范围内的一行或一列所述子区域时，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域。
可选的，所述扫描单元为扫描电子显微镜。
在本发明提供的一种缺陷忽视区域的自计算方法及装置，通过在晶圆上定义包含已知缺陷的缺陷放宽区域，设置缺陷忽视区域的缺陷预设阈值范围；沿所述晶圆的边缘至中心的方向逐行或逐列扫描所述子区域，每扫描一行或一列所述子区域，获取该行或该列的所有所述子区域的缺陷值的平均值，并判断所述平均值是否在一预设的缺陷阈值范围内，当扫描到平均值不在所述缺陷预设阈值范围内的一行或一列所述子区域时，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域，实现自计算缺陷忽视区域的边界，从而能够解决所述缺陷忽视区域过大漏掉关键性的缺陷或者所述缺陷忽视区域过小干扰信号过多的问题，减小整片晶圆的缺陷数量，增加其他缺陷被侦测概率。
附图说明
图1是本发明实施例的缺陷忽视区域的自计算方法流程图；
图2是本发明实施例一的缺陷放宽区域的结构示意图；
图3是本发明实施例二的缺陷放宽区域的结构示意图；
图中，
10-晶圆；11-缺陷忽视区域；11a-缺陷放宽区域；11b-缺陷放宽区域。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种缺陷忽视区域的自计算方法及其装置作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
具体的，请参考图1，其为本发明实施例的缺陷忽视区域的自计算方法流程图。如图1所示，本发明提供一种缺陷忽视区域的自计算方法，包括，
步骤S10，在晶圆上定义包含已知缺陷的缺陷放宽区域，所述缺陷放宽区域包括阵列排布的子区域。
步骤S20，设置缺陷忽视区域的缺陷预设阈值范围。
步骤S30，扫描第一行子区域或者第一列子区域的缺陷值，计算第一行子区域或者第一列子区域的平均值，并判断所述平均值是否在所述缺陷预设阈值范围内。
步骤S40，若所述第一行子区域或者第一列子区域的平均值在所述缺陷预设阈值范围内，继续计算第二行子区域或者第二列子区域的平均值，直到计算出的当前行子区域或者列子区域的平均值不在所述缺陷预设阈值范围内，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域。
图2是本发明实施例一的缺陷放宽区域的结构示意图，下面结合附图2详细介绍本发明提供的一种缺陷忽视区域的自计算方法。
请参考图2，提供一晶圆10，所述晶圆10包括衬底，所述衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或其他III-V族化合物衬底，本实施例对所述衬底材料以及结构不做限制。此外，所述晶圆10中还可以形成有器件结构(图未示)，所述器件结构可以为半导体前段工艺中形成的器件结构，例如MOS晶体管等。
在本实施例中，所述晶圆10例如是19nm的NAND(计算机闪存设备)，所述晶圆10上具有源区和阱区(well)，在所述阱区显影时显影液在旋转去除时被所述晶圆10边缘区域阻挡无法去除干净，导致所述晶圆10的边缘上显影液残留，最终变成缺陷(damager issue)，阱区显影后检测(well After Develop Inspection，well ADI)晶圆10上的缺陷。上述缺陷是已知缺陷，发明人已有应对的策略，需要对上述缺陷设置缺陷忽视区域。如背景技术所述，需要在所述晶圆10上设置一个合适的缺陷忽视区域。设置合适的缺陷忽视区域既可以避免已知缺陷的干扰，又可以避免关键性缺陷丢失。所述关键性缺陷为显影后检测的缺陷，例如是多晶硅图形失效。
在所述晶圆10上定义包含已知缺陷的缺陷放宽区域11a和11b，所述缺陷放宽区域11a和11b包括阵列排布的子区域。所述缺陷放宽区域11a和11b的面积大于所述已知缺陷忽视的面积。在本实施例中，所述已知缺陷例如是显影液残留而导致的缺陷，其分布于所述晶圆10的左右两侧。
所述缺陷放宽区域11a和11b包括所述晶圆10的边缘所在的区域，其中，所述缺陷放宽区域11a面积为X*Y，其中，Y>X，行方向的宽度为X，列方向的长度为Y。所述阵列排布的子区域为M*N个子区域，其中M为列数，N为行数。也就是说，M小于N，则计算每列子区域的平均值。所述子区域在扫描方向上的宽度等于扫描电子显微镜的最小分辨率。在本实施例中，现阶段19纳米技术一般扫描电子显微镜的最小间距为65nm，将所述缺陷放宽区域11a划分成A＝65nm*65nm的大小划分为M*N块的子区域。
在步骤S20中，设置所述缺陷忽视区域11的缺陷预设阈值范围。选择缺陷放宽区域中缺陷值最大的10个同样面积大小的子区域进行扫描获得子区域缺陷值，将扫描结果子区域缺陷值计算平均值P，即平均值。所述缺陷忽视区域11的缺陷预设阈值范围为(60％P，140％P)。在本实施例中，已知越靠近所述晶圆10的边缘，必然存在已知的缺陷，即显影液残留造成的缺陷，那么选取必然存在显影液残留缺陷的子区域作为计算缺陷预设阈值范围的10个同样面积大小的子区域。
在步骤S30中，扫描第一行子区域或者第一列子区域的缺陷值，计算第一行子区域或者第一列子区域的平均值，并判断所述平均值是否在所述缺陷预设阈值范围内。在本实施例中，由于所述缺陷放宽区域11a的Y>X，即当M小于N时，则计算每列子区域的平均值，因此，扫描第一列子区域的缺陷值，扫描子区域的缺陷值的顺序为从晶圆的边缘开始扫描。
在步骤S40中，若第一列子区域的平均值在所述缺陷预设阈值范围内，继续计算第二列子区域的平均值，直到计算出的当前列子区域的平均值不在所述缺陷预设阈值范围内，所述缺陷忽视区域11定义完成。
在本实施例中，所述缺陷放宽区域包括两部分11a和11b，以右侧的11a为例，所述缺陷放宽区域11a的面积为X*Y，且Y>X，则选择以第一列子区域，M1N1、M1N2、M1N3、M1N4、M1N5、M1N6、M1N7、M1N8、M1N9和M1N10，共计10个扫描缺陷值，并取10个缺陷值的平均值M1，当第一列子区域的所述平均值M1是否在缺陷预设阈值范围(60％P,140％P)之间，则认为第一列子区域NG，即同为缺陷忽视区域，不纳入最终缺陷输出扫描信号范围。依次类推计算第二列子区域M2N1、M2N2、M2N3、M2N4、M2N5、M2N6、M2N7、M2N8、M2N9和M2N10等10个第二列子区域扫描缺陷值，并取10个缺陷值的平均值M2，并比较所述平均值M2是否在缺陷预设阈值范围内，直至计算出的Mx的值不在缺陷预设阈值范围(60％P，140％P)的区间范围，则认为所述缺陷忽视区域11定义完成，其中Mx是指第x列的缺陷值的平均值。左侧的11b部分的缺陷忽视区域的定义方式和11部分相同，以确定出所述缺陷忽视区域的精确边界。
将所述晶圆10上的所述缺陷忽视区域11定义完成后，扫描电子显微镜对所述晶圆10上的待检测区域进行扫描，以检测所述晶圆10上是否有缺陷存在。通过上述缺陷忽视区域的自计算方法，准确定义缺陷忽视区域，去除不必要的干扰信号和非关注信号，在所述晶圆10上的待检测区域检测缺陷，帮助技术人员更快判断工艺改善后的缺陷改善情况，减小整片晶圆的缺陷数量，增加其他缺陷被侦测概率。
基于同一发明构思，本发明还提供一种缺陷忽视区域的自计算装置，包括：
缺陷放宽区域定义单元，用于在晶圆上定义包含已知缺陷的缺陷放宽区域，所述缺陷放宽区域包括阵列排布的子区域；
扫描计算单元，用于沿所述晶圆的边缘至中心的方向逐行或逐列扫描所述子区域，每扫描一行或一列所述子区域，获取该行或该列的所有所述子区域的缺陷值的平均值；
判断单元，用于判断所述平均值是否在一预设的缺陷阈值范围内，当扫描到平均值不在所述缺陷预设阈值范围内的一行或一列所述子区域时，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域。
【实施例二】
与实施例一的不同之处在于，在本实施例中，所述缺陷放宽区域包括两部分11a和11b，以上侧的11a为例，所述缺陷放宽区域11a的面积X*Y，且Y<X，行方向的长度为X，列方向的长度为Y；也就是说缺陷位于与实施例一中的缺陷方向垂直的晶圆的两侧。在半导体制造的过程中，上述缺陷例如是化学机械研磨(CMP)造成的缺陷。在本实施例中，对子区域的缺陷值扫描时按照每行子区域进行扫描，并对每行子区域的平均值判断是否超过所述缺陷预设阈值范围。与实施例一相同之处，在此不再赘述。
请参考图3，图3是本发明实施例二的缺陷放宽区域的结构示意图；在本实施例中，以上侧的11a为例，在所述晶圆10上定义缺陷放宽区域11a，所述缺陷放宽区域11a包括阵列排布的子区域。所述缺陷放宽区域的面积大于所述缺陷忽视区域的面积。在本实施例中，所述缺陷分布于所述晶圆10的上下两侧，也就是说所述缺陷放宽区域11a面积为X*Y，其中，Y<X，行方向的长度为X，列方向的长度为Y；所述阵列排布的子区域为M*N个子区域，其中M为列数，N为行数。也就是说，M大于N，则计算每行子区域的平均值。所述子区域的在扫描方向上的宽度等于扫描电子显微镜的最小分辨率。在本实施例中，现阶段19纳米技术一般扫描电子显微镜的最小间距为65nm，将所述缺陷放宽区域11a划分成A＝65nm*65nm的大小划分为M*N块的子区域。
在步骤S30中，扫描第一行子区域的缺陷值，计算第一行子区域的平均值，并判断所述平均值是否在所述缺陷预设阈值范围内。在本实施例中，由于所述缺陷放宽区域11a的Y<X，即当M大于N时，则计算每行子区域的平均值，因此，扫描第一行子区域的缺陷值，扫描子区域的缺陷值的顺序为从晶圆的边缘开始扫描。
在步骤S40中，若第一行子区域的平均值在所述缺陷预设阈值范围内，继续计算第二行子区域的平均值，直到计算出的当前行子区域的平均值不在所述缺陷预设阈值范围内，所述缺陷忽视区域11定义完成。
具体的，所述缺陷放宽区域11a的面积为X*Y，且Y<X，则选择以第一行子区域，M1N1、M2N1、M3N1、M4N1、M5N1、M6N1、M7N1、M8N1、M9N1和M10N1，共计10个扫描缺陷值，并取10个缺陷值的平均值N1，当第一行子区域的所述平均值N1是否在缺陷预设阈值范围(60％P,140％P)之间，则认为第一行子区域NG，即同为缺陷忽视区域，不纳入最终缺陷输出扫描信号范围。依次类推计算第二行子区域M1N2、M2N2、M3N2、M4N2、M5N2、M6N2、M7N2、M8N2、M9N2和M10N2等10个第二行子区域扫描缺陷值，并取10个缺陷值的平均值N2，并比较所述平均值N2是否在缺陷预设阈值范围内，直至计算出的Nx的值不在缺陷预设阈值范围(60％P,140％P)的区间范围，则认为缺陷忽视区域定义完成，其中所述Nx为第x行的缺陷值的平均值。位于所述晶圆10下侧的所述缺陷放宽区域11b的定义方法和所述缺陷放宽区域11a相同，已完成缺陷忽视区域定义。实现合适的缺陷忽视区域既避免已知缺陷的干扰，又避免关键性缺陷丢失。
若所述缺陷放宽区域的子区域的列数等于行数时，即M＝N时，逐列扫描所述子区域并计算每列的所有所述子区域的缺陷值的平均值，或者逐行扫描所述子区域并计算每行的所有所述子区域的缺陷值的平均值。
综上可见，在本发明实施例提供的一种缺陷忽视区域的自计算方法及装置，通过在晶圆上定义包含已知缺陷的缺陷放宽区域，设置缺陷忽视区域的缺陷预设阈值范围；沿所述晶圆的边缘至中心的方向逐行或逐列扫描所述子区域，每扫描一行或一列所述子区域，获取该行或该列的所有所述子区域的缺陷值的平均值，并判断所述平均值是否在一预设的缺陷阈值范围内，当扫描到平均值不在所述缺陷预设阈值范围内的一行或一列所述子区域时，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域，实现自计算缺陷忽视区域的边界，从而能够解决所述缺陷忽视区域过大漏掉关键性的缺陷或者所述缺陷忽视区域过小干扰信号过多的问题，减小整片晶圆的缺陷数量，增加其他缺陷被侦测概率。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种缺陷忽视区域的自计算方法，其特征在于，包括：
在晶圆上定义包含已知缺陷的缺陷放宽区域，所述缺陷放宽区域包括阵列排布的子区域；
沿所述晶圆的边缘至中心的方向逐行或逐列扫描所述子区域，每扫描一行或一列所述子区域，获取该行或该列的所有所述子区域的缺陷值的平均值，并判断所述平均值是否在一预设的缺陷阈值范围内，当扫描到平均值不在所述缺陷预设阈值范围内的一行或一列所述子区域时，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域。
2.如权利要求1所述的缺陷忽视区域的自计算方法，其特征在于，所述缺陷值用于表征所述子区域中的缺陷的面积。
3.如权利要求1所述的缺陷忽视区域的自计算方法，其特征在于，所述已知缺陷为显影液残留而导致的缺陷，所述缺陷放宽区域包括所述晶圆的边缘所在的区域。
4.如权利要求1所述的缺陷忽视区域的自计算方法，其特征在于，所述缺陷放宽区域的数量至少为两个。
5.如权利要求1所述的缺陷忽视区域的自计算方法，其特征在于，利用扫描电子显微镜扫描所述子区域，所述子区域在扫描方向上的宽度等于所述扫描电子显微镜的最小分辨率。
6.如权利要求1所述的缺陷忽视区域的自计算方法，其特征在于，若所述缺陷放宽区域的子区域的列数大于行数时，逐行扫描所述子区域并计算每行的所有所述子区域的缺陷值的平均值；若所述缺陷放宽区域的子区域的列数小于行数时，逐列扫描所述子区域并计算每列的所有所述子区域的缺陷值的平均值；若所述缺陷放宽区域的子区域的列数等于行数时，逐列扫描所述子区域并计算每列的所有所述子区域的缺陷值的平均值，或者逐行扫描所述子区域并计算每行的所有所述子区域的缺陷值的平均值。
7.如权利要求1所述的缺陷忽视区域的自计算方法，其特征在于，所述缺陷预设阈值范围为(60％P，140％P)，P为缺陷放宽区域中缺陷值最大的10个子区域的缺陷值的平均值。
8.如权利要求1所述的缺陷忽视区域的自计算方法，其特征在于，扫描第一行子区域或者第一列子区域的缺陷值时，从最远离所述晶圆的中心的一行或一列开始扫描。
9.一种缺陷忽视区域的自计算装置，其特征在于，包括：
缺陷放宽区域定义单元，用于在晶圆上定义包含已知缺陷的缺陷放宽区域，所述缺陷放宽区域包括阵列排布的子区域；
扫描计算单元，用于沿所述晶圆的边缘至中心的方向逐行或逐列扫描所述子区域，每扫描一行或一列所述子区域，获取该行或该列的所有所述子区域的缺陷值的平均值；
判断单元，用于判断所述平均值是否在一预设的缺陷阈值范围内，当扫描到平均值不在所述缺陷预设阈值范围内的一行或一列所述子区域时，停止扫描，并将平均值在所述缺陷预设阈值范围内的所有行或所有列的子区域定义为缺陷忽视区域。
10.如权利要求1所述的缺陷忽视区域的自计算装置，其特征在于，所述扫描单元为扫描电子显微镜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110865251.6A CN113591038B (zh) | 2021-07-29 | 2021-07-29 | 缺陷忽视区域的自计算方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110865251.6A CN113591038B (zh) | 2021-07-29 | 2021-07-29 | 缺陷忽视区域的自计算方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113591038A true CN113591038A (zh) | 2021-11-02 |
| CN113591038B CN113591038B (zh) | 2024-07-05 |
Family
ID=78252051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110865251.6A Active CN113591038B (zh) | 2021-07-29 | 2021-07-29 | 缺陷忽视区域的自计算方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113591038B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114152631A (zh) * | 2021-11-29 | 2022-03-08 | 上海华力微电子有限公司 | 一种晶圆缺陷扫描方法及系统 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200511460A (en) * | 2003-09-03 | 2005-03-16 | Powerchip Semiconductor Corp | Method of defect review |
| KR20060128277A (ko) * | 2005-06-10 | 2006-12-14 | 삼성전자주식회사 | 웨이퍼 결함 검사 방법 |
| KR20080040941A (ko) * | 2006-11-06 | 2008-05-09 | (주)스마트비전텍 | 웨이퍼의 결함 탐지방법 및 장치 |
| CN102693536A (zh) * | 2012-01-13 | 2012-09-26 | 河南科技大学 | 一种缺陷区域提取方法 |
| CN104425302A (zh) * | 2013-09-04 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的缺陷检测方法和装置 |
| CN105655270A (zh) * | 2016-02-26 | 2016-06-08 | 上海华力微电子有限公司 | 改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构 |
| CN109712902A (zh) * | 2018-12-25 | 2019-05-03 | 上海华力微电子有限公司 | 一种自动扫描缺陷的方法 |
| CN109727897A (zh) * | 2018-12-29 | 2019-05-07 | 上海华力微电子有限公司 | 缺陷监控分析系统及方法 |
| CN109817537A (zh) * | 2017-11-22 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆缺陷检测方法 |
| CN110931378A (zh) * | 2019-11-28 | 2020-03-27 | 武汉新芯集成电路制造有限公司 | 缺陷检测方法 |
-
2021
- 2021-07-29 CN CN202110865251.6A patent/CN113591038B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200511460A (en) * | 2003-09-03 | 2005-03-16 | Powerchip Semiconductor Corp | Method of defect review |
| KR20060128277A (ko) * | 2005-06-10 | 2006-12-14 | 삼성전자주식회사 | 웨이퍼 결함 검사 방법 |
| KR20080040941A (ko) * | 2006-11-06 | 2008-05-09 | (주)스마트비전텍 | 웨이퍼의 결함 탐지방법 및 장치 |
| CN102693536A (zh) * | 2012-01-13 | 2012-09-26 | 河南科技大学 | 一种缺陷区域提取方法 |
| CN104425302A (zh) * | 2013-09-04 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的缺陷检测方法和装置 |
| CN105655270A (zh) * | 2016-02-26 | 2016-06-08 | 上海华力微电子有限公司 | 改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构 |
| CN109817537A (zh) * | 2017-11-22 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆缺陷检测方法 |
| CN109712902A (zh) * | 2018-12-25 | 2019-05-03 | 上海华力微电子有限公司 | 一种自动扫描缺陷的方法 |
| CN109727897A (zh) * | 2018-12-29 | 2019-05-07 | 上海华力微电子有限公司 | 缺陷监控分析系统及方法 |
| CN110931378A (zh) * | 2019-11-28 | 2020-03-27 | 武汉新芯集成电路制造有限公司 | 缺陷检测方法 |
Non-Patent Citations (4)
| Title |
|---|
| DAS SHARMA, D ET AL.: "Yield optimization of redundant multimegabit RAM\'s using the center-satellite model", 《INTERNATIONAL CONFERENCE ON WAFER SCALE INTEGRATION》, 31 December 1992 (1992-12-31) * |
| YE, L ET AL: "Ge-on-insulator wafer with ultralow defect density fabricated by direct condensation of SiGe-on-insulator structure", 《APPLIED SURFACE SCIENCE》, 30 November 2015 (2015-11-30) * |
| 连军莉;魏鹏;: "自动缺陷分类系统在超声扫描显微镜中的应用", 电子工业专用设备, no. 01, 31 January 2021 (2021-01-31) * |
| 邡鑫;史峥;: "基于卷积神经网络的晶圆缺陷检测与分类算法", 计算机工程, no. 08, 15 August 2018 (2018-08-15) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114152631A (zh) * | 2021-11-29 | 2022-03-08 | 上海华力微电子有限公司 | 一种晶圆缺陷扫描方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113591038B (zh) | 2024-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040912A (en) | Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device | |
| US6140140A (en) | Method for detecting process sensitivity to integrated circuit layout by compound processing | |
| US7234128B2 (en) | Method for improving the critical dimension uniformity of patterned features on wafers | |
| US20090238446A1 (en) | Ultrafine lithography pattern inspection using multi-stage tdi image sensors with false image removability | |
| JP2003215060A (ja) | パターン検査方法及び検査装置 | |
| US20190130552A1 (en) | Methods of inspecting defect and methods of fabricating a semiconductor device using the same | |
| CN113591038A (zh) | 缺陷忽视区域的自计算方法及装置 | |
| US6169960B1 (en) | Method for determining the damage potential of the different types of wafer defects | |
| JP2003303763A (ja) | 画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法 | |
| TW201805620A (zh) | 缺陷檢查裝置 | |
| US6887722B2 (en) | Method for exposing a semiconductor wafer | |
| JP4860294B2 (ja) | 電子顕微鏡 | |
| JP2001004347A (ja) | 欠陥検査装置 | |
| JP2010034138A (ja) | パターン検査装置、パターン検査方法およびプログラム | |
| JP3907874B2 (ja) | 欠陥検査方法 | |
| US6600561B2 (en) | Apparatus and method for measuring pattern alignment error | |
| JP2004317427A (ja) | パターン検査方法及びその装置、マスクの製造方法 | |
| JP4755833B2 (ja) | 試料欠陥検査及び試料検査方法 | |
| JP2011044554A (ja) | 露光制御装置および半導体デバイスの製造方法 | |
| CN111426701B (zh) | 一种晶圆缺陷检测方法及其装置 | |
| KR100774826B1 (ko) | 웨이퍼 결함 검출방법 | |
| US6866974B2 (en) | Semiconductor process using delay-compensated exposure | |
| JP2011043672A (ja) | パターン判定方法 | |
| WO2008096211A2 (en) | Measurement of critical dimensions of semiconductor wafers | |
| JP2006226792A (ja) | パターン欠陥検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |