CN113571585A - 低功耗双层阻挡接触式双向异或非门集成电路及制造方法 - Google Patents

低功耗双层阻挡接触式双向异或非门集成电路及制造方法 Download PDF

Info

Publication number
CN113571585A
CN113571585A CN202110769076.0A CN202110769076A CN113571585A CN 113571585 A CN113571585 A CN 113571585A CN 202110769076 A CN202110769076 A CN 202110769076A CN 113571585 A CN113571585 A CN 113571585A
Authority
CN
China
Prior art keywords
electrode
interchangeable
gate electrode
thin film
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110769076.0A
Other languages
English (en)
Other versions
CN113571585B (zh
Inventor
靳晓诗
王妍
刘溪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Shangchuang Information Technology Co ltd
Original Assignee
Shenyang University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang University of Technology filed Critical Shenyang University of Technology
Priority to CN202110769076.0A priority Critical patent/CN113571585B/zh
Publication of CN113571585A publication Critical patent/CN113571585A/zh
Application granted granted Critical
Publication of CN113571585B publication Critical patent/CN113571585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了低功耗双层阻挡接触式双向异或非门集成电路及制造方法，通过具有双层阻挡接触式结构特征的单个晶体管即可实现集成电路的异或非门逻辑功能，简化了异或非门电路结构的复杂度，易于集成电路集成度的提升，解决了源区和漏区过短，会导致由传统MOS场效应晶体管所组成异或非门集成电路功能退化和逻辑失效等问题，并使逻辑门实现了双向传输功能，因此极大地简化了异或非门电路结构的复杂度；利用源区或漏区具有双层阻挡接触式结构特征，在源区或漏区缩减至纳米级尺寸时，结合两个栅电极的共同作用，使异或非门工作在非“1”状态时功耗显著降低，在简化异或非门电路结构的同时，确保集成电路在极端尺寸下可以高性能稳定工作。

Description

低功耗双层阻挡接触式双向异或非门集成电路及制造方法
技术领域
本发明涉及超大规模集成电路技术领域，具体为一种适用于低功耗集成电路制造的双层阻挡接触式低功耗双层阻挡接触式双向异或非门集成电路及其制造方法。
背景技术
基于现有的CMOS场效应晶体管技术，异或非(或成为同或)逻辑功能通常需要多个P型场效应晶体管和N形场效应晶体管的共同工作来实现，在集成工艺确定的前提下，所用的晶体管数量越多，实现异或非逻辑功能所需要占用的芯片面积也越大，特别是随着集成技术已经进入纳米级节点，基于掺杂的P型场效应晶体管和N形场效应晶体管，需要在极短的尺寸内通过形成陡峭的PN结来制造，这为热处理工艺带来了困难。另一方面，目前所标称的7纳米级工艺等工艺技术只是CMOS场效应晶体管的物理栅长达到了7纳米，为使器件工作特性稳定，通常需要延长器件的源区漏区的长度，并采用漏极轻度掺杂技术来降低器件的静态功耗和解决反向漏电流过大等问题，这无疑增加的器件的总尺寸，使得器件的实际长度远远大于其物理栅长，若将P型场效应晶体管和N形场效应晶体管的源区和漏区缩小至与其物理栅长相当的长度，会严重导致器件性能退化甚至失效，这种晶体管基本工作性能的退化和失效也会使得其所组成的异或非门的逻辑电路工作异常甚至失效，上述问题严重制约了电路集成技术的发展。
发明内容
本发明的目的在于提供了一种低功耗双层阻挡接触式双向异或非门集成电路，使集成电路实现用最少数量的晶体管来实现异或非门逻辑功能，同时解决源区和漏区过短，会导致由传统MOS场效应晶体管所组成异或非门集成电路功能退化和逻辑失效方面存在的问题。
为实现上述目的，本发明提供如下技术方案：低功耗双层阻挡接触式双向异或非门集成电路，包含SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的衬底绝缘层，SOI晶圆的衬底绝缘层的上方为半导体薄膜区a、半导体薄膜区b、半导体薄膜区c、可互换内嵌浮动电极a、可互换内嵌浮动电极b、可互换电极a、可互换电极b；半导体薄膜区a、半导体薄膜区b、半导体薄膜区c、可互换内嵌浮动电极a、可互换内嵌浮动电极b的上方和侧面，可互换电极a、可互换电极b内侧部分区域的上方和侧面为栅电极绝缘层；栅电极绝缘层上方和侧面为栅电极a、栅电极b以及绝缘介质层；半导体薄膜区a、半导体薄膜区b和半导体薄膜区c为半导体材料，可互换内嵌浮动电极a和可互换内嵌浮动电极b为金属、合金或金属硅化物，分别位于半导体薄膜区c的左右两侧，并分别与半导体薄膜区c的左右两侧表面形成具有肖特基势垒的阻挡型接触；半导体薄膜区a和半导体薄膜区b分别位于可互换内嵌浮动电极a和可互换内嵌浮动电极b的外侧，并与可互换内嵌浮动电极a和可互换内嵌浮动电极b的外侧表面形成具有肖特基势垒的阻挡型接触；可互换电极a和可互换电极b为金属、合金或金属硅化物，分别位于半导体薄膜区a和半导体薄膜区b的外侧，并与半导体薄膜区a和半导体薄膜区b的外侧表面形成具有肖特基势垒的阻挡型接触；栅电极绝缘层为绝缘介质材料；栅电极a为金属、合金或多晶硅材料，栅电极a位于半导体薄膜区c两侧的上方和侧面所对应的栅电极绝缘层的上表面和侧表面，并通过绝缘介质层与栅电极b、可互换电极a、可互换电极b彼此绝缘隔离；栅电极b为金属、合金或多晶硅材料，栅电极b位于半导体薄膜区c中央的上方和侧面以及半导体薄膜区a和半导体薄膜区b的上方和侧面所对应的栅电极绝缘层的上表面和侧表面，并通过绝缘介质层与栅电极a、可互换电极a、可互换电极b彼此绝缘隔离。
与现有技术相比，本发明的有益效果是：
1.所实现的异或非门集成电路结构简单
本发明所述的低功耗双层阻挡接触式双向异或非门集成电路，仅通过单个晶体管即可实现集成电路的异或非门逻辑功能，因此极大地简化了异或非门电路结构的复杂度，易于集成电路集成度的提升。
2.可实现双向异或非门逻辑传输功能：
本发明所述的低功耗双层阻挡接触式双向异或非门集成电路，具有左右对称的结构特征，可互换电极a和可互换电极b可彼此互换，实现本发明的双向异或非门逻辑传输功能。
3.高集成度下实现非“1”输出状态低功耗：
当可互换电极a1和可互换电极b2之间施加电势差时，通过对栅电极a和栅电极b同时施加彼此相反的电压，即栅电极a和栅电极b一个处于“0”状态，一个处于“1”状态，并利用栅电极a和栅电极b当中处于高电压，即处于“1”状态的一个，阻挡半导体薄膜区a、半导体薄膜区b以及半导体薄膜区c的左右两侧在高电场强度的作用下所由隧道效应所产生的带正电的载流子“空穴”流动，同时利用栅电极a和栅电极b当中处于低电压，即处于“0”状态的一个，阻挡半导体薄膜区a、半导体薄膜区b以及半导体薄膜区c的左右两侧在高电场强度的作用下所由隧道效应所产生的带负电的载流子“电子”流动，在处于彼此相反偏置的栅电极a和栅电极b的共同作用下，本发明所述的低功耗双层阻挡接触式双向异或非门集成电路同时对半导体中“电子”和“空穴”两种载流子同时具有阻挡作用，使“0”输出状态时异或非门具有超低的泄漏电流，显著降低“0”输出状态时的功耗,当对栅电极a和栅电极b所施加的电压当中的任意一个为介于输入信号“1”和输入信号“0”之间的中间电压状态时，由于总存在一个肖特基势垒没有发生明显的隧道效应而使可互换电极a1和可互换电极b2之间总体处于高阻状态，因此可显著降低输入信号处于中间状态时的功耗。
附图说明
图1为本发明低功耗双层阻挡接触式双向异或非门集成电路的俯视图；
图2为本发明低功耗双层阻挡接触式双向异或非门集成电路的沿图1虚线A的剖面图；
图3为图1所示低功耗双层阻挡接触式双向异或非门集成电路被剥离了绝缘介质层后的俯视图；
图4为步骤一的俯视图；
图5为步骤一的沿虚线A的剖面图；
图6为步骤二的俯视图；
图7为步骤二的沿虚线A的剖面图；
图8为步骤二的沿虚线B的剖面图；
图9为步骤三的俯视图；
图10为步骤三的沿虚线A的剖面图；
图11为步骤三的沿虚线B的剖面图；
图12为步骤四的俯视图；
图13为步骤四的沿虚线A的剖面图；
图14为步骤五的俯视图；
图15为步骤五的沿虚线A的剖面图；
图16为步骤六的俯视图；
图17为步骤七的俯视图；
图18为步骤七的沿虚线A的剖面图；
图19为步骤七的沿虚线B的剖面图；
图20为步骤七的沿虚线C的剖面图；
图21为步骤七的沿虚线D的剖面图；
图22为步骤七的沿虚线E的剖面图；
图23为步骤八的的俯视图；
图24为步骤八的沿虚线A的剖面图；
图25为步骤八的沿虚线B的剖面图；
图26为步骤八的沿虚线C的剖面图；
图27为步骤八的沿虚线D的剖面图；
图28为步骤八的沿虚线E的剖面图；
图29为步骤九的的俯视图；
图30为步骤九的沿虚线A的剖面图；
图31为步骤九的沿虚线B的剖面图；
图32为步骤九的沿虚线C的剖面图；
图33为步骤九的沿虚线D的剖面图；
图34为步骤九的沿虚线E的剖面图；
图35为步骤十的的俯视图；
图36为步骤十的沿虚线A的剖面图；
图37为步骤十的沿虚线B的剖面图；
图38为步骤十的沿虚线C的剖面图；
1、可互换电极a；2、可互换电极b；3、可互换内嵌浮动电极a；4、可互换内嵌浮动电极b；5、栅电极a；6、栅电极b；7、半导体薄膜区a；8、半导体薄膜区b；9、半导体薄膜区c；10、栅电极绝缘层；11、SOI晶圆的衬底绝缘层；12、SOI晶圆的硅衬底；13、绝缘介质层。
具体实施方式
请参阅图1-3，本发明提供一种技术方案：低功耗双层阻挡接触式双向异或非门集成电路，包含SOI晶圆的硅衬底12，SOI晶圆的硅衬底12上方为SOI晶圆的衬底绝缘层11，SOI晶圆的衬底绝缘层11的上方为半导体薄膜区a7、半导体薄膜区b8、半导体薄膜区c9、可互换内嵌浮动电极a3、可互换内嵌浮动电极b4、可互换电极a1、可互换电极b2；半导体薄膜区a7、半导体薄膜区b8、半导体薄膜区c9、可互换内嵌浮动电极a3、可互换内嵌浮动电极b4上方和侧面，可互换电极a1、可互换电极b2内侧部分区域的上方和侧面为栅电极绝缘层10；栅电极绝缘层10上方和侧面为栅电极a5、栅电极b6以及绝缘介质层13；半导体薄膜区a7、半导体薄膜区b8和半导体薄膜区c9为半导体材料，可互换内嵌浮动电极a3和可互换内嵌浮动电极b4为金属、合金或金属硅化物，分别位于半导体薄膜区c9的左右两侧，并分别与半导体薄膜区c9的左右两侧表面形成具有肖特基势垒的阻挡型接触；半导体薄膜区a7和半导体薄膜区b8分别位于可互换内嵌浮动电极a3和可互换内嵌浮动电极b4的外侧，并与可互换内嵌浮动电极a3和可互换内嵌浮动电极b4的外侧表面形成具有肖特基势垒的阻挡型接触；可互换电极a1和可互换电极b2为金属、合金或金属硅化物，分别位于半导体薄膜区a7和半导体薄膜区b8的外侧，并与半导体薄膜区a7和半导体薄膜区b8的外侧表面形成具有肖特基势垒的阻挡型接触；栅电极绝缘层10为绝缘介质材料；栅电极a5为金属、合金或多晶硅材料，位于半导体薄膜区c9两侧的上方和侧面所对应的栅电极绝缘层10的上表面和侧表面，并通过绝缘介质层13与栅电极b6、可互换电极a1、可互换电极b2彼此绝缘隔离；栅电极b6为金属、合金或多晶硅材料，位于半导体薄膜区c9中央的上方和侧面以及半导体薄膜区a7和半导体薄膜区b8的上方和侧面所对应的栅电极绝缘层10的上表面和侧表面，并通过绝缘介质层13与栅电极a5、可互换电极a1、可互换电极b2彼此绝缘隔离。
同时低功耗双层阻挡接触式双向异或非门集成电路具有左右对称结构，可互换电极a1和可互换电极b2可彼此互换。
本发明还提供低功耗双层阻挡接触式双向异或非门集成电路的使用方法，当可互换电极a1和可互换电极b2之间施加电势差时，通过对栅电极a5和栅电极b6同时施加反向电压，即栅电极a5和栅电极b6同时处于“0”状态，利用半导体薄膜区a7、半导体薄膜区b8以及半导体薄膜区c9的左右两侧在高电场强度的作用下所产生的隧道效应，使得带正电的载流子“空穴”可以从可互换电极a1和可互换电极b2之中处于电势较高的一端，流向可互换电极a1和可互换电极b2之中处于电势较低的一端，使低功耗双层阻挡接触式双向异或非门集成电路处于导通状态，即“1”状态，当可互换电极a1和可互换电极b2之间施加电势差时，通过对栅电极a5和栅电极b6同时施加正向电压，即栅电极a5和栅电极b6同时处于“1”状态，利用半导体薄膜区a7、半导体薄膜区b8以及半导体薄膜区c9的左右两侧在高电场强度的作用下所产生的隧道效应，使得带负电的载流子“电子”可以从可互换电极a1和可互换电极b2之中处于电势较低的一端，流向可互换电极a1和可互换电极b2之中处于电势较高的一端，使低功耗双层阻挡接触式双向异或非门集成电路处于导通状态，即“1”状态，当可互换电极a1和可互换电极b2之间施加电势差时，通过对栅电极a5和栅电极b6同时施加彼此相反的电压，即栅电极a5和栅电极b6一个处于“0”状态，一个处于“1”状态，并利用栅电极a5和栅电极b6当中处于高电压，即处于“1”状态的一个，阻挡半导体薄膜区a7、半导体薄膜区b8以及半导体薄膜区c9的左右两侧在高电场强度的作用下所由隧道效应所产生的带正电的载流子“空穴”流动，同时利用栅电极a5和栅电极b6当中处于低电压，即处于“0”状态的一个，阻挡半导体薄膜区a7、半导体薄膜区b8以及半导体薄膜区c9的左右两侧在高电场强度的作用下所由隧道效应所产生的带负电的载流子“电子”流动，使低功耗双层阻挡接触式双向异或非门集成电路处于关断状态，即“0”状态，通过以上操作实现低功耗双层阻挡接触式双向异或非门集成电路的异或非逻辑功能。
本发明还提供低功耗双层阻挡接触式双向异或非门集成电路的制造方法，其制造步骤如下：
步骤一：如图4、图5所示,提供一个SOI晶圆，最下方为SOI晶圆的硅衬底12，硅衬底的上面是SOI晶圆的衬底绝缘层11，SOI晶圆的衬底绝缘层11的上表面为半导体薄膜，通过光刻、刻蚀和淀积工艺，形成可互换内嵌浮动电极a3、可互换内嵌浮动电极b4，初步形成可互换电极a1、可互换电极b2的部分区域；
步骤二：如图6、图7和图8所示，通过刻蚀工艺，刻蚀掉步骤一中半导体薄膜的上下左右部分区域至露出SOI晶圆的衬底绝缘层11，形成半导体薄膜区a7、半导体薄膜区b8和半导体薄膜区c9；
步骤三：如图9、图10和图11所示，通过淀积工艺，在可互换电极a1、可互换电极b2、可互换内嵌浮动电极a3、可互换内嵌浮动电极b4、半导体薄膜区a7、半导体薄膜区b8和半导体薄膜区c9的上方和侧面形成绝缘介质层后平坦化处理，初步形成栅电极绝缘层10；
步骤四：如图12、图13所示，通过刻蚀工艺，刻蚀掉步骤三所初步形成的栅电极绝缘层10上方和下方的部分区域，进一步形成栅电极绝缘层10；
步骤五：如图14、图15所示，通过淀积工艺，在步骤四所形成的栅电极绝缘层10上方淀积绝缘介质后平坦化处理至露出栅电极绝缘层10上表面，初步形成绝缘介质层13；
步骤六：如图16所示，通过光刻、刻蚀工艺，刻蚀掉栅电极绝缘层10两侧的部分区域至露出SOI晶圆的衬底绝缘层11，刻蚀掉绝缘介质层13上下两侧的部分区域至露出SOI晶圆的衬底绝缘层11，上下两侧被刻蚀掉的部分分别呈正时针旋转90度和逆时针旋转90度的大写英文字母“E”形特征，其中大写英文字母“E”的上下两横分别与半导体薄膜区a7、半导体薄膜区b8相对应，其中大写英文字母“E”的中间一横与半导体薄膜区c9的中央区域相对应，被刻蚀掉的区域为形成栅电极b6的部分区域预留空间,；同步刻蚀掉绝缘介质层13上下两侧与半导体薄膜区c9的左右两侧所对应的部分区域至露出SOI晶圆的衬底绝缘层11，为栅电极a5的部分区域预留空间；
步骤七：如图17、图18、图19、图20、图21和图22所示，通过淀积工艺，在步骤六所形成的结构的上方淀积金属、合金或金属硅化物并平坦化至露出栅电极绝缘层10，初步形成位于栅电极绝缘层10上下两侧并具有大写英文字母“E”形特征的栅电极b6和栅电极a5的部分区域，并进一步形成可互换电极a1、可互换电极b2；
步骤八：如图23、图24、图25、图26、图27和图28所示，通过淀积工艺淀积绝缘介质，并通过光刻、刻蚀工艺，露出步骤七所形成的具有大写英文字母“E”形特征的栅电极b6的大写英文字母“E”的三个“横”所对应的区域的上表面以及与三个“横”相对应的栅电极绝缘层10的部分区域的上表面，同时露出步骤七所形成的栅电极a5的部分区域以及与栅电极a5的部分区域所对应的栅电极绝缘层10的部分区域的上表面，同时露出步骤七所形成的可互换电极a1、可互换电极b2的部分区域的上表面，并再次通过淀积工艺淀积金属、合金或金属硅化物后平坦化处理至露出绝缘介质层13，进一步形成可互换电极a1、可互换电极b2、栅电极a5、栅电极b6和绝缘介质层13；
步骤九：如图29、图30、图31、图32、图33和图34所示，通过淀积工艺淀积绝缘介质，并通过光刻、刻蚀工艺，露出步骤八所形成的栅电极a5和可互换电极a1、可互换电极b2的上表面，并通过淀积工艺淀积金属、合金或金属硅化物后平坦化处理至露出绝缘介质层13，进一步形成可互换电极a1、可互换电极b2、栅电极a5和绝缘介质层13；
步骤十：如图35、图36、图37、图38所示，通过淀积工艺淀积绝缘介质，并通过光刻、刻蚀工艺，露出步骤九所形成的栅电极a5两侧的中央区域的上表面以及两侧中央区域所对应的绝缘介质层13的部分区域，同时露出可互换电极a1、可互换电极b2的上表面，并通过淀积工艺淀积金属、合金或金属硅化物后平坦化处理至露出绝缘介质层13，进一步形成可互换电极a1、可互换电极b2、栅电极a5和绝缘介质层13；
步骤十一：如图1、图2所示，通过淀积工艺淀积绝缘介质，并通过光刻、刻蚀工艺，露出步骤十所形成的可互换电极a1、可互换电极b2的上表面，并通过淀积工艺淀积金属、合金或金属硅化物后平坦化处理至露出绝缘介质层13，进一步形成可互换电极a1和可互换电极b2。

Claims (4)

1.低功耗双层阻挡接触式双向异或非门集成电路，包含SOI晶圆的硅衬底(12)，其特征在于：SOI晶圆的硅衬底(12)上方为SOI晶圆的衬底绝缘层(11)，SOI晶圆的衬底绝缘层(11)的上方为半导体薄膜区a(7)、半导体薄膜区b(8)、半导体薄膜区c(9)、可互换内嵌浮动电极a(3)、可互换内嵌浮动电极b(4)、可互换电极a(1)、可互换电极b(2)；半导体薄膜区a(7)、半导体薄膜区b(8)、半导体薄膜区c(9)、可互换内嵌浮动电极a(3)、可互换内嵌浮动电极b(4)的上方和侧面，可互换电极a(1)、可互换电极b(2)内侧部分区域的上方和侧面为栅电极绝缘层(10)；栅电极绝缘层(10)上方和侧面为栅电极a(5)、栅电极b(6)以及绝缘介质层(13)；半导体薄膜区a(7)、半导体薄膜区b(8)和半导体薄膜区c(9)为半导体材料，可互换内嵌浮动电极a(3)和可互换内嵌浮动电极b(4)为金属、合金或金属硅化物，分别位于半导体薄膜区c(9)的左右两侧，并分别与半导体薄膜区c(9)的左右两侧表面形成具有肖特基势垒的阻挡型接触；半导体薄膜区a(7)和半导体薄膜区b(8)分别位于可互换内嵌浮动电极a(3)和可互换内嵌浮动电极b(4)的外侧，并与可互换内嵌浮动电极a(3)和可互换内嵌浮动电极b(4)的外侧表面形成具有肖特基势垒的阻挡型接触；可互换电极a(1)和可互换电极b(2)为金属、合金或金属硅化物，分别位于半导体薄膜区a(7)和半导体薄膜区b(8)的外侧，并与半导体薄膜区a(7)和半导体薄膜区b(8)的外侧表面形成具有肖特基势垒的阻挡型接触；栅电极绝缘层(10)为绝缘介质材料；栅电极a(5)为金属、合金或多晶硅材料，栅电极a(5)位于半导体薄膜区c(9)两侧的上方和侧面所对应的栅电极绝缘层(10)的上表面和侧表面，并通过绝缘介质层(13)与栅电极b(6)、可互换电极a(1)、可互换电极b(2)彼此绝缘隔离；栅电极b(6)为金属、合金或多晶硅材料，栅电极b(6)位于半导体薄膜区c(9)中央的上方和侧面以及半导体薄膜区a(7)和半导体薄膜区b(8)的上方和侧面所对应的栅电极绝缘层(10)的上表面和侧表面，并通过绝缘介质层(13)与栅电极a(5)、可互换电极a(1)、可互换电极b(2)彼此绝缘隔离。
2.根据权利要求1所述低功耗双层阻挡接触式双向异或非门集成电路，其特征在于：该电路具有左右对称结构，可互换电极a(1)和可互换电极b(2)可彼此互换。
3.一种根据权利要求1所述低功耗双层阻挡接触式双向异或非门集成电路的使用方法，其特征在于：当可互换电极a(1)和可互换电极b(2)之间施加电势差时，通过对栅电极a(5)和栅电极b(6)同时施加反向电压，即栅电极a(5)和栅电极b(6)同时处于“0”状态，利用半导体薄膜区a(7)、半导体薄膜区b(8)以及半导体薄膜区c(9)的左右两侧在高电场强度的作用下所产生的隧道效应，使得带正电的载流子“空穴”从可互换电极a(1)和可互换电极b(2)之中处于电势较高的一端，流向可互换电极a(1)和可互换电极b(2)之中处于电势较低的一端，使低功耗双层阻挡接触式双向异或非门集成电路处于导通状态，即“1”状态，当可互换电极a(1)和可互换电极b(2)之间施加电势差时，通过对栅电极a(5)和栅电极b(6)同时施加正向电压，即栅电极a(5)和栅电极b(6)同时处于“1”状态，利用半导体薄膜区a(7)、半导体薄膜区b(8)以及半导体薄膜区c(9)的左右两侧在高电场强度的作用下所产生的隧道效应，使得带负电的载流子“电子”从可互换电极a(1)和可互换电极b(2)之中处于电势较低的一端，流向可互换电极a(1)和可互换电极b(2)之中处于电势较高的一端，使低功耗双层阻挡接触式双向异或非门集成电路处于导通状态，即“1”状态，当可互换电极a(1)和可互换电极b(2)之间施加电势差时，通过对栅电极a(5)和栅电极b(6)同时施加彼此相反的电压，即栅电极a(5)和栅电极b(6)一个处于“0”状态，一个处于“1”状态，并利用栅电极a(5)和栅电极b(6)当中处于高电压，即处于“1”状态的一个，阻挡半导体薄膜区a(7)、半导体薄膜区b(8)以及半导体薄膜区c(9)的左右两侧在高电场强度的作用下所由隧道效应所产生的带正电的载流子“空穴”流动，同时利用栅电极a(5)和栅电极b(6)当中处于低电压，即处于“0”状态的一个，阻挡半导体薄膜区a(7)、半导体薄膜区b(8)以及半导体薄膜区c(9)的左右两侧在高电场强度的作用下所由隧道效应所产生的带负电的载流子“电子”流动，使低功耗双层阻挡接触式双向异或非门集成电路处于关断状态，即“0”状态，通过以上操作实现低功耗双层阻挡接触式双向异或非门集成电路的异或非逻辑功能。
4.一种根据权利要求1所述低功耗双层阻挡接触式双向异或非门集成电路的制造方法，其特征在于：其制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底(12)，硅衬底的上面是SOI晶圆的衬底绝缘层(11)，SOI晶圆的衬底绝缘层(11)的上表面为半导体薄膜，通过光刻、刻蚀和淀积工艺，形成可互换内嵌浮动电极a(3)、可互换内嵌浮动电极b(4)，初步形成可互换电极a(1)、可互换电极b(2)的部分区域；
步骤二：通过刻蚀工艺，刻蚀掉步骤一中半导体薄膜的上下左右部分区域至露出SOI晶圆的衬底绝缘层(11)，形成半导体薄膜区a(7)、半导体薄膜区b(8)和半导体薄膜区c(9)；
步骤三：通过淀积工艺，在可互换电极a(1)、可互换电极b(2)、可互换内嵌浮动电极a(3)、可互换内嵌浮动电极b(4)、半导体薄膜区a(7)、半导体薄膜区b(8)和半导体薄膜区c(9)的上方和侧面形成绝缘介质层后平坦化处理，初步形成栅电极绝缘层(10)；
步骤四：通过刻蚀工艺，刻蚀掉步骤三所初步形成的栅电极绝缘层(10)上方和下方的部分区域，进一步形成栅电极绝缘层(10)；
步骤五：通过淀积工艺，在步骤四所形成的栅电极绝缘层(10)上方淀积绝缘介质后平坦化处理至露出栅电极绝缘层(10)上表面，初步形成绝缘介质层(13)；
步骤六：通过光刻、刻蚀工艺，刻蚀掉栅电极绝缘层(10)两侧的部分区域至露出SOI晶圆的衬底绝缘层(11)，刻蚀掉绝缘介质层(13)上下两侧的部分区域至露出SOI晶圆的衬底绝缘层(11)，上下两侧被刻蚀掉的部分分别呈正时针旋转90度和逆时针旋转90度的字母“E”形特征，其中字母“E”的上下两横分别与半导体薄膜区a(7)、半导体薄膜区b(8)相对应，其中字母“E”的中间一横与半导体薄膜区c(9)的中央区域相对应，被刻蚀掉的区域为形成栅电极b(6)的部分区域预留空间；同步刻蚀掉绝缘介质层(13)上下两侧与半导体薄膜区c(9)的左右两侧所对应的部分区域至露出SOI晶圆的衬底绝缘层(11)，为栅电极a(5)的部分区域预留空间；
步骤七：通过淀积工艺，在步骤六所形成的结构的上方淀积金属、合金或金属硅化物并平坦化至露出栅电极绝缘层(10)，初步形成位于栅电极绝缘层(10)上下两侧并具有字母“E”形特征的栅电极b(6)和栅电极a(5)的部分区域，并进一步形成可互换电极a(1)、可互换电极b(2)；
步骤八：通过淀积工艺淀积绝缘介质，并通过光刻、刻蚀工艺，露出步骤七所形成的具有字母“E”形特征的栅电极b(6)的字母“E”的三个“横”所对应的区域的上表面以及与三个“横”相对应的栅电极绝缘层(10)的部分区域的上表面，同时露出步骤七所形成的栅电极a(5)的部分区域以及与栅电极a(5)的部分区域所对应的栅电极绝缘层(10)的部分区域的上表面，同时露出步骤七所形成的可互换电极a(1)、可互换电极b(2)的部分区域的上表面，并再次通过淀积工艺淀积金属、合金或金属硅化物后平坦化处理至露出绝缘介质层(13)，进一步形成可互换电极a(1)、可互换电极b(2)、栅电极a(5)、栅电极b(6)和绝缘介质层(13)；
步骤九：通过淀积工艺淀积绝缘介质，并通过光刻、刻蚀工艺，露出步骤八所形成的栅电极a(5)和可互换电极a(1)、可互换电极b(2)的上表面，并通过淀积工艺淀积金属、合金或金属硅化物后平坦化处理至露出绝缘介质层(13)，进一步形成可互换电极a(1)、可互换电极b(2)、栅电极a(5)和绝缘介质层(13)；
步骤十：通过淀积工艺淀积绝缘介质，并通过光刻、刻蚀工艺，露出步骤九所形成的栅电极a(5)两侧的中央区域的上表面以及两侧中央区域所对应的绝缘介质层(13)的部分区域，同时露出可互换电极a(1)、可互换电极b(2)的上表面，并通过淀积工艺淀积金属、合金或金属硅化物后平坦化处理至露出绝缘介质层(13)，进一步形成可互换电极a(1)、可互换电极b(2)、栅电极a(5)和绝缘介质层(13)；
步骤十一：通过淀积工艺淀积绝缘介质，并通过光刻、刻蚀工艺，露出步骤十所形成的可互换电极a(1)、可互换电极b(2)的上表面，并通过淀积工艺淀积金属、合金或金属硅化物后平坦化处理至露出绝缘介质层(13)，进一步形成可互换电极a(1)和可互换电极b(2)。
CN202110769076.0A 2021-07-07 2021-07-07 低功耗双层阻挡接触式双向异或非门集成电路及制造方法 Active CN113571585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110769076.0A CN113571585B (zh) 2021-07-07 2021-07-07 低功耗双层阻挡接触式双向异或非门集成电路及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110769076.0A CN113571585B (zh) 2021-07-07 2021-07-07 低功耗双层阻挡接触式双向异或非门集成电路及制造方法

Publications (2)

Publication Number Publication Date
CN113571585A true CN113571585A (zh) 2021-10-29
CN113571585B CN113571585B (zh) 2023-10-13

Family

ID=78163971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110769076.0A Active CN113571585B (zh) 2021-07-07 2021-07-07 低功耗双层阻挡接触式双向异或非门集成电路及制造方法

Country Status (1)

Country Link
CN (1) CN113571585B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612345A (zh) * 2003-10-31 2005-05-04 株式会社半导体能源研究所 半导体器件和显示器件
WO2012068928A1 (zh) * 2010-11-25 2012-05-31 北京大学 一种低功耗复合源结构mos晶体管及其制备方法
CN104350423A (zh) * 2012-04-19 2015-02-11 Asml荷兰有限公司 衬底保持装置、光刻设备以及器件制造方法
CN106449596A (zh) * 2015-07-01 2017-02-22 意法半导体公司 用于高性能逻辑电路的全环栅模块化互连
CN107799607A (zh) * 2017-10-31 2018-03-13 沈阳工业大学 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法
US20210202759A1 (en) * 2019-12-30 2021-07-01 Samsung Display Co., Ltd. Thin-film transistor substrate and display apparatus comprising the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612345A (zh) * 2003-10-31 2005-05-04 株式会社半导体能源研究所 半导体器件和显示器件
WO2012068928A1 (zh) * 2010-11-25 2012-05-31 北京大学 一种低功耗复合源结构mos晶体管及其制备方法
CN104350423A (zh) * 2012-04-19 2015-02-11 Asml荷兰有限公司 衬底保持装置、光刻设备以及器件制造方法
CN106449596A (zh) * 2015-07-01 2017-02-22 意法半导体公司 用于高性能逻辑电路的全环栅模块化互连
CN107799607A (zh) * 2017-10-31 2018-03-13 沈阳工业大学 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法
US20210202759A1 (en) * 2019-12-30 2021-07-01 Samsung Display Co., Ltd. Thin-film transistor substrate and display apparatus comprising the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王艺澄;靳晓诗;: "具有双向开关特性的隧穿场效应晶体管", 微处理机, no. 04 *

Also Published As

Publication number Publication date
CN113571585B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
US5955765A (en) Thin-film dual gate, common channel semiconductor device having a single first gate and a multi-gate second gate structure
US6876055B2 (en) Semiconductor device and its production method
KR20010033347A (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
JP4237595B2 (ja) スタティックランダムアクセスメモリ
CN113571586B (zh) 双掺杂源漏单晶体管同或门及制造方法
CN104409487A (zh) 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法
US11605650B2 (en) Negative transconductance device and multi-valued inverter logic device using the same
CN113571585B (zh) 低功耗双层阻挡接触式双向异或非门集成电路及制造方法
CN111223931B (zh) 沟槽mosfet及其制造方法
CN107706235A (zh) 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法
CN104409508A (zh) Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法
CN114743981A (zh) 非易失性高速fpga的存储模块、器件及soi工艺实现方法
KR900007903B1 (ko) 상보형 반도체장치의 제조방법
JP2802752B2 (ja) 半導体デバイスの構造
CN107785437B (zh) 一种括号形栅控源漏阻变式双向开关晶体管及其制造方法
CN116941020A (zh) 半导体结构及其形成方法与工作方法
KR100308072B1 (ko) 반도체소자의 제조방법
CN107808904B (zh) 双括号形栅控双向开关隧穿晶体管及其制造方法
CN113972220B (zh) 高集成中央双向肖特基结型单管反相器及其制造方法
CN113611751B (zh) 高低肖特基势垒无掺杂xnor逻辑数字芯片及制造方法
JPH036060A (ja) Ｍｉｓ型半導体装置
CN113764531B (zh) 源漏辅助可编程单栅肖特基势垒晶体管及制造方法
CN107819029B (zh) 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法
CN107819036A (zh) 源漏对称可互换双括号形栅控隧穿晶体管及其制造方法
CN112054025B (zh) 一种串联soi mosfet器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240205

Address after: 230088, 24th Floor, Block C, J2 District, Phase 2, Innovation Industrial Park, High tech Zone, Hefei City, Anhui Province

Patentee after: Hefei Shangchuang Information Technology Co.,Ltd.

Country or region after: China

Address before: No.111 Shenyang West Liaoning Economic Development Zone

Patentee before: SHENYANG University OF TECHNOLOGY

Country or region before: China

TR01 Transfer of patent right