CN113540125A - 阵列基板、显示面板和显示装置 - Google Patents

阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN113540125A
CN113540125A CN202110789167.0A CN202110789167A CN113540125A CN 113540125 A CN113540125 A CN 113540125A CN 202110789167 A CN202110789167 A CN 202110789167A CN 113540125 A CN113540125 A CN 113540125A
Authority
CN
China
Prior art keywords
channel
substrate
array substrate
subsection
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110789167.0A
Other languages
English (en)
Other versions
CN113540125B (zh
Inventor
柴慧平
韩立静
王国兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN202110789167.0A priority Critical patent/CN113540125B/zh
Priority to US17/466,666 priority patent/US11848336B2/en
Publication of CN113540125A publication Critical patent/CN113540125A/zh
Application granted granted Critical
Publication of CN113540125B publication Critical patent/CN113540125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种阵列基板、显示面板和显示装置。阵列基板包括：衬底；位于衬底之上的第一薄膜晶体管，第一薄膜晶体管包括沟道和栅极，栅极在衬底的正投影覆盖沟道在衬底的正投影；栅极包括在第一方向上排列的第一区和第二区，在垂直于衬底方向上与第一区交叠的沟道在第二方向上的总宽度为W1，第二方向与第一方向垂直；在垂直于衬底方向上与第二区交叠的沟道在第二方向上的总宽度为W2，其中，W1/W2≤3。本发明能够改善因激光光束的后沿扫描在第一晶体管的沟道的不同位置上导致的第一晶体管的特性差异，能够减小不同像素之间驱动晶体管的阈值补偿能力的差异，提升显示均一性。

Description

阵列基板、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
在阵列基板中包括多个晶体管器件，晶体管的沟通位于阵列基板的半导体薄膜层中。在现有的工艺制程中，需要经过激光晶化工艺对半导体薄膜进行处理，以用作晶体管的沟道。现有的主流技术是准分子激光退火技术，其利用激光光束对非晶硅层进行扫描使得非晶硅层结晶形成多晶硅薄膜。采用准分子激光退火技术时，激光光束沿一定方向以固定的步长值步进，形成的多晶硅薄膜具有周期性晶化变化的特点，导致不同的晶体管的沟道特性会存在差异，在驱动像素发光时，导致发光亮度不同，显示区显示亮度不均。
发明内容
本发明实施例提供一种阵列基板、显示面板和显示装置，以改善晶体管的沟道的特性差异，导致的像素亮度差异问题。
第一方面，本发明实施例提供一种阵列基板，包括：
衬底；
位于衬底之上的第一薄膜晶体管，第一薄膜晶体管包括沟道和栅极，栅极在衬底的正投影覆盖沟道在衬底的正投影；
栅极包括在第一方向上排列的第一区和第二区，
在垂直于衬底方向上与第一区交叠的沟道在第二方向上的总宽度为W1，第二方向与第一方向垂直；
在垂直于衬底方向上与第二区交叠的沟道在第二方向上的总宽度为W2，其中，W1/W2≤3。
第二方面，本发明实施例还提供一种显示面板，包括本发明任意实施例提供的阵列基板。
第三方面，本发明实施例还提供一种显示装置，包括本发明任意实施例提供的显示面板。
本发明实施例提供的阵列基板、显示面板和显示装置，具有如下有益效果：第一晶体管的栅极包括在第一方向排列的第一区和第二区，第一方向与激光晶化工艺中激光光束的行进方向相同，其中，与第一区交叠的沟道在第二方向上的总宽度W1和与第二区交叠的沟道在第二方向上的总宽度W2之比不大于3。则能够减小在激光晶化工艺中激光光束的后沿落在与第一区交叠的沟道内和落在与第二区交叠的沟道内造成的晶化缺陷差异，从而能够减小不同像素内第一晶体管的沟道特性差异。能够改善因激光光束的后沿扫描在第一晶体管的沟道的不同位置上导致的第一晶体管的特性差异，能够减小不同像素之间驱动晶体管的阈值补偿能力的差异，提升显示均一性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中激光晶化工艺示意图；
图2为本发明实施例提供一种阵列基板中第一晶体管的示意图；
图3为图2中切线A-A′位置处截面示意图；
图4为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图5为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图6为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图7为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图8为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图9为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图10为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图11为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图12为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图13为本发明实施例提供的另一种阵列基板中第一晶体管示意图；
图14为本发明实施例提供的显示面板示意图；
图15为本发明实施例提供的显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
图1为现有技术中激光晶化工艺示意图。如图1所示，激光光束以步长值p沿第一方向x行进。激光光束的前边沿导致的晶化缺陷会被后续的激光脉冲修复，但激光光束的后边沿导致的晶化缺陷会呈周期性分布。对于不同的像素来说，激光光束的后沿可能会落在驱动晶体管的沟道的不同位置上；或者不同的像素中驱动晶体管的沟道被激光光束的后沿扫描的次数不同。由此导致不同的像素中驱动晶体管的性能存在差异，进而导致像素之间驱动晶体管的阈值补偿能力不同而产生亮度差异，影响显示均一性。
基于此，本发明实施例提供一种阵列基板，通过对阵列基板中晶体管的沟道的形状进行设计，改善激光晶化工艺后不同像素之间驱动晶体管性能的差异，以提升显示均一性。
图2为本发明实施例提供一种阵列基板中第一晶体管的示意图，图3为图2中切线A-A′位置处截面示意图。
结合图2和图3来看，阵列基板包括衬底10、第一薄膜晶体管T1位于衬底10之上的。第一薄膜晶体管T1包括沟道g和栅极s，栅极s在衬底10的正投影覆盖沟道g在衬底10的正投影。其中，沟道g的制作材料包含硅。由图3可以看出，阵列基板至少包括半导体层11和第一金属层12，沟道g位于半导体层11，栅极s位于第一金属层12，在半导体层11中与栅极s交叠的区域即为第一薄膜晶体管T1的沟道g。可选的，第一薄膜晶体管T1为像素电路中的驱动晶体管。
由图2可以看出，栅极s包括在第一方向x上排列的第一区Z1和第二区Z1，其中，第一方向x为在半导体层的激光晶化工艺中激光光束的行进方向。结合图2和图3可以看出，在垂直于衬底方向e上，第一区Z1与沟道g的部分区域交叠，第二区Z2也与沟道g的部分区域交叠。
本发明实施例中，在垂直于衬底10的方向e上与第一区Z1交叠的沟道g在第二方向y上的总宽度为W1，在垂直于衬底10的方向e上与第二区Z2交叠的沟道在第二方向y上的总宽度为W2，其中，W1/W2≤3。第二方向y与第一方向x垂直。
如图2所示的，沟道g包括第一分部g1和第二分部g2。沟道g的第一分部g1与第一区Z1交叠，第二分部g2与第二区Z2交叠，该实施例中，一个第一区Z1与一个第一分部g1交叠，一个第二区Z2与一个第二分部g2交叠。则与第一区Z1交叠的沟道g在第二方向y上的总宽度为W1理解为：第一分部g1在第二方向y上的宽度为W1。与第二区Z2交叠的沟道g在第二方向y上的总宽度为W2理解为：第二分部g2在第二方向y上的宽度为W2。
其中，由图2可以看出，第一分部g1的延伸方向与第一方向x不平行，且第一分部g1的延伸方向与第二方向y也不平行，则在确定第一分部g1在第二方向y上的宽度时，按如下方式进行确定：沿第二方向y延伸的直线X1贯穿第一分部g1、且直线X1与第一分部g1的边缘存在两个交点，如图2中示意的两个交点分别为a和b，则a和b之间距离即为第一分部g1在第二方向y上的宽度。
图2实施例中示意沟道g的形状近似为“几”字形。本发明实施例中沟道g的形状也可以近似为“己”字形，对于包括“己”字形沟道的第一晶体管中W1和W2的理解方式将在下述相关实施例中进行说明。
本发明实施例提供的阵列基板中，第一晶体管T1的栅极g包括在第一方向x排列的第一区Z1和第二区Z2，第一方向x与激光晶化工艺中激光光束的行进方向相同，与第一区Z1交叠的沟道g在第二方向y上的总宽度W1和与第二区Z2交叠的沟道在第二方向y上的总宽度W2之比不大于3，第二方向y与第一方向x垂直。则在激光晶化工艺中，与第一区Z1交叠的沟道g被激光光束扫描的总宽度为W1，与第二区Z2交叠的沟道g被激光光束扫描的总宽度为W2，通过设置W1/W2≤3，能够减小激光光束的后沿落在与第一区Z1交叠的沟道g内和落在与第二区Z2交叠的沟道g内造成的晶化缺陷差异，从而能够减小不同像素内第一晶体管T1的沟道特性差异。改善因激光光束的后沿扫描在第一晶体管T1的沟道g的不同位置上导致的第一晶体管T1的特性差异，能够减小不同像素之间驱动晶体管的阈值补偿能力的差异，提升显示均一性。
在一种实施例中，图4为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图4所示，栅极s包括在第一方向x上排列的第一区Z1和第二区Z2，沟道g的第一分部g1与第一区Z1交叠，第一分部g1沿第三方向z延伸，第三方向z与第二方向y之间的夹角为θ，0°<θ<90°；沟道g的第二分部g2与第二区Z2交叠，第二分部g2沿第一方向x延伸；其中，第一分部g1在第二方向y上的宽度为W1，第二分部g2在第二方向y上的宽度为W2。对于第一分部g1在第二方向y上的宽度的确定方式可以参照上述相关说明进行理解。该实施方式中，设置第一分部g1与第二分部g2的延伸方向(即第一方向x)不同，能够增大第一晶体管的沟道长度。而假设第一分部g1的延伸方向与第二方向y相同，则第一分部g1在第二方向y上的宽度较大，那么激光光束的后沿落在第一分部g1和落在第二分部g2时造成的晶化缺陷差异就较大。本发明实施例通过设置第一分部g1的延伸方向与第一方向x和第二方向y均不平行，能够增大第一晶体管T1的沟道长度，同时还能够减小激光光束的后沿落在与第一区Z1交叠的沟道g和落在与第二区Z2交叠的沟道g时造成的晶化缺陷差异，从而能够减小不同像素内第一晶体管T1的沟道特性差异。
需要说明的是，对于图4中示意的沟道g的形状来说，第一晶体管T1的沟道长度并非沟道g在第一方向x上占据的总长度。可以理解，第一晶体管T1还包括源极区和漏极区，沟道g的一端与源极区连接，沟道g的另一端与漏极区连接，而源极区和漏极区之间的用于导电的导电沟道的长度为晶体管的沟道长度。图4实施例中，第一晶体管的沟道长度为沟道g的各个分部在其延伸方向上的长度之和。
图4实施例中，相当于按沟道g内各分部的延伸方向对沟道g进行划分，其中，沟道g中沿第一方向x延伸的分部为第二分部g2，延伸方向与第一方向x和第二方向y均不平行的分部为第一分部g1。
图4中还示意出了第四方向q，第四方向q与第三方向z相互垂直。其中，沟道g的第一分部g1在第四方向q上的宽度为W3。可选的，第一分部g1的各个位置处在第四方向q上的宽度基本相同。又根据上述关于第一分部g1在第二方向y上的宽度W2的相关说明，可以知道，sinθ＝W3/W1。其中，当W3固定时，θ越大，则W1越小。
在一种实施例中，sinθ＝W2/W1，则W3＝W2。也就是说，第一分部g1在垂直于其延伸方向上的宽度W3与第二分部g2在垂直于其延伸方向上的宽度W2相等，则在对第一晶体管的沟道进行设计时，在不考虑激光晶化工艺差异的影响下，仅需要考虑第一分部g1在其延伸方向(第三方向z)上的长度对沟道g性能的影响即可，则第一晶体管的设计方式更加简单。
在一种实施例中，图5为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图5所示，在沟道g中，第一分部g1的两端分别连接一个第二分部g2。沟道g包括三个第二分部g2和两个第一分部g1。相应的，栅极s划分成三个第二区和两个第一区。在第一方向x上，第二区Z2-1、第一区Z1-1、第二区Z2-2、第一区Z1-2、第二区Z2-3依次排列。激光晶化工艺中，对于不同的像素来说，激光光束的后沿均扫描在第一区或者均扫描在第二区时，对不同像素的第一晶体管的特性差异较小；而激光光束的后沿分别扫描在第一区和第二区时，对不同像素的第一晶体管的特性差异影响较大。
图5实施例中，与第一区Z1-1交叠的第一分部g1的延伸方向与第一方向x和第二方向y均不平行，且与第一区Z1-1交叠的第一分部g1的延伸方向为θ1，0°<θ1<90°；与第一区Z1-2交叠的第一分部g1的延伸方向与第一方向x和第二方向y均不平行，且与第一区Z1-2交叠的第一分部g1的延伸方向为θ2，0°<θ2<90°；可选的，θ1＝θ2。
以第二区Z2-1和第二区Z2-3在第一方向x上的长度均为l1，第一区Z1-1、第一区Z1-2以及第二区Z2-2在第一方向x上的长度之和为l2为例。则在沟道g中：与第二区Z2-1交叠的第二分部g2在第一方向x上的长度、以及与第二区Z2-3交叠的第二分部g2在第一方向x上的长度均为l1；与第一区Z1-1、第一区Z1-2以及第二区Z2-2交叠的沟道g在第一方向x上占据的总长度为l2；与栅极s交叠的沟道g在第一方向x上占据的总长度为l1 +l2。
其中，第一方向x为激光晶化工艺中激光光束的行进方向，激光光束行进的步长值为p。
当l2+2*l1>p≥l2+l1时，对于不同的像素对应的第一晶体管来说，激光光束的后沿会扫描沟道g中与第二区Z2对应的部分(即第二分部g2)两次或者扫描沟道g中与第一区Z1对应的部分(即第一分部g1)一次。其中，与第二区Z2对应的沟道g在第二方向y上的总宽度为W2，与第一区Z1对应的沟道在第二方向y上的总宽度为W1。也就是说，对于不同的像素中第一晶体管的沟道的差异在于：被激光光束的后沿扫描的沟道g的部分区域的总宽度为2*W2(与两个第二区Z2对应的两个第二分部g2的宽度之和)，或者，被激光光束的后沿扫描的沟道g的部分区域的总宽度为W1。而当W1/W2≤3时，即W1≤3*W2，能够减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异，从而能够减小不同像素之间第一晶体管的沟道特性差异。可选的，W1/W2≤2，当W1/W2＝2时，激光光束的后沿扫描沟道g中与第二区Z2对应的部分两次、和激光光束的后沿扫描与第一区Z1对应的部分一次造成的晶化缺陷基本相同，也就是说，此种情况下不同的像素之间第一晶体管的特性差异较小，从而能够有效提升显示均一性。
当p≥l2+2*l1时，对于不同的像素中的第一晶体管来说，激光光束的后沿会扫描沟道g中与第二区Z2对应的部分一次或者扫描沟道g中与第一区Z1对应的部分一次。也就是说，对于不同的像素之间第一晶体管的沟道的差异在于：被激光光束的后沿扫描的沟道g的部分区域的总宽度为W2，或者，被激光光束的后沿扫描的沟道g的部分区域的总宽度为W1。而当W1/W2≤3时，能够减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异，从而能够减小不同像素之间第一晶体管的沟道特性差异。可选的，设置W1/W2≤2，能够进一步减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异。
当p<l2时，对于不同的像素中的第一晶体管来说，激光光束的后沿会扫描沟道g中与第二区Z2对应的部分一次、或者扫描沟道g中与第一区Z1对应的部分一次、或者同时扫描沟道g中与第一区Z1对应的部分和与第二区Z2对应的部分各一次。在该种情况下，在采用本发明实施例的设计W1/W2≤3时，同时调整激光晶化工艺中激光光束行进的步长值为p的大小，以减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异。
可选的，19.5°≤θ<90°。其中，sin19.5°≈0.3338，则W1/W2≈2.9954<3。该实施方式中，1<W1/W2<3。结合图4进行理解，在第一分部g1在第三方向z上的长度固定，且第一分部g1在第四方向q上的宽度W3固定时，θ越小，则W1越大，那么激光光束的后沿落在第一分部g1内和后沿落在第二分部g2内造成的晶化缺陷差异越大。本发明实施例中设置θ≥19.5°，以保证θ足够大，以减小激光光束的后沿扫描第一分部g1和后沿扫描第二分部g2造成的晶化缺陷差异；同时设置θ<90°，保证第一分部g1的延伸方向与第一方向x不平行，则能够在保证沟道g在第一方向x上占据的总长度不变的情况下增加第一晶体管的沟道长度。
在另一种实施例中，图6为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图6所示，第一分部g1在垂直于第三方向y上的宽度为W3，其中，W3<W2。也就是说，第一分部g1在垂直于其延伸方向上的宽度小于第二分部g2在垂直于其延伸方向上的宽度。则在θ大小固定的情况下，能够减小W1，从而有利于减小激光光束的后沿扫描第一分部g1和扫描第二分部g2对沟道g造成的晶化缺陷差异，从而能够减小不同像素内第一晶体管T1的沟道特性差异。
在一些实施方式中，第一分部g1的个数为n1，第二分部g2的个数为n2，其中，n1、n2均为正整数，且n1+1＝n2。如图5中示意的，第一分部g1的个数为n1＝2，第二分部g2的个数为n2＝3。
在另一种实施例中，图7为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图7所示，沟道g中第一分部g1的两端分别连接一个第二分部g2，其中，第一分部g1的个数为n1＝3，第二分部g2的个数为n2＝4。如此设置能够增大第一晶体管的沟道长度。
在另一种实施例中，沟道g包括沿第一方向x延伸的第三分部和沿第二方向y延伸的第四分部，第四分部的至少一端与第三分部相连。该实施例中，相当于按沟道g内各分部的延伸方向对沟道g进行划分，其中，沟道g中沿第一方向x延伸的分部为第三分部，沿第二方向y延伸的分部为第四分部。该实施方式中，沟道g的形状近似为“己”字形。下述图8至图13均为阵列基板的俯视示意图，俯视方向与垂直于衬底10的方向相同，图8至图13中并未示出衬底10。
在一些实施方式中，第一区与第四分部和第三分部的部分区域交叠，第二区与至少一个第三分部的部分区域交叠。图8为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图8所示，第一区Z1与一个第四分部g4和一个第三分部g3的部分区域交叠，第二区Z2与三个第三分部g3交叠。该实施方式中，与第一区Z1交叠的第四分部g4在第二方向y上的总长度为D1，与第一区Z1交叠的第三分部g3在第二方向y的总宽度为D2，其中，与第一区Z1交叠的沟道g在第二方向y上的总宽度W1＝D1+D2。与第二区Z2交叠的沟道g在第二方向y上的总宽度为W2，其中，与第二区Z2交叠的第三分部g3在第二方向y上的总宽度即为W2。
需要说明的是，与第一区Z1交叠的第四分部g4在第二方向y上的总长度为D1，其中，总长度D1按如下方式计算：当第一区Z1与一个第四分部g4交叠时，与第一区Z1交叠的第四分部g4在第二方向y上的总长度即为一个第四分部g4在第二方向y上的长度；当第一区Z1与两个或两个以上数量的第四分部g4交叠时，与第一区Z1交叠的第四分部g4在第二方向y上的总长度即为两个或两个以上数量的第四分部g4在第二方向y上的长度之和。同样的，对于总宽度D2，当第一区Z1与一个第三分部g3交叠时，D2为一个第三分部g3在第二方向y上的宽度；当第一区Z1与两个第三分部g3交叠时，D2为两个第三分部g3在第二方向y上的宽度之和。同样的，对于图8实施例中的W2，当第二区Z2与多个第三分部g3交叠时，W2即为与第二区Z2交叠的多个第三分部g3在第二方向y上的宽度之和。
图8实施例中，以各第三分部g3在第二方向y上的宽度均为D3，与第一区Z1交叠的第四分部g4在第二方向y上的长度为L1为例，则图8实施例中，W1＝D1+D2＝D3+L1，W2＝3*D3。
在激光晶化工艺中，激光光束的步进方向为第一方向x，当激光光束的后沿扫描在与第一区Z1交叠的沟道g内时，被激光光束后沿扫描的沟道区域的总宽度为W1；当激光光束的后沿扫描在与第二区Z2交叠的沟道g内时，被激光光束后沿扫描的沟道区域的总宽度为W2。本发明实施例中，设置W1/W2≤3时，能够减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异，从而能够减小不同像素之间第一晶体管的沟道特性差异。可选的，设置W1/W2≤2，能够进一步减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异。
继续参考图8所示的，在第二方向y上，相邻的两个第三分部g3之间的间距为D4，则L1≈2*D3+D4。W1＝D3+L1≈3*D3+D4，W2＝3*D3。当W1/W2≤3时，则，D4≤6*D3。当W1/W2≤2时，则，D4≤4*D3。也就是说，D4越小，则不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异越小，从而不同像素之间第一晶体管的沟道特性差异越小，能够提升显示均一性。而且，D4越小则在第二方向y上第一晶体管占据的长度也越小，有利于节省阵列基板的空间，在同等面积内能够设置更多数量的像素电路，有利于提升分辨率。
另外，图8中示意出了两个第一区Z1，可选的，分别与两个第一区Z1交叠的两个第四分部g4在第二方向y上的长度相等。在另一种实施中，分别与两个第一区Z1交叠的两个第四分部g4在第二方向y上的长度不相等。
可选的，在本发明实施例中，第三分部g3在第二方向y上的宽度与第四分部g4在第一方向x上的宽度相等。
在一些实施方式中，第一区与第三分部交叠，第二区与第四分部交叠。图9为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图9所示，第一区Z1与第三分部g3交叠，与第一区Z1交叠的第三分部g3在第二方向y上的总宽度为W1；第二区Z2与第四分部g4交叠，与第二区Z2交叠的第四分部g4在第二方向y上的总宽度为W2。其中，以各第三分部g3在第二方向y上的宽度均为D3，与第二区Z2交叠的第四分部g4在第二方向y上的长度为L1为例，则图9实施例中，W1＝3*D3，W2＝L1。本发明实施例中，设置W1/W2≤3时，能够减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异，从而能够减小不同像素之间第一晶体管的沟道特性差异。可选的，设置W1/W2≤2，能够进一步减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异。
在一些实施方式中，W1＝W2，也就是说，与第一区Z1交叠的沟道在第二方向y上的总宽度和与第二区Z2交叠的沟道在第二方向y上的总宽度相等。则激光光束的后沿落在与第一区Z1交叠的沟道g内和落在与第二区Z2交叠的沟道g内造成的晶化缺陷基本相同，从而能够减小不同像素内第一晶体管T1的沟道特性差异，使得第一晶体管T1的沟道特性基本相同。能够明显改善因激光光束的后沿扫描在第一晶体管T1的沟道g的不同位置上导致的第一晶体管T1的特性差异，使得不同像素之间驱动晶体管的阈值补偿能力基本相同，提升显示均一性。
在一种实施例中，L1＝3*D3，第二方向y上，相邻的两个第三分部g3之间的间距为D4，此时D4≈D3，W1＝W2，则激光光束的后沿落在与第一区Z1交叠的沟道g内和落在与第二区Z2交叠的沟道g内造成的晶化缺陷基本相同，能够使得不同像素内第一晶体管T1的沟道特性基本相同，提升显示均一性。
在一些实施方式中，第一区与第四分部交叠，第二区与第三分部交叠。图10为本发明实施例提供的另一种阵列基板中第一晶体管示意图。如图10所示，第一区Z1与第四分部g4交叠，与第一区Z1交叠的第四分部g4在第二方向y上的总宽度为W1；第二区Z2与第三分部g3交叠，与第二区Z2交叠的第三分部g3在第二方向y上的总宽度为W2。其中，以各第三分部g3在第二方向y上的宽度均为D3，与第一区Z1交叠的第四分部g4在第二方向y上的长度为L1为例，则图10实施例中，W1＝L1，W2＝3*D3。本发明实施例中，设置W1/W2≤3时，能够减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异，从而能够减小不同像素之间第一晶体管的沟道特性差异。可选的，设置W1/W2≤2，能够进一步减小不同像素中第一晶体管的沟道被激光光束的后沿扫描的部分的总宽度的差异。
继续参考图10所示的，在第二方向y上，相邻的两个第三分部g3之间的间距为D4，则L1≈2*D3+D4。当W1/W2≤3时，则，D4≤7*D3。当W1/W2≤2时，则，D4≤4*D3。
在本发明实施例中，对于一个第一晶体管的沟道g来说，第三分部的个数为m1，第四分部的个数为m2，m1、m2均为正整数，m1≥2，且m1≥m2。
以图8为例，在图8实施例中，第三分部g3的个数m1＝3，第四分部g4的个数为m2＝2，其中，m1>m2。
在另一种实施例中，图11为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图11所示，沟道g包括在第一方向x上延伸的第三分部g3和在第二方向y上延伸的第四分部g4，栅极s包括在第一方向x上排列的第一区Z1和第二区Z2，其中，第一区Z1与第四分部g4交叠，第二区Z2与第三分部g3交叠。图11实施例中，每个第一区Z1与两个第四分部g4交叠，第二区Z2与五个第三分部g3交叠。在沟道g中，第三分部g3的个数m1＝5，第四分部g4的个数为m2＝4，其中，m1>m2。
在另一种实施例中，图12为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图12所示，沟道g包括在第一方向x上延伸的第三分部g3和在第二方向y上延伸的第四分部g4，栅极s包括在第一方向x上排列的第一区Z1和第二区Z2。图12中左边的第一区Z1与第四分部g4和第三分部g3交叠，右边的第一区Z1与两个第四分部g4交叠，位于中间的第二区Z2余三个第三分部g3交叠。图12实施例中，第三分部g3的个数m1＝3，第四分部g4的个数为m2＝3，其中，m1＝m2。
继续参考图9所示的，栅极s包括主体部s1和至少一个凸出部s2，凸出部s2与主体部s1在第二方向y上的一端相连接。由图9中可以看出，凸出部s2在第一方向x上的宽度小于主体部s1在第一方向x上的宽度。
如图9中示意的，主体部s1在第一方向x上的第一边缘Y1、与凸出部s2在第二方向y上的第二边缘Y2相连接形成外拐角G，其中，外拐角G理解为位于栅极s外部的拐角，相对的，还存在内拐角N，如图9中标示的内拐角N位于栅极s内部。
图9实施例中，栅极s具有两个外拐角G，阵列基板还包括连接部LL，连接部LL与沟道g相连接。图9为俯视示意图，俯视角度与向衬底做正投影的方向相同，可以理解，在俯视图中，连接部L与其在衬底的正投影重合，外拐角G与其在衬底的正投影重合。所以，由图9可以看出，连接部LL在衬底的正投影位于外拐角G在衬底的正投影内。可选的，连接部LL与沟道g位于同一层。该实施方式中，连接部LL与第三分部g3相连接。
在第一晶体管的结构中，在垂直于衬底方向上与栅极s交叠的区域为第一晶体管的沟道g。则在一些实施方式中，栅极s的形状变化，会影响沟道g的形状。本发明实施例通过对栅极s的形状进行设计，能够对沟道的形状进行调整，以图9实施例为例，在设计栅极s具有外拐角G之后，能够调整与第二区Z2交叠的沟道g在第二方向y上的总宽度，从而有利于减小激光光束的后沿扫描与第一区Z1交叠的沟道g和扫描与第二区Z2交叠的沟道g时造成的晶化缺陷差异，从而能够减小不同像素内第一晶体管T1的沟道特性差异。另外，在阵列基板中栅极s复用为像素电路中存储电容的一个极板，如图9实施例中栅极s为非规则的矩形，能够增大栅极的面积，能够在一定程度上增大存储电容的电容值。
在一些实施方式中，由上述图9至图12中俯视图可以看出，在垂直于衬底方向上，至少部分第四分部g4在其延伸方向上的延长线与第一边缘Y1交叠。也就是说通过对栅极s的形状进行设计，设计栅极s具有外拐角G，能够调整第四分部g4所在区域的沟道在第二方向y上的总宽度。对比图8和图10可以看出，在栅极s为矩形时，第一区Z1与第四分部g4和第三分部g3交叠；在设计栅极s具有外拐角G之后，第一区Z1仅与第四分部g4交叠。从而能够调整与第一区Z1交叠的沟道g在第二方向y上总宽度，进而有利于减小激光光束的后沿扫描沟道的不同位置处造成的晶化缺陷差异。
如图9、图10或图11所示的，栅极s包括两个凸出部s2，两个凸出部s2分别位于主体部s1在第二方向y上的两端；栅极s具有两个外拐角G，且两个外拐角G的开口朝向相反。该实施方式中，可以综合考虑栅极s的形状对沟道g的形状的影响、以及栅极s的面积对像素电路中存储电容的电容值的影响，来调整栅极s的形状。通过对栅极s形状进行设计减小激光光束的后沿扫描与第一区Z1交叠的沟道g和扫描与第二区Z2交叠的沟道g时造成的晶化缺陷差异，从而减小不同像素内第一晶体管T1的沟道特性差异。同时保证栅极的面积足够大，使能存储电容的电容值满足需求。
在另一种实施中，图13为本发明实施例提供的另一种阵列基板中第一晶体管示意图，如图13所示，栅极s包括两个凸出部s2，两个凸出部s2分别位于主体部s1在第二方向y上的两端；栅极s具有两个外拐角G，且两个外拐角G的开口朝向相反。该实施方式中，两个凸出部s2均不与沟道g交叠，两个凸出部s2的设计能够增大栅极s的面积，从而能够增大像素电路中存储电容的电容值。
另外，如图12中示意的，栅极s包括主体部s1和一个凸出部s2，该实施方式中，凸出部s2不与沟道g交叠，则凸出部s2的设计能够增大栅极s的面积，从而能够增大像素电路中存储电容的电容值。
本发明实施例还提供一种显示面板，图14为本发明实施例提供的显示面板示意图，如图14所示，显示面板包括上述任一实施例提供的阵列基板100，显示面板还包括位于阵列基板100之上的显示层200和封装结构300。其中，显示层200包括像素定义层201以及发光器件202，发光器件202包括堆叠设置的第一电极、发光层和第二电极。在一种实施例中，发光器件202为有机发光二极管。在另一种实施例中，发光器件202为无机发光二极管。封装结构300用于对发光器件202进行封装保护。可选的，封装结构300包括至少一层无机封装层和至少一层有机封装层。
本发明实施例还提供一种显示装置，图15为本发明实施例提供的显示装置示意图，如图15所示，显示装置包括本发明任意实施例提供的显示面板00。本发明实施例中显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书、电视机、智能手表等任何具有显示功能的设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种阵列基板，其特征在于，包括：
衬底；
位于所述衬底之上的第一薄膜晶体管，所述第一薄膜晶体管包括沟道和栅极，所述栅极在所述衬底的正投影覆盖所述沟道在所述衬底的正投影；
所述栅极包括在第一方向上排列的第一区和第二区，
在垂直于所述衬底方向上与所述第一区交叠的所述沟道在第二方向上的总宽度为W1，所述第二方向与所述第一方向垂直；
在垂直于所述衬底方向上与所述第二区交叠的所述沟道在所述第二方向上的总宽度为W2，其中，W1/W2≤3。
2.根据权利要求1所述的阵列基板，其特征在于，
所述沟道包括第一分部和第二分部，所述第一分部沿第三方向延伸，所述第二分部沿所述第一方向延伸；所述第三方向与所述第二方向之间的夹角为θ，0°<θ<90°；
在垂直于所述衬底方向上，所述第一区与所述第一分部交叠，所述第二区与所述第二分部交叠；
所述第一分部在所述第二方向上的宽度为W1，所述第二分部在所述第二方向上的宽度为W2。
3.根据权利要求2所述的阵列基板，其特征在于，
sinθ＝W2/W1。
4.根据权利要求2所述的阵列基板，其特征在于，
19.5°≤θ<90°。
5.根据权利要求2所述的阵列基板，其特征在于，
所述第一分部在垂直于所述第三方向上的宽度为W3，其中，W3<W2。
6.根据权利要求2所述的阵列基板，其特征在于，
所述沟道中所述第一分部的两端分别连接一个所述第二分部；
所述第一分部的个数为n1，所述第二分部的个数为n2，其中，n1、n2均为正整数，且n1+1＝n2。
7.根据权利要求1所述的阵列基板，其特征在于，
所述沟道包括第三分部和第四分部，所述第三分部沿所述第一方向延伸，所述第四分部沿所述第二方向延伸，所述第四分部的至少一端与所述第三分部相连。
8.根据权利要求7所述的阵列基板，其特征在于，
在所述沟道中，所述第三分部的个数为m1，所述第四分部的个数为m2，m1、m2均为正整数，m1≥2，且m1≥m2。
9.根据权利要求7所述的阵列基板，其特征在于，
在垂直于所述衬底方向上，所述第一区与所述第四分部和所述第三分部的部分区域交叠，所述第四分部在所述第二方向上的总长度为D1，与所述第一区交叠的所述第三分部在所述第二方向的总宽度为D2，其中，W1＝D1+D2；
在垂直于所述衬底方向上，所述第二区与至少一个所述第三分部的部分区域交叠，所述第三分部在所述第二方向上的总宽度为W2。
10.根据权利要求7所述的阵列基板，其特征在于，
在垂直于所述衬底方向上，所述第一区与所述第三分部交叠，所述第三分部在所述第二方向上的总宽度为W1；
在垂直于所述衬底方向上，所述第二区与所述第四分部交叠，所述第四分部在所述第二方向上的总宽度为W2。
11.根据权利要求7所述的阵列基板，其特征在于，
在垂直于所述衬底方向上，所述第一区与所述第四分部交叠，所述第四分部在所述第二方向上的总宽度为W1；
在垂直于所述衬底方向上，所述第二区与所述第三分部交叠，所述第三分部在所述第二方向上的总宽度为W2。
12.根据权利要求7所述的阵列基板，其特征在于，
所述沟道在所述衬底的正投影的至少部分区域呈“己”字形。
13.根据权利要求12所述的阵列基板，其特征在于，
所述第三分部在所述第二方向上的宽度为D3；
在所述第二方向上，相邻的两个所述第三分部之间的间距为D4，D4≤4D3。
14.根据权利要求7所述的阵列基板，其特征在于，
所述栅极包括主体部和至少一个凸出部，所述凸出部与所述主体部在所述第二方向上的一端相连接，在所述第一方向上，所述凸出部的宽度小于所述主体部的宽度；
所述主体部在所述第一方向上的第一边缘、与所述凸出部在所述第二方向上的第二边缘相连接形成外拐角；
所述阵列基板还包括连接部，所述连接部与所述沟道相连接；
所述连接部在所述衬底的正投影位于所述外拐角在所述衬底的正投影内。
15.根据权利要求14所述的阵列基板，其特征在于，
在垂直于所述衬底方向上，至少部分所述第四分部在其延伸方向上的延长线与所述第一边缘交叠。
16.根据权利要求14所述的阵列基板，其特征在于，
所述栅极包括两个所述凸出部，两个凸出部分别位于所述主体部在所述第二方向上的两端；所述栅极具有两个所述外拐角，且两个所述外拐角的开口朝向相反。
17.根据权利要求1所述的阵列基板，其特征在于，
W1/W2≤2。
18.根据权利要求1所述的阵列基板，其特征在于，
所述沟道的制作材料包含硅。
19.一种显示面板，其特征在于，包括权利要求1至18任一项所述的阵列基板。
20.一种显示装置，其特征在于，包括权利要求19所述的显示面板。
CN202110789167.0A 2021-07-13 2021-07-13 阵列基板、显示面板和显示装置 Active CN113540125B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110789167.0A CN113540125B (zh) 2021-07-13 2021-07-13 阵列基板、显示面板和显示装置
US17/466,666 US11848336B2 (en) 2021-07-13 2021-09-03 Array substrate, display panel, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110789167.0A CN113540125B (zh) 2021-07-13 2021-07-13 阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN113540125A true CN113540125A (zh) 2021-10-22
CN113540125B CN113540125B (zh) 2024-01-05

Family

ID=78098785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110789167.0A Active CN113540125B (zh) 2021-07-13 2021-07-13 阵列基板、显示面板和显示装置

Country Status (2)

Country Link
US (1) US11848336B2 (zh)
CN (1) CN113540125B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295348A (zh) * 1994-08-19 2001-05-16 株式会社半导体能源研究所 半导体器件及其制造方法
US20010003477A1 (en) * 1999-12-08 2001-06-14 Masaru Aoki Liquid crystal display apparatus and TFT panel
US20010040541A1 (en) * 1997-09-08 2001-11-15 Kiyoshi Yoneda Semiconductor device having laser-annealed semiconductor device, display device and liquid crystal display device
EP1473778A1 (en) * 2003-04-29 2004-11-03 Samsung SDI Co., Ltd. Flat panel display
US20120146043A1 (en) * 2009-09-01 2012-06-14 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
CN106505071A (zh) * 2016-10-18 2017-03-15 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
US20190172856A1 (en) * 2017-06-20 2019-06-06 Boe Technology Group Co., Ltd. Array substrate and manufacturing method therefor, display panel and display apparatus
CN110660830A (zh) * 2018-06-28 2020-01-07 天马日本株式会社 显示设备
CN112164701A (zh) * 2020-09-29 2021-01-01 厦门天马微电子有限公司 阵列基板和显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5649720B2 (ja) 2011-04-06 2015-01-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
US20170133516A1 (en) 2015-11-09 2017-05-11 Everdisplay Optronics (Shanghai) Limited Array substrate and method for manufacturing the array substrate and display panel
CN105759527A (zh) 2016-04-26 2016-07-13 上海天马有机发光显示技术有限公司 阵列基板、阵列基板的制造方法及显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295348A (zh) * 1994-08-19 2001-05-16 株式会社半导体能源研究所 半导体器件及其制造方法
US20010040541A1 (en) * 1997-09-08 2001-11-15 Kiyoshi Yoneda Semiconductor device having laser-annealed semiconductor device, display device and liquid crystal display device
US20010003477A1 (en) * 1999-12-08 2001-06-14 Masaru Aoki Liquid crystal display apparatus and TFT panel
EP1473778A1 (en) * 2003-04-29 2004-11-03 Samsung SDI Co., Ltd. Flat panel display
US20120146043A1 (en) * 2009-09-01 2012-06-14 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
CN106505071A (zh) * 2016-10-18 2017-03-15 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
US20190172856A1 (en) * 2017-06-20 2019-06-06 Boe Technology Group Co., Ltd. Array substrate and manufacturing method therefor, display panel and display apparatus
CN110660830A (zh) * 2018-06-28 2020-01-07 天马日本株式会社 显示设备
CN112164701A (zh) * 2020-09-29 2021-01-01 厦门天马微电子有限公司 阵列基板和显示面板

Also Published As

Publication number Publication date
US20210399023A1 (en) 2021-12-23
US11848336B2 (en) 2023-12-19
CN113540125B (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
JP6474462B2 (ja) バックプレーン基板とその製造方法、及びそれを適用した有機発光表示装置
KR100374737B1 (ko) 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기
US7557376B2 (en) Display device using first and second semiconductor films of different crystallinity and boundary section therebetween
US20050146667A1 (en) Electro-optical device
JP2022504993A (ja) 表示基板、その製造方法、及び表示基板を含む表示パネル
US11362118B2 (en) Array substrate, manufacturing method thereof, and display panel
JP2022543714A (ja) 表示基板及びその製造方法、表示装置
US7193238B2 (en) Display device and a method for manufacturing the same
JP4597730B2 (ja) 薄膜トランジスタ基板およびその製造方法
US5982469A (en) Method of manufacturing a liquid crystal device including a peripheral circuit area and a pixel area on the same substrate
WO2024119795A1 (zh) 显示面板及显示装置
CN108319068B (zh) 像素阵列基板
CN113540125A (zh) 阵列基板、显示面板和显示装置
US6391693B1 (en) Method for making polysilicon thin film transistor having multiple gate electrodes
CN112259586B (zh) 显示面板及显示装置
US7081400B2 (en) Method for manufacturing polysilicon layer and method for manufacturing thin film transistor thereby
CN114156285B (zh) 阵列基板及其制备方法、显示面板
CN115188829A (zh) 半导体器件及电子器件
CN110190069B (zh) 阵列基板及其制备方法
US7453531B2 (en) LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device
KR102507095B1 (ko) 발광 표시 장치 및 이의 제조 방법
US10831074B2 (en) Array substrate, display panel, and electronic apparatus
KR20160139691A (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP2000171827A (ja) 液晶表示パネル
US20080054267A1 (en) Display apparatus and manufacturing method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211101

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Applicant before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

GR01 Patent grant
GR01 Patent grant