CN110660830A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN110660830A
CN110660830A CN201910572060.3A CN201910572060A CN110660830A CN 110660830 A CN110660830 A CN 110660830A CN 201910572060 A CN201910572060 A CN 201910572060A CN 110660830 A CN110660830 A CN 110660830A
Authority
CN
China
Prior art keywords
channel
extending
pixel
section
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910572060.3A
Other languages
English (en)
Inventor
世古畅哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Original Assignee
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018123598A external-priority patent/JP7085422B2/ja
Priority claimed from JP2018123600A external-priority patent/JP7179508B2/ja
Application filed by Tianma Japan Ltd filed Critical Tianma Japan Ltd
Publication of CN110660830A publication Critical patent/CN110660830A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示设备，包括：基板；在基板上的多个发光元件；以及在基板上的多个像素电路，其被配置为一一对应地控制多个发光元件。多个像素电路中的每一个包括薄膜晶体管。薄膜晶体管包括沟道。多个像素电路被布置在沿用于对沟道进行退火的脉冲激光束的扫描方向的不同位置处。沟道中的至少用于相同颜色发光元件的沟道沿扫描方向被布置在脉冲激光束的照射周期的相同相位处。

Description

显示设备
技术领域
本公开涉及一种显示设备。
背景技术
有机发光二极管(OLED)元件是由电流驱动的自发光元件，并且因此其不需要背光。除此之外，OLED显示元件具有实现低功耗、宽视角和高对比度的优点；预期它有助于平板显示设备的发展。
有源矩阵型OLED显示设备具有显示区域，其中多个像素如矩阵以列和行排列。每个像素包括一个或多个子像素。在每个像素包括多个子像素的情况下，像素中的子像素发射不同颜色的光。子像素包括像素电路，该像素电路包括用于选择子像素的晶体管和用于向OLED元件供应电流的驱动晶体管，该OLED元件产生子像素的显示。包括在OLED显示设备中的晶体管是薄膜晶体管(TFT)，并且典型地，它们是低温多晶硅(LTPS)TFT。单色OLED显示设备仅具有单色的像素阵列；相比之下，全色OLED显示设备具有红色(R)、绿色(G)和蓝色(B)的三原色的子像素阵列或者具有RGB滤色器阵列的白色(W)子像素阵列，以获得全色显示。
为了生产包括TFT的有源层的多晶硅，低温多晶硅工艺利用准分子激光退火(ELA)系统使非晶硅(a-Si)膜进行结晶(多晶化)。ELA系统是一种脉冲激光系统，其每次发射照射长窄区域。ELA系统使具有长窄照射区域的基板上的整个硅膜结晶。因此，ELA系统通过以下一次发射的照射区域与前一次发射的照射区域重叠的这种方式一点一点地移动脉冲激光束的照射区域来沿一个方向扫描基板。针对这个原因，多晶硅膜具有根据由脉冲频率和扫描速度确定的扫描间距的周期特性变化。
由于子像素以行和列规则地布置在显示区域内，因此子像素间距通常由屏幕大小和分辨率确定。从工艺的角度来确定ELA扫描间距以获得TFT的基本特性。因此，在被物理地布置在沿扫描方向的不同位置处的子像素中，TFT(其沟道)与脉冲激光束的连续发射的照射区域的位置关系是不同的。因此，TFT可以在像素电路中具有不同的特性。
例如，在使脉冲激光束的长轴与显示区域的水平方向一致的条件下，用ELA的长窄脉冲激光束垂直地扫描显示区域的情况下，所显示的图像可以具有水平亮条纹和暗条纹的循环图案。这些水平条纹被称为显示不均衡性。在所显示图像中循环地出现的条纹状不均衡性是由TFT特性的非均匀性引起的。例如，如美国专利号5,981,974中所公开的，还可以在液晶显示设备上观察到由TFT特性的非均匀性引起的显示不均衡性。
发明内容
因此，在用脉冲激光束对薄膜晶体管的沟道进行退火的情况下，需要一种使由用脉冲激光束照射引起的TFT特性的差异最小化的技术。TFT特性的差异是包括在第一像素电路中的薄膜晶体管的特性与包括在第二像素电路中的薄膜晶体管的特性之间的差异。
本公开的一个方面是一种显示设备，包括：基板；基板上的多个发光元件；以及基板上的多个像素电路，其被配置为一一对应地控制多个发光元件。多个像素电路中的每一个包括薄膜晶体管。薄膜晶体管包括沟道。多个像素电路被布置在沿用于对沟道进行退火的脉冲激光束的扫描方向的不同位置处。沟道中的至少相同颜色发光元件的沟道沿扫描方向被布置在脉冲激光束的照射周期的相同相位处。本公开的另一个方面是一种显示设备，包括：基板；基板上的多个发光元件；以及基板上的多个像素电路，其被配置为一一对应地控制多个发光元件。多个像素电路中的每一个包括薄膜晶体管。薄膜晶体管包括沟道。沟道由沿第一方向延伸的部段和沿第二方向延伸的部段组成，第一方向与用于对沟道进行退火的脉冲激光束的扫描方向之间的角度的绝对值是预定值，第二方向垂直于扫描方向，并且沿第一方向延伸的部段和沿第二方向延伸的部段被交替地连接。沿第二方向延伸的每个部段中的至少一个端部与沿着端部部分(在沿第一方向延伸的部段的第一方向上)的第一方向延伸的一侧连接。在沿第二方向延伸的每个部段中，沿第二方向从一个端部到另一端部直线延伸的中线被定义为第一虚拟线。在沿第一虚拟线的第一方向的每个位置处，第一虚拟线的总长度与第二方向上存在的沿第一方向延伸的部段的数量和沟道宽度的乘积之和取相同的值。在沿第一方向的位置(其中沿第二方向直线延伸的第二虚拟线不穿过沿第二方向延伸的任何部段)处，沿被第二虚拟线穿过的第一方向延伸的部段的数量和沟道宽度的乘积取所述相同值的值，并且，其中，沟道的沿扫描方向的尺寸是脉冲激光束的扫描间距的整数倍。
本公开的一个方面减小了TFT之间TFT特性的差异。要理解的是，前面的总体性描述和以下的详细描述两者都是示例性和说明性的，而不是对此公开的限制。
附图说明
图1A示意性地示出了使用来自ELA系统的脉冲激光束的激光退火；
图1B是表示脉冲激光线束沿短轴方向的能量分布的曲线图；
图1C是用于示意性地示出脉冲激光束的扫描方向上的被放大的前端部的第一图；
图1D是用于示意性地示出脉冲激光束的扫描方向上的被放大的前端部的第二图；
图1E示意性地示出了TFT的沟道与多晶硅膜的位置关系的示例，该多晶硅膜具有根据脉冲激光束的照射周期的特性变化；
图2示意性地示出了OLED显示设备的配置示例；
图3A示出了像素电路的配置示例；
图3B示出了像素电路的另一个配置示例；
图4示意性地示出了包括驱动TFT的OLED显示设备的一部分的剖面结构；
图5示出了像素电路的又一个配置示例；
图6是具有图5所示电路配置的像素电路的元件布局的示例的平面图；
图7示意性地示出了沿脉冲激光束的扫描方向布置的像素、像素中的驱动TFT的沟道以及脉冲激光束的连续照射点(线)之间的位置关系；
图8提供了满足N×PELA＝n×PPIX的关系的N、n和PELA组合的示例；
图9提供了在像素间距PPIX为103.5μm、扫描间距PELA为18μm、每像素单元的像素的数量n为4、以及ELA周期的数量N为23的条件下的布局；
图10提供了用于指定图9中提供的布局的数值；
图11示出了在图9中提供的布局中沟道的像素电路中的位置；
图12提供了在像素间距PPIX为103.5μm、扫描间距PELA为23μm、每像素单元的像素的数量n为2、以及ELA周期的数量N为9的条件下的布局；
图13提供了用于指定图12中提供的布局的数值；
图14示出了在图12中提供的布局中沟道的像素电路中的位置；
图15提供了在像素间距PPIX为103.5μm、扫描间距PELA为21μm、每像素单元的像素的数量n为14、以及ELA周期的数量为69的条件下的布局；
图16提供了用于指定图15中提供的布局的数值；
图17示出了在图15中提供的布局中沟道的像素电路中的位置；
图18示意性地示出了弯曲沟道与脉冲激光束的照射线的位置关系的示例；
图19示出了弯曲沟道和在沿扫描方向的每个位置处由沟道占据的区域的分布；
图20示出了另一个弯曲沟道和在沿扫描方向的每个位置处由沟道占据的区域的分布；
图21是用于说明图20所示的沟道的形状的细节的图；
图22示出了沟道的形状的另一个示例；
图23示出了具有R角的沟道和具有方角的沟道之间的关系；
图24示出了沟道的形状的仍另一示例；
图25A示出了第一方向和扫描方向之间的角度为3度的沟道的形状的示例；
图25B示出了第一方向和扫描方向之间的角度为10度的沟道的形状的示例；以及
图25C示出了第一方向和扫描方向之间的角度为20度的沟道的形状的示例。
具体实施方式
在下文中，将参考附图来描述本发明的实施例。应当注意的是，实施例仅是用于实施本发明的示例，而不是限制本发明的技术范围。
概览
在下文中公开的有机发光二极管(OLED)显示设备中，子像素的像素电路包括用于选择子像素的薄膜晶体管(TFT)和用于向子像素供应电流的驱动TFT。像素电路中的TFT是具有多晶硅沟道的多晶硅(poly-Si)TFT。
TFT的多晶硅是所谓的低温多晶硅(LTPS)。TFT的多晶硅有源层是通过用形状如长窄线的脉冲激光束对非晶硅(a-Si)膜进行扫描、进一步通过光刻和刻蚀对它进行处理从而使非晶硅膜结晶(多晶化)而形成的。
用于结晶的脉冲激光系统通常是准分子激光系统，其也被称为准分子激光退火(ELA)系统。图1A示意性地示出了利用来自ELA系统的脉冲激光束50的激光退火。脉冲激光束50是长窄线束。当线的长度被定义为长轴并且线的宽度被定义为短轴时，短轴平行于扫描方向并且长轴垂直于扫描方向。图1A中的短轴宽度53是沿着用脉冲激光束50照射的区域的短轴的尺寸，并且长轴长度55是沿着用脉冲激光束50照射的区域的长轴的尺寸。
ELA系统用脉冲激光束重复照射非晶硅膜47，同时以下一次发射的照射区域与前一次发射的照射区域重叠的这种方式一点一点地移动照射区域。典型的ELA系统通过滑动基板49来改变照射区域。非晶硅膜47响应脉冲激光束而即刻熔化，并且随后固化成晶体。通过用长窄脉冲激光束50对整个非晶硅膜47进行扫描，可以使整个非晶硅膜47结晶。然而，当在显微镜下看时，脉冲激光束50的迹线保持在结晶的多晶硅膜40上的每个照射区域的短轴宽度的端部处。针对这个原因，多晶硅膜40具有根据脉冲激光束的扫描间距(照射间距)的周期特性变化。
参考图1B至1E更详细地描述结晶的过程。图1B是表示脉冲激光线束沿短轴方向的能量分布的曲线图。在图1B中，横轴表示沿短轴方向的坐标，而纵轴表示能量密度。尽管脉冲激光线束的短轴方向上的理想能量分布被示意性地表示为矩形(图1B中的虚线501)，但实际能量分布在端部具有有限的倾斜(图1B中的实线502)。
图1C和1D示出了多晶硅膜40响应于脉冲激光束50的结晶过程。图1C和1D被绘制为犹如基板49是固定的并且脉冲激光束50的照射区域向左移动(沿图1C中箭头所示的方向)。图1C示出了给定的第s次发射击中基板49的状态。在图1C中省略了第(s-1)次和先前发射的迹线。在硅膜的扫描方向上的向前(图1C中的左侧)部分处于非晶态(47r)，并且用脉冲激光束50的第s次发射所照射的区域Crs_S被结晶。用脉冲激光束50的第一范围照射的区域Crs41被均匀地结晶。脉冲激光束50的第一范围对应于图1B中的其中能量密度在脉冲激光束的中间是均衡的或最高的区域。
然而，用脉冲激光束50的第二范围照射的区域Crs42与区域Crs41被不同地结晶。脉冲激光束50的第二范围对应于图1B中的其中能量密度随倾斜而减小的前部区域。用脉冲激光束50的第三范围照射的区域Crs43未被充分地结晶。脉冲激光束50的第三范围对应于图1B中的其中能量密度降到结晶阈值以下的前端部区域。在区域Crs43的前方区域(图1C中更左侧)中，多晶硅膜40保持在非晶态(47r)。以这种方式，脉冲激光束的第s次发射的迹线留在多晶硅膜40的照射区域的前边界处。
图1D示出了第(s+1)次发射时相同部分的状态。ELA系统以要照射的区域与先前照射的区域重叠的这种方式移动脉冲激光束50。因此，在图1D中，用脉冲激光束50的第(s+1)次发射照射的区域Crs_S+1被结晶。在第s次发射时发生的相同现象发生在沿扫描方向的前边界。用脉冲激光束50的第(s+1)次发射的第一范围照射在第s次发射时所生成的照射迹线的端部。然而，激光束光的过程是当光的能量被工件吸收并转换成热量时发生的现象。当工件的光学特性是不均匀的时，即使照射能量是均匀的，所生成的热能也是不均匀的。
在图1D的情况下，光学特性根据多晶硅膜40的结晶状态而是不均匀的。对于ELA中常用的脉冲激光束的波长，硅在其非晶态中比在多晶态(多晶硅)中显示出更高的吸收率。因此，在沿扫描方向的前边界或不同结晶区域中所生成的第s次发射的迹线不被第(s+1)次发射均衡而保留。这同样适用于第(s+2)次以及随后的发射。结晶状态的这种差异不能被均衡，使得多晶硅膜40具有以规则间隔处于该不同结晶状态的区域。在这种多晶硅膜40上形成TFT时，取决于形成每个TFT的区域，多晶硅膜40的结晶状态的差异可导致晶体管特性的差异。
脉冲激光束的照射点(线)以由脉冲频率和扫描速度确定的相等间隔周期性地存在。当照射线被定义为照射区域的扫描方向上的前端部时，像素电路中的TFT可以根据它们与照射线的相对位置而具有TFT特性的微小差异。
图1E示意性地示出了TFT的沟道45与多晶硅膜40的位置关系的示例，该多晶硅膜40具有根据脉冲激光束的照射周期(空间周期)的特性变化。在图1E的示例中，TFT以如下这种方式来布置：脉冲激光束的扫描方向51平行于TFT的沟道45的长度L的方向。脉冲激光线束的短轴平行于扫描方向51，并且长轴垂直于扫描方向51。
例如，沿照射区域的扫描方向51(短轴宽度53)的尺寸为数百微米，并且扫描间距52为数十微米。扫描间距52是每步骤重复发射的脉冲激光束被平移的距离(照射间隔)。脉冲激光线束的长轴的尺寸通常大于显示区域在平行于该长轴的方向上的尺寸。
在图1E的示例中，为了便于解释，对应于特性变化的一个周期的多晶硅膜40的每个区域被分成三个区域41、42和43。参考关于结晶过程的前面描述，区域41对应于用脉冲激光束的均衡能量照射的区域，并且区域42和区域43是用脉冲激光束的前范围照射的区域。特别地，区域42意为对应于用能量减小范围照射的区域；区域43意为对应于用结晶阈值的边界范围照射的区域。然而，在实际情况下，多晶硅膜40无法被如图1E所示的清晰边界分离，并且多晶硅膜40的特性从区域41到区域42并进一步到区域43无法区分地变化。
区域41、42和43按该顺序与脉冲激光束照射线(由扫描间距52确定的线)同步地周期性定位。三个连续区域41、42和43的扫描方向51上的总尺寸等于扫描间距52。
可以认为的是，TFT的沟道45的特性与在对应于沟道长度L的范围内从多晶硅膜40提取的特性的平均值基本相同。对于图1E的示例，可以认为的是，由三个区域41、42和43的相同面积比例组成的沟道45具有基本相同的特性。
OLED元件与液晶元件的显著差异在于OLED元件本身发光并由电流驱动。液晶显示设备被配置为通过用作开关的像素选择TFT以预定电压对每个像素充电，并通过关闭该开关(选择TFT)来保持电压。也就是说，由外部给出并由像素保持的电压来确定显示。
OLED显示设备被配置为如液晶显示设备那样在像素内保持从外部给出的电压；然而，OLED显示设备利用电压来操作像素驱动TFT，以控制电流在OLED元件中流动。如果TFT具有不同的晶体管特性，即使当以相同的电压来操作TFT时，流动的电流也将是不同的。因此，在像素电路中，驱动TFT的晶体管特性对OLED元件的发光具有最大的影响。
针对这个原因，用于OLED显示设备的典型像素电路被设计为使得驱动TFT将在饱和区域中操作以进行亮度控制。此外，为了避免多晶硅TFT的扭结效应以获得稳定的饱和特性，驱动TFT被设计成具有长沟道。将长沟道与脉冲激光束的上述扫描方向平行地布置导致对多晶硅膜中的周期特性变化进行平均。由于这种平均，驱动TFT受多晶硅膜40的周期特性变化的影响较小。
因此，重要的是，使不同像素电路(特别是相同颜色的子像素的像素电路)中的驱动TFT的沟道之间的特性差异最小化。
在本公开的一个方面，包括在相同颜色或所有颜色的子像素的多个像素电路中的驱动TFT的沟道沿脉冲激光束的扫描方向被布置在脉冲激光束的照射周期(空间周期)中的基本相同相位处。利用真实空间的坐标解释该条件，多晶硅膜具有由如上所述的脉冲激光束生成的周期特性分布。将脉冲激光束的照射点(线)定义为照射区域的短轴方向(或扫描方向)的前端部，多晶硅膜具有以参考照射线的规则间隔(扫描间距)分布的相同特性图案。
同时，将TFT沟道的位置定义为沿脉冲激光束的扫描方向的沟道的前端部，“将沟道布置在脉冲激光束的照射周期的相同相位处”意味着在所有驱动TFT中沟道和与沟道最接近的照射线之间的距离是相同的。由于这些驱动TFT的沟道具有相同的形状和取向，所以沟道的多晶硅的特性图案是相同的。因此，相同颜色的子像素的驱动TFT可以具有相同的特性。
如上所述，每个驱动TFT在像素电路中被布置为位于参考脉冲激光束的照射线的相同位置处；换句话说，每个TFT被布置在脉冲激光束的扫描间距的等同位置(相同相位)处。因此，可以有效地减小由用于硅膜结晶的激光退火引起的显示不均衡性。
将驱动TFT的沟道布置在照射周期中的相同相位处特别是在沟道弯曲的情况下是有效的。在沟道沿扫描方向是直的并且其长度(沿扫描方向的尺寸)是扫描间距的整数倍的情况下，沟道的多晶硅的平均特性是基本相同的。在图1E的示例中，当沟道长度L被选择为是扫描间距52的整数倍时，即使沟道位于不同相位处，构成沟道的三个区域41、42和43的面积比例也是相同的。
然而，在弯曲沟道的情况下，被布置在照射周期中的不同相位处的沟道可以具有三个区域41、42和43的不同面积比例。如上所述，具有三个区域41、42和43的不同面积比例的沟道具有不同的特性。如上所述，将驱动TFT的沟道沿脉冲激光束的扫描方向布置照射周期中的相同相位处使得沟道能够具有期望的形状以具有相同的特性图案。
在本公开的另一方面，包括在相同颜色或所有颜色的子像素的像素电路中的驱动TFT的沟道具有特定形状，以减小由沟道之间的位置差异引起的沟道特性的差异。更具体地，沟道具有特定的弯曲形状，并且另外，沟道沿脉冲激光束的扫描方向的尺寸是脉冲激光束的扫描间距的整数倍。沟道具有特定的弯曲形状，以减小位于脉冲激光束的照射周期中的不同相位处的区域的比例差异。稍后将描述特定的弯曲形状的细节。
由于上述特定的弯曲形状和尺寸，被布置在不同位置处的沟道可以具有小的沟道特性差异。这些沟道不需要被布置在脉冲激光束的照射周期中的相同相位处。
这些沟道可以被布置在脉冲激光束的照射周期中的相同相位处。因此，可以进一步减小被布置在不同位置处的沟道之间的沟道特性的差异。替代地，具有上述特定的弯曲形状但具有与脉冲激光束的扫描方向上的扫描间距的整数倍不同的尺寸的沟道可以被布置在脉冲激光束的照射周期中的相同相位处。因此，可以减小由沟道位置的波动引起的沟道特性的差异。
在下文中，将参考附图来具体地描述本公开的实施例。与附图共同的元件由相同的附图标记表示。为了清楚地理解本描述，附图中的元件可以在大小或形状方面被夸大。
实施例1
整体配置
图2示意性地示出了OLED显示设备10的配置示例。OLED显示设备10包括其上形成有OLED元件的薄膜晶体管(TFT)基板100、用于封装OLED元件的封装基板200、以及用于将TFT基板100与封装基板200进行粘合的粘合剂(玻璃熔料密封剂)300。TFT基板100和封装基板200之间的空间填充有干燥空气并用粘合剂300密封住。
在比TFT基板100的显示区域125更外的阴极形成区域114的外周中，提供了扫描驱动器131、发射驱动器132、保护电路133、驱动器IC 134和解复用器(demultiplexer)136。驱动器IC 134经由柔性印刷电路(FPC)135连接到外部设备。
扫描驱动器131驱动TFT基板100上的扫描线。发射驱动器132驱动发射控制线以控制像素的发光周期。保护电路133保护元件免受静电放电。驱动器IC 134安装有例如各向异性导电膜(ACF)。
驱动器IC 134向扫描驱动器131和发射驱动器132提供功率和定时信号(控制信号)，并且还向解复用器136提供功率和数据信号。
解复用器136将驱动器IC 134的一个引脚的输出串行地输出到d个数据线(d是大于1的整数)。解复用器136每扫描周期将用于来自驱动器IC 134的数据信号的输出数据线改变d次，以驱动与驱动器IC 134的输出引脚一样多的数据线d次。
电路配置
多个像素电路被形成在基板100上以控制要供应给子像素的阳极的电流。图3A示出了像素电路的配置示例。每个像素电路包括驱动晶体管T1、选择晶体管T2、发射晶体管T3和存储电容器C1。像素电路控制OLED元件E1的发光。晶体管是TFT。
选择晶体管T2是用于选择子像素的开关。选择晶体管T2是p沟道TFT，并且其栅极端子与扫描线106连接。源极端子与数据线105连接。漏极端子与驱动晶体管T1的栅极端子连接。
驱动晶体管T1是用于驱动OLED元件E1的晶体管(驱动TFT)。驱动晶体管T1是p沟道TFT，并且其栅极端子与选择晶体管T2的漏极端子连接。驱动晶体管T1的源极端子与电源线(Vdd)108连接。漏极端子与发射晶体管T3的源极端子连接。存储电容器C1被提供在驱动晶体管T1的栅极端子和源极端子之间。
发射晶体管T3是用于控制到OLED元件E1的驱动电流的供应/停止的开关。发射晶体管T3是p沟道TFT，并且其栅极端子与发射控制线107连接。发射晶体管T3的源极端子与驱动晶体管T1的漏极端子连接。发射晶体管T3的漏极端子与OLED元件E1连接。
接下来，描述像素电路的操作。扫描驱动器131将选择脉冲输出到扫描线106以导通晶体管T2。从驱动器IC 134通过数据线105供应的数据电压被存储到存储电容器C1。存储电容器C1在一帧的周期期间保持所存储的电压。驱动晶体管T1的导电率根据所存储的电压以模拟方式改变，使得驱动晶体管T1将对应于发光电平的正向偏置电流供应给OLED元件E1。
发射晶体管T3位于驱动电流的供应路径上。发射驱动器132将控制信号输出到发射控制线107，以控制发射晶体管T3的导通(ON)/截止(OFF)。当发射晶体管T3导通时，驱动电流被供应给OLED元件E1。当发射晶体管T3截止时，该供应被停止。可以通过控制晶体管T3的导通/截止来控制一个场的周期中的点亮周期(占空比)。
图3B示出了像素电路的另一配置示例。该像素电路包括代替图3A中的发射晶体管T3的复位晶体管T4。复位晶体管T4控制参考电压供应线110与OLED元件E1的阳极之间的电连接。根据从复位控制线109供应给复位晶体管T4的栅极的复位控制信号来执行该控制。
复位晶体管T4可以被用于各种目的。例如，复位晶体管T4可以被用于将OLED元件E1的阳极一次复位到低于黑色信号电平的足够低的电压，以防止由OLED元件E1之间的漏电流引起的串扰。
复位晶体管T4也可以被用于测量驱动晶体管T1的特性。例如，通过在所选择的偏置条件下测量从电源线(Vdd)108流到参考电压供应线(Vref)110的电流，可以准确地测量驱动晶体管T1的电压-电流特性，使得驱动晶体管T1将在饱和区域中操作，并且复位晶体管T4将在线性区域中操作。如果通过在外部电路生成数据信号来补偿各个子像素的驱动晶体管T1之间的电压-电流特性的差异，则可以获得高度均匀的显示图像。
同时，当驱动晶体管T1截止且复位晶体管T4在线性区域中操作时，通过施加来自参考电压供应线110的电压以点亮OLED元件E1，可以准确地测量OLED元件E1的电压-电流特性。在OLED元件E1由于长期使用而劣化的情况下，例如，如果通过在外部电路处生成数据信号来补偿该劣化，则显示设备可以具有长寿命。
图3A和图3B中的电路配置是示例；像素电路可以具有不同的电路配置。尽管图3A和图3B中的像素电路包括p沟道TFT，但像素电路可以采用n沟道TFT。提供上述像素电路以补偿驱动晶体管之间的阈值电压的变化，以防止图像质量的损害。本说明书中描述的用于消除晶体管之间的特性差异的技术手段减小了不能被像素电路充分降低的显示不均衡性。
像素结构
接下来，描述像素电路和发光元件的一般结构。图4示意性地示出了包括驱动TFT的OLED显示设备10的一部分的剖面结构。OLED显示设备10包括TFT基板100和与TFT基板100相对的封装基板200。在以下描述中，顶部和底部的定义对应于图的顶部和底部。
OLED显示设备10包括绝缘基板151和与绝缘基板151相对的封装结构单元。封装结构单元的示例是柔性或非柔性封装基板200。封装结构单元可以是薄膜封装(TFE)结构。
OLED显示设备10包括下电极(例如，阳极162)、上电极(例如，阴极166)以及被布置在绝缘基板151和封装结构单元之间的有机发光膜165。
有机发光膜165被提供在阴极166和阳极162之间。多个阳极162被布置在相同平面上(例如，在平坦化膜161上)，并且有机发光膜165被布置在阳极162上。在图4的示例中，一个子像素的阴极166是未分离的导体膜的一部分。
OLED显示设备10还包括朝向封装结构单元竖立的多个柱间隔部(post spacer，PS)164和多个像素电路，每个像素电路包括多个开关。多个像素电路中的每一个被形成在绝缘基板151和阳极162之间，并控制被供应给阳极162的电流。
图4示出了顶发射像素结构的示例，其包括顶发射型OLED元件。顶发射像素结构以这样的方式配置：在发光侧(图的上侧)提供多个像素共用的阴极166。阴极166具有完全覆盖整个显示区域125的形状。顶发射像素结构的特征在于，阳极162具有光反射性并且阴极166具有光透射性。因此，获得了将来自有机发光膜165的光朝向封装结构单元传输的配置。与被配置为从绝缘基板151提取光的底发射像素结构相比，顶发射型在像素区域内不需要光透射区域来提取光。针对这个原因，顶发射型在布局像素电路时具有高度的灵活性。例如，发光单元可以被提供在像素电路或线上方。
顶发射像素结构容易地允许驱动TFT(其沟道)被布置在适合于用脉冲激光束照射以进行硅激光退火的期望位置处。底发射像素结构具有透明阳极和反射阴极，以通过绝缘基板151将光传输到外部。本公开的TFT布局也适用于底发射像素结构。
全色OLED显示设备的子像素通常显示红色、绿色和蓝色中的一个颜色。红色子像素、绿色子像素和蓝色子像素构成一个主像素。包括多个薄膜晶体管的像素电路控制与其相关联的OLED元件的发光。OLED元件由下电极的阳极、有机发光膜和上电极的阴极组成。
绝缘基板151例如由玻璃或树脂制成，并且是柔性的或非柔性的。多晶硅层被提供在绝缘基板151上方，而第一绝缘膜152介于它们之间。多晶硅层在稍后要形成栅极157的位置处包括沟道155。每个沟道155确定TFT的晶体管特性。在每个沟道155的两个端部处，提供了源极区168和漏极区169。源极区168和漏极区169掺杂有高浓度杂质，以用于与其上方的布线层电连接。
可以在沟道155和源极区168之间以及沟道155和漏极区169之间提供掺杂有低浓度杂质的轻掺杂的漏极(LDD)。图4省略了LDD以避免复杂化。在多晶硅层上方，栅极157被提供有介于其间的栅极绝缘膜156。层间绝缘膜158被提供在栅极157的层上方。
在显示区域125内，源极159和漏极160被提供在层间绝缘膜158上方。源极159和漏极160由具有高熔点的金属或这种金属的合金形成。每个源极159和每个漏极160通过被提供在层间绝缘膜158和栅极绝缘膜156中的接触孔170和171与多晶硅层的源极区168和漏极区169连接。
在源电极159和漏电极160上，提供了绝缘平坦化膜161。在绝缘平坦化膜161上方，提供了阳极162。每个阳极162通过被提供在平坦化膜161中的接触孔172中的接触部而与漏极160连接。像素电路的TFT被形成在阳极162下方。
在阳极162上方，提供了绝缘像素限定层(PDL)163以分离OLED元件。OLED元件形成在像素限定层163的开口167中。绝缘间隔部164被提供在像素限定层163上以位于阳极162之间并维持OLED元件和封装基板200之间的空间。
在每个阳极162上方，提供了有机发光膜165。有机发光膜165与像素限定层163的开口167及其外周中的像素限定层163接触。阴极166被提供在有机发光膜165上。阴极166是光透射电极。阴极166透射来自有机发光膜165的全部或部分可见光。形成在像素限定层165的开口167中的阳极162、有机发光膜165和阴极166的层压膜对应于OLED元件。未示出的盖层可以被提供在阴极166上。
制造方法
描述制造OLED显示设备10的方法的示例。制造OLED显示设备10的方法首先例如通过化学气相沉积(CVD)将氮化硅沉积到绝缘基板151上面以形成第一绝缘膜152。接下来，该方法通过已知的低温多晶硅TFT制造技术形成包括沟道155的层(多晶硅层)。具体地，该方法通过CVD沉积非晶硅并通过参考图1A描述的准分子激光退火(ELA)使非晶硅结晶来形成多晶硅层。该方法处理多晶硅膜以具有岛状形状，并用高浓度的杂质掺杂源极区168和漏极区169以与源极159和漏极160连接，从而降低电阻。电阻被减小的多晶硅层也可以被用于连接显示区域125内的元件。
接下来，该方法例如通过CVD将氧化硅沉积到包括沟道155的多晶硅层上，以形成栅极绝缘膜156。此外，该方法通过溅射沉积金属并对金属进行图案化以形成包括栅极157的金属层。
除了栅极157之外，金属层还包括存储电容器电极、扫描线106和发射控制线。金属层可以是由选自Mo、W、Nb、MoW、MoNb、Al、Nd、Ti、Cu、Cu合金、Al合金、Ag和Ag组成的组中的一种材料制成的单层。替代地，金属层可以是层压层，以减小布线电阻。层压层具有包括两层或更多层的多层结构，每层由诸如Mo、Cu、Al、Ag或其合金的低电阻材料制成。
在形成金属层时，该方法将偏置区保持在源极区168和漏极区169中的栅极157。随后，该方法使用栅极157作为掩模，用额外的杂质掺杂多晶硅膜，以在源极区169和位于栅极157下方的沟道155之间以及在漏极区168和沟道155之间提供低浓度杂质层。因此，TFT具有轻掺杂的漏极(LDD)结构。接下来，该方法通过CVD沉积氧化硅以形成层间绝缘膜158。
该方法通过各向异性蚀刻在层间绝缘膜158和栅极绝缘膜156中开出接触孔。在层间绝缘膜158和栅极绝缘膜156中形成分别将源极159和漏极160连接到源极区168和漏极区169的接触孔170和171。
接下来，该方法通过溅射沉积诸如Ti/Al/Ti的导电材料并对膜进行图案化以形成金属层。金属层包括源极159、漏极160和接触孔170和171的内壁。除了这些之外，数据线105和电源线108也被形成在相同层上。
接下来，该方法沉积光敏有机材料以形成平坦化膜161。随后，该方法通过曝光和显影开出连接到TFT的源电极159和漏极160的接触孔172。该方法在具有接触孔172的平坦化膜161上形成阳极162。阳极162包括三层由ITO、IZO、ZnO、In2O3等制成的透明膜、由诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr或者包含这种金属的合金制成的反射膜以及如上所述的另一种透明膜。阳极162的三层结构仅是示例，并且阳极162可以具有两层结构。阳极162通过接触孔172而被连接到漏极160。
接下来，该方法通过旋涂来沉积光敏有机树脂，并对光敏有机树脂进行图案化，以形成像素限定层163。图案化在像素限定层163中产生开口167，以暴露在所形成的开口167的底部处的子像素的阳极162。像素限定层163中的开口167的内壁通常是锥形的。像素限定层163形成子像素的分离的发光区。该方法还通过旋涂来沉积光敏有机树脂并对光敏有机树脂进行图案化，以在像素限定层163上形成间隔部164。
接下来，该方法将有机发光材料涂覆到被提供有像素限定层163的绝缘基板151上面，以形成有机发光膜165。通过在阳极162上沉积R、G或B颜色的有机发光材料来形成有机发光膜165。形成有机发光膜165使用了金属掩模。有机发光膜165从底部由按这种顺序的空穴注入层、空穴传输层、发光层、电子传输层和电子注入层组成。根据设计来确定有机发光膜165的层压结构。
接下来，该方法将用于阴极166的金属材料涂覆到TFT基板100上面，在TFT基板100中像素限定层163、间隔部164和有机发光膜165(在像素限定层163的开口中)被暴露。沉积在一个子像素的有机发光膜165上的金属材料用作像素限定层163的开口区域内的子像素的阴极166。
阴极166的层例如是通过诸如Al或Mg的金属或其合金的气相沉积而形成的。如果阴极166的电阻高到使发射的光的亮度均匀性受损，则附加的辅助电极层可以是使用用于透明电极的材料(诸如ITO、IZO、ZnO或In2O3)形成的。
驱动晶体管的布局
在下文中，描述了显示区域内的多个像素电路中的驱动晶体管T1的布局的示例。特别地，详细描述了驱动TFT的沟道的位置与用于制备多晶硅的ELA脉冲激光束的照射点(线)之间的关系。为了简化说明，描述了采用具有图5所示的像素电路配置的像素的示例。图5中的像素电路具有这样的配置：其中发射晶体管T3和发射控制线107从图3A中所示的像素电路中被省略。以下描述适用于如图3A和3B所示那些的其他像素电路配置。
图6是具有图5所示电路配置的像素电路的元件布局的示例的平面图。像素电路包括驱动晶体管T1、选择晶体管T2和用于驱动晶体管T1的存储电容器C1。TFT的有源层由多晶硅膜制成。多晶硅膜与栅极157的重叠区是沟道155。
沟道155的末端连续到掺杂有高浓度杂质的源极区168和漏极区169(在一些情况下，通过掺杂有低浓度杂质的LDD区)，用于与源极159和漏极160分别电连接。扫描线106和存储电容器C1的下电极被形成在相同的金属层(下金属层)上作为栅极157。数据线105、电源线108和存储电容器C1的上电极被形成在相同的金属层(上金属层)上作为源极159和漏极160。
驱动晶体管T1的源极159通过接触孔170互连电源线108和多晶硅层的源极区168。漏极160通过接触孔171互连阳极162(图5中未示出)和多晶硅层的漏极区169。
当从顶部看时，沟道155是由栅极157覆盖的驱动晶体管T1的多晶硅膜的一部分。在图6的示例中，沟道155是直的并且平行于数据线105或电源线108延伸的方向(图6中的垂直方向)而进行延伸。
在图6的示例中，驱动晶体管T1的沟道155具有40μm的沟道长度和4μm的沟道宽度。在数据线105或电源线108延伸的方向(图6中的垂直方向)上的像素间距PPIX是103.5μm。如稍后将描述的，具有脉冲激光束的ELA系统的扫描方向与该像素间距平行。图6中提供的像素元件的布局和数值仅仅是示例；本公开的特征适用于具有不同配置和/或大小的像素。
在下面的描述中，所有子像素的驱动晶体管T1的沟道155被设计成具有相同的形状(包括大小)和取向，并因此具有相同的沟道长度和沟道宽度。在另一示例中，驱动晶体管T1的沟道155可以根据子像素的颜色而具有不同的形状。由于制造中的不规则性，沟道155的形状、取向、长度和宽度在各个子像素之间可能略有不同。
图7示意性地示出了沿脉冲激光束50的扫描方向51布置的像素140、像素中的驱动晶体管T1的沟道155以及脉冲激光束50的连续照射点(线)56之间的位置关系。像素140的矩形1、2、...n示意性地表示由以像素间距PPIX布置的各个像素140所占据的区域。例如，通过连接彼此相邻的发光区之间的中间处的边界来限定每个矩形。注意，除非另有说明，否则图7至图17及其描述将子像素简称为像素。
照射线56是用脉冲激光束的发射照射的区域中的沿短轴方向的特定位置(例如沿扫描方向的前端部)。照射线56可以是可限定脉冲激光束50的扫描间距PELA的任何位置。
当沿脉冲激光束的扫描方向51看时，包括在各个像素140的像素电路中的驱动晶体管T1的沟道155被布置在脉冲激光束的照射周期(位置周期)中的相同相位处。在图7的示例中，每个沟道155的上端部与照射线56一致。两个连续像素的沟道之间的距离是扫描间距PELA的整数倍。
将位于沿扫描方向51的不同位置处的沟道155布置在照射周期中的相同相位处致使沟道155的多晶硅具有相同的特性变化图案，从而使驱动晶体管T1能够具有相同的特性。
如上所述，将每个沟道155布置在参考脉冲激光束的照射线的相同位置处，换句话说，将每个沟道155布置在脉冲激光束的扫描间距的等同位置处。因此，可以有效地减小由于用于制备多晶硅膜的激光退火而可能发生的显示不均衡性。
扫描间距通常小于像素间距。在不同像素电路的驱动TFT被布置在与由对应像素占据的区域相同的相对位置的情况下，沿扫描方向彼此相邻的像素的驱动TFT位于相对于扫描间距相差通过将像素间距除以扫描间距所获得的残余的不同位置处。沟道155的位置被确定为与周期性照射线56一致，并且需要在整个显示区域中满足这个条件。如果由一些像素组成的像素单元被限定并被配置为在该像素单元内满足前述条件，则该布局可以被容易地扩展到整个显示区域。
在图7中，连续的n个像素140沿脉冲激光束50的扫描方向51被布置成一行，其中n是自然数。n个像素140构成一个像素单元；像素单元沿扫描方向51的尺寸是PUNIT。满足关系PUNIT＝n×PPIX＝N×PELA，其中N是自然数并且表示PUNIT中脉冲激光束的发射的数量(下文中，称为ELA周期的数量)。在图7的示例中，扫描间距PELA小于像素间距PPIX并且N大于n。
将多个像素单元以矩阵布置为显示区域125。因此，在像素单元中驱动晶体管T1的沟道的位置图案沿扫描方向被重复。另外，包括在像素单元中的像素140和照射线56之间的关系沿扫描方向也被重复，这是因为PUNIT＝n×PPIX＝N×PELA的关系被满足。如从前面的描述可以理解的，通过确定像素单元中的像素电路布局，可以高效地设计整个显示区域125的像素电路布局。
扫描间距PELA在ELA系统上需要是可选择的。常见的ELA系统被配置为允许将扫描间距PELA设置为以μm为单位的整数。即使在接受具有小数点的数字的另一个ELA系统的情况下，针对扫描间距PELA选择整数或简单值(其并不无用地增加小数点后的位数)也由于硬件准确性而降低了错误操作的概率。
在设计和制造OLED显示设备10时，N、n和PELA的值被确定为针对预定的像素间距PPIX而满足N×PELA＝n×PPIX的关系。在确定了这些值之后，像素单元中的各个像素140中的驱动晶体管T1(其沟道155)的位置被确定为是照射周期中的相同相位。
在该示例中，像素间距PPIX是103.5μm。图8提供了满足N×PELA＝n×PPIX的关系的N、n和PELA的组合的示例。例如，通过用不同的n值计算n×PPIX＝PUNIT并将PUNIT的值因式分解为质数因子，可以高效地获得PELA的期望整数。
例如，当每像素单元的像素的数量n为2时，PUNIT＝n×PPIX为207。该值被质数因式分解为32×23。因此，PELA的可用值是3、9、23、69和207。如果优选的PELA为约20μm，则选择23μm作为PELA。在这种情况下，ELA周期的数量N为9。类似地，当像素的数量n为4时，最接近20μm的值为18μm；当像素的数量n为14时，最接近20μm的值为21μm。在这些情况下，ELA周期的数量N为23和69。
在下文中，描述了根据前述数值的三个布局示例。图9提供了在像素间距PPIX为103.5μm、扫描间距PELA为18μm、每像素单元的像素的数量n为4、以及ELA周期的数量N为23的条件下的布局。图10提供了用于指定该布局的数值。
像素单元由四个像素140A至140D组成。像素140A和140B的驱动晶体管T1的沟道155之间的距离(TFT-到-TFT距离)是扫描间距PELA的六倍(6×PELA)。像素140B和140C的驱动晶体管T1的沟道155之间的距离是扫描间距PELA的六倍。像素140C和140D的驱动晶体管T1的沟道155之间的距离是扫描间距PELA的六倍。像素140D和下一个像素单元中的像素140A的驱动晶体管T1的沟道155之间的距离是扫描间距PELA的五倍(5×PELA)。
图10中的累计距离指示从像素140A到入口像素(pixel of the entry)的像素间距PPIX的总和。图10中的相对位置指示在用于入口像素的像素电路中沟道155(驱动晶体管T1)的相对位置。如图11所示，像素140A中的沟道155的像素电路中的位置被定义为参考位置。图10中的ELA周期的数量和TFT-到-TFT距离是沿扫描方向从入口像素到下一个像素的值。注意，图11没有描绘由并排布置的像素组成的实际像素阵列，而描绘了在图9所示的像素阵列中一个在另一个上方布置的各个像素被并排布置的状态。
像素140B中的沟道155的相对位置沿扫描方向51与参考位置相差4.5μm。像素140C和140D中的沟道155的相对位置沿扫描方向51分别与参考位置相差9.0μm和13.5μm。
图12提供了在像素间距PPIX为103.5μm、扫描间距PELA为23μm、每像素单元的像素的数量n为2、以及ELA周期的数量N为9的条件下的布局。图13提供了用于指定该布局的数值。
像素单元由两个像素240A和240B组成。像素240A和240B的驱动晶体管T1的沟道155之间的距离(TFT-到-TFT距离)是扫描间距PELA的五倍。像素240B和下一个像素单元中的像素240A的驱动晶体管T1的沟道155之间的距离是扫描间距PELA的四倍。彼此相邻的像素的沟道之间的距离是扫描间距PELA的整数倍，并且沟道-到-沟道距离中的最大差异是一个扫描间距PELA。
图13中的累计距离指示从像素240A到入口像素的像素间距PPIX的总和。图13中的相对位置指示在用于入口像素的像素电路中沟道155(驱动晶体管T1)的相对位置。如图14所示，像素240A中的沟道155的像素电路中的位置被定义为参考位置。图13中的ELA周期的数量和TFT-到-TFT距离是沿扫描方向从入口像素到下一个像素的值。像素240B中的沟道155的相对位置沿扫描方向51与参考位置相差11.5μm。注意，图14没有描绘由并排布置的像素组成的实际像素阵列，而描绘了在图12所示的像素阵列中一个在另一个上方布置的各个像素被并排布置的状态。
图15提供了在像素间距PPIX为103.5μm、扫描间距PELA为21μm、每像素单元的像素的数量n为14、以及ELA周期的数量N为69的条件下的布局。图16提供了用于指定该布局的数值。
像素单元由十四个像素340A至340N组成。彼此相邻的像素的驱动晶体管T1的沟道155之间的距离(TFT-到-TFT距离)是仅在像素340N和下一个像素单元的像素340A之间的扫描间距PELA的四倍，并且是其他像素之间的扫描间距PELA的五倍。
图16中的累计距离指示从像素340A到入口像素的像素间距PPIX的总和。图16中的相对位置指示在用于入口像素的像素电路中沟道155(驱动晶体管T1)的相对位置。如图17所示，像素340A中的沟道155的像素电路中的位置被定义为参考位置。在图16中提供了像素340B至340N中的沟道155的相对位置。
图17示出了在选自像素340A至340N的像素340A和340N中沟道155的相对位置。图16中的ELA周期的数量和TFT-到-TFT距离是沿扫描方向从入口像素到下一个像素的值。
将驱动晶体管T1如上所述地定位在像素电路内致使不同像素电路中的沟道155位于相对于照射线的相同相位处。彼此相邻的像素之间的每个沟道-到-沟道距离是扫描间距PELA的整数倍，并且在前面的描述中，沟道-到沟道距离中的最大差异是一个扫描间距PELA。沟道-到-沟道距离的这种小的差异利于设计像素电路结构。应当注意的是，只要相邻像素之间的每个沟道-到-沟道距离是扫描间距PELA的整数倍，就可以获得本发明的功能和效果。即使当沟道-到-沟道距离中的最大差异大于一个扫描间距PELA时，如果设计的像素电路结构是可用的，则也可以获得相同的效果。前面的描述是基于图10、13和16，其中以相对位置取0值或正值的这种方式列出像素。如果在相同像素布置中要作为参考的像素改变，则一个或多个相对位置将取负值。然而，注意的是该像素布置未改变。
当沟道位于ELA照射周期中的相同相位处时，沟道可以独立于沟道的形状而具有相同的特性。然而，在实际制造中，沟道可能与所设计的位置稍微错位。只要沟道是直的并且它们沿扫描方向的尺寸是扫描间距的整数倍，即使沟道与所设计的位置稍微错位，也可以使沟道之间的特性差异小。
在上述示例中，当从顶部看时，每个像素电路被布置在要由该像素电路驱动的子像素的区域内。然而，当从顶部看时，像素电路所占据的区域不需要被包括在相关联的子像素的发光区的区域中。特别是，顶发射型显示设备在像素电路的布局以及子像素的发光区方面具有高灵活性；像素的像素电路的区域可以部分地或全部地与相邻子像素的发光区的区域重叠。包括子像素的发光区的区域可以包括另一子像素的像素电路。不同颜色的子像素可以具有包括不同元件布局的像素电路。相同颜色的子像素可以具有包括不同元件布局的像素电路。例如，显示设备可以具有被构造为关于虚轴对称的像素电路。
显示区域125中的所有像素的驱动TFT的沟道不需要位于ELA照射周期中的相同相位处。例如，不同颜色的像素的驱动TFT的沟道可以位于ELA照射周期中的不同相位处，只要相同颜色像素的驱动TFT的沟道位于ELA照射周期中的相同相位处。
驱动TFT的沟道的上述布局适用于除OLED显示器件之外类型的显示设备中的驱动TFT或晶体管以外的晶体管。另外，该布局适用于包括以矩阵排列的TFT的设备中的晶体管。此外，该布局适用于除了要利用脉冲激光束进行退火的多晶硅晶体管之外种类的晶体管。这种晶体管包括利用脉冲激光束进行退火的氧化物半导体晶体管。
实施例2
弯曲沟道
在下文中，描述了具有弯曲沟道的驱动TFT。在下面主要描述与实施例1的不同之处。除了关于沟道的形状和位置的描述之外，实施例1中提供的描述可适用于实施例2。
更高分辨率的显示设备的趋势促进了弯曲沟道的使用，以便将具有长沟道长度L的驱动TFT布置在小的区域内。图18示意性地示出了弯曲沟道551与脉冲激光束的照射线56的位置关系的示例。为了便于参考，围绕沟道的虚线矩形由附图标记551表示。这种参考沟道的方式在随后的附图中使用。
弯曲沟道551以这样的方式形成：沿扫描方向51延伸的第一部段和沿垂直于扫描方向51的方向延伸的第二部段被交替地连接。沟道551具有沟道长度L和沟道宽度W。
如稍后将描述的，在沟道弯曲并且位于照射周期中的不同相位处的情况下，即使沿扫描方向51的沟道尺寸LB是扫描间距PELA的整数倍，具有不同特性的沟道区的比例在沟道之间也可以是不同的。针对这个原因，各个驱动TFT可以显示出不同的特性。
在下文中，描述了弯曲沟道的形状的一些示例。图19示出了弯曲沟道551A和在沿扫描方向51的每个位置处由沟道551A占据的区域的分布559A。沟道551A具有沟道长度L、沟道宽度W和沿扫描方向51的沟道尺寸LB1。
分布559A提供了在沿扫描方向51的每个位置处垂直于沟道551A的扫描方向51的方向上的长度的总和(由沟道551A占据的面积)。换句话说，在沿扫描方向51的不同位置处定义垂直于扫描方向51延伸的虚拟线，分布559A提供了每个虚拟线与沟道551A的重叠段的长度的总和。
如从分布559A的形状所指出的，图19中的沟道551A在沿扫描方向51的位置之间具有大的总长度(或面积)差异。图19中的分布559A在包括照射点(线)56的位置处具有两个峰560。位于ELA照射周期的不同相位处的另一个沟道在不同位置处具有这些峰560。也就是说，具有不同特性的区域的比例在不同子像素的沟道之间是显著不同的。如上所述，当不同沟道位于ELA照射周期中的相同相位处时，不同沟道显示出相同的沟道特性。然而，当这些沟道位于不同相位处时，它们的沟道特性可能是显著不同的。
图20示出了另一个弯曲沟道551B和在沿扫描方向51的每个位置处由沟道551B占据的区域的分布559B。沟道551B具有沟道长度L、沟道宽度W和沿扫描方向51的沟道尺寸LB2。
如分布559B所示，沟道551B在沿扫描方向51的每个位置处具有统一的总长度(或面积)。换句话说，沿扫描方向51的每个位置处的总长度是相同的值。因此，如果沟道尺寸LB是扫描间距PELA的整数倍，则TFT中具有不同特性的沟道区的比例差异变小或基本消除。关于图20的前面描述是假设具有弯曲沟道的晶体管的特性是各个相位处的沟道部分的合成特性(独立于电流的方向)而提供的。稍后将描述这种描述可行的原因。
图21是用于说明图20中的沟道551B的形状的细节的图。沟道551B具有组合了多个矩形的形状；其沿电流路径的直线部分具有统一的沟道宽度W。沟道长度L(见图20)是沿着沟道端部556和557之间的电流路径的中心线限定的。沟道551B由沿第一方向延伸的部段553A、553B和553C以及沿第二方向延伸的部段554A和554B组成。第一方向平行于扫描方向51，并且第二方向垂直于扫描方向51。
在图21中，扫描方向51从图的顶部指向底部。在随后的图21至24中，第一方向由51表示，其与扫描方向的附图标记相同。第二方向从图的右侧到左侧指向左侧或者从左侧指向右侧。在以下描述中，第二方向被定义为方向54，其从图的左侧指向右侧。
在沟道551B中，沿第一方向延伸的部段和沿第二方向延伸的部段被交替地连接。具体地，沿第一方向延伸的部段553A、沿第二方向延伸的部段554A、沿第一方向延伸的部段553B、沿第二方向延伸的部段554B和沿第一方向延伸的部段553C按该顺序进行连接。
关于沿第二方向延伸的每个部段，其至少一个端部与端部部分(其在沿第一方向延伸的部段的第一方向上)的沿着第一方向延伸的一侧连接。具体地，沿第二方向延伸的部段554A在两个端部处与沿第一方向延伸的部段553A和553B连接。
部段554A的左端部与部段553A的下端部部分(特别是在图21中的右侧或部段553A的下端部部分的沿第一方向51延伸的一侧)连接。部段554A的右端部与部段553B的下端部部分(特别是在图21中的左侧或部段553B的下端部部分的沿着第一方向51延伸的一侧)连接。
沿第二方向延伸的部段554B在两个端部处与沿第一方向延伸的部段553B和553C连接。部段554B的左端部与部段553B的上端部部分(特别是部段553B的上端部部分的右侧)连接。部段554B的右端部与部段553C的上端部部分(特别是部段553C的上端部部分的左侧)连接。
在沿第二方向延伸的部段554A和554B中的每一个中，可以限定沿第二方向54从一端部到另一端部笔直延伸的虚拟中线。沿第一方向51的位置P1对应于部段554A的虚拟线VLA的位置。部段554A的虚拟线VLA具有长度LHA。沿第一方向51的位置P2对应于沿第二方向延伸的部段554B的虚拟线VLB的位置。部段554B的虚拟线VLB具有长度LHB。
在沿第二方向延伸的部段的虚拟线的第一方向上的每个位置处，虚拟线的长度LH*与第二方向上存在的沿第一方向延伸的部段的数量和沟道宽度W的乘积之和TL是相同的值。LH*中的星号(*)是所谓的通配符，其表示空值或由一个或多个字符组成的字符串。
沿着第二方向存在的沿第一方向延伸的部段的数量和沿第二方向延伸的部段的虚拟线的第一方向上位置处的沟道宽度的乘积对应于在该位置处沿第一方向延伸的部段的沟道宽度的总和。沟道宽度是意指沟道的第二方向上的尺寸，并且等于作为TFT的电流路径的所谓的沟道的宽度(垂直于第一方向的方向上的尺寸)。优选的是，作为TFT的电流路径的所谓的沟道的宽度在沿第一方向延伸的部段和沿第二方向延伸的部段中始终是统一的。具体地，在部段554A的虚拟线VLA的位置P1处，存在沿第一方向延伸的两个部段553A和553B。虚拟线VLA的长度是LHA。因此，总长度TL是2W+LHA。
在部段554B的虚拟线VLB的位置P2处，存在沿第一方向延伸的两个部段553B和553C。虚拟线VLB的长度是LHB。因此，总长度TL是2W+LHB。长度LHA等于长度LHB。也就是说，位置P1和P2处的总长度TL是相同的值。
在沿第一方向的任何位置(其中沿第二方向延伸的虚拟线不穿过沿第二方向延伸的任何部段)处，沿被虚拟线穿过的第一方向延伸的部段的数量和沟道宽度W的乘积是相同的值。例如，在沿第一方向51的位置P3处，不存在沿第二方向延伸的部段，但存在沿第一方向延伸的部段553A、553B和553C。因此，沿第一方向延伸的部段的数量和沟道宽度W的乘积是3W。在图21的示例中，LHA、LHB和W的值是相同的。也就是说，位置P1、P2和P3处的总长度TL都是相同的3W。
限定沟道长度L的沟道端部556和557比限定第一方向上的沟道尺寸LB2的沟道551B的上端部和下端部位于更内处。更具体地，沟道端部556的沿第一方向51的位置与部段554B的下端部的位置相同。此外，沟道端部557的沿第一方向51的位置与部段554A的上端部的位置相同。部段553A和553C的沿第一方向的长度相等。部段553B的沿第一方向的长度比端部553A和553C延伸的长度长了沟道宽度W。
图22示出了沟道的形状的另一个示例。沟道551C在其沿着电流路径的直线部分中具有统一的沟道宽度W。沟道长度L是沿着沟道端部566和567之间的电流路径的中心部分限定的。电流路径的中心部分包括电流路径的中心和距中心的预定宽度。沟道551C由沿第一方向51延伸的部段563A、563B和563C以及沿第二方向54延伸的部段564A和564B组成。第一方向51平行于扫描方向51，并且第二方向垂直于扫描方向51。
参考图21描述的沟道551B的所有角都是直角。相比之下，当从顶部看时，沟道551C的一些角具有弯曲(R)。具体地，沟道551C在沿第一方向延伸的部段563A的左下侧、在沿第一方向延伸的部段563B的右下侧和左上侧、以及在沿第一方向延伸的部段563C的右上侧上具有弯曲的角。这些角是外弯曲角。沟道551C还在沿第二方向延伸的部段564A的左上侧和右上侧以及在沿第二方向延伸的部段564B的左下侧和右下侧上具有弯曲角。这些角是内弯曲角。
由于这些角，沟道551C中的总长度(或面积)在沿扫描方向51的每个位置处不是完全统一的。然而，下面描述的配置减小了整个沟道中具有不同特性的区域的比例差异，使得在沿扫描方向51的每个位置处总长度(或面积)可以被认为是基本统一的。
在沟道551C中，沿第一方向延伸的部段563A、沿第二方向延伸的部段564A、沿第一方向延伸的部段563B、沿第二方向延伸的部段564B、沿第一方向延伸的部段563C按该顺序进行连接。
沿第二方向延伸的部段564A在两个端部处与沿第一方向延伸的部段563A和563B连接。部段564A的左端部与部段563A的下端部部分(特别是右侧或部段563A的下端部部分的沿第一方向51延伸的一侧)连接。部段564A的右端部与部段563B的下端部部分(特别是左侧或部段563B的下端部部分的沿第一方向51延伸的一侧)连接。
沿第二方向延伸的部段564B在两个端部处与沿第一方向延伸的部段563B和563C连接。部段564B的左端部与部段563B的上端部部分(特别是部段563B的上端部部分的右侧)连接。部段564B的右端部与部段563C的上端部部分(特别是部段563C的上端部部分的左侧)连接。
在沿第二方向延伸的部段564A和564B中的每一个中，可以限定沿第二方向54从一端部到另一端部笔直延伸的虚拟中线。沿第一方向51的位置P1对应于部段564A的虚拟线VLA的位置。部段564A的虚拟线VLA具有长度LHA。沿第一方向51的位置P2对应于部段564B的虚拟线VLB的位置。部段564B的虚拟线VLB具有长度LHB。
在部段564A的虚拟线VLA的位置P1处，存在沿第一方向延伸的两个部段563A和563B。虚拟线VLA的长度是LHA。因此，总长度TL是2W+LHA。在部段564B的虚拟线VLB的位置P2处，存在沿第一方向延伸的两个部段563B和563C。虚拟线VLB的长度是LHB。因此，总长度TL是2W+LHB。长度LHA等于长度LHB。也就是说，位置P1和P2处的总长度TL是相同的值。
在沿第一方向51的位置P3处，不存在沿第二方向延伸的部段，但存在沿第一方向延伸的部段563A、563B和563C。因此，沿第一方向延伸的部段的数量和沟道宽度W的乘积是3W。LHA、LHB和W的值是相同的。也就是说，位置P1、P2和P3处的总长度TL都是相同的3W。在沿第一方向的其他位置(其中沿第二方向延伸的虚拟线不穿过沿第二方向延伸的任何部段)处，沿被虚拟线穿过的第一方向延伸的部段的数量和沟道宽度的乘积是3W。
限定沟道长度L的沟道端部566和567比限定第一方向上的沟道尺寸LB3的沟道551C的上端部和下端部位于更内处。更具体地，沟道端部566的沿第一方向51的位置与部段564B的直线部分的下端部的位置是相同的。部段564B的直线部分的下端部位于限定部段564B的沟道宽度W的位置处。
此外，沟道端部567的沿第一方向51的位置与部段564A的直线部分的上端部的位置是相同的。部段564A的上端部位于限定部段564A的沟道宽度W的位置处。部段563A和563C的沿第一方向的长度相等。部段563B的沿第一方向的长度比部段563A或563C的沿第一方向的长度长了沟道宽度W。
图23示出了当从顶部看时具有弯曲(R)角的沟道551C与其角全部为直角的沟道551B之间的关系。在图23中，沟道551C用实线表示，而沟道551B用虚线表示，并且它们一个叠加在另一个上方。在图23中，沟道宽度W和沟道长度L对于沟道是共用的。
如从图23可以理解的，由限定沟道551C的沟道宽度W的端部面(侧面)直线连续的虚拟端部面(侧面)获得的形状与沟道551B的形状是相同的。具体地，沿第一方向51延伸的端部面571和572向下延伸。沿第二方向54延伸的端部面573、574、577和578均向左和向右延伸。沿第一方向51延伸的端部面575和576均向上和向下延伸。沿第一方向延伸的端部面579和580向上延伸。
由如上所述形成的虚拟端部面围绕的形状与沟道551B的沟道形状是相同的。也就是说，关于该虚拟形状，在沿扫描方向(第一方向)51的每个位置处的总长度(或面积)是完全统一的。换句话说，沿扫描方向(第一方向)51划分的该虚拟形状的部分的区域是完全统一的。具有这种形状的沟道551C可以有效地减小整个沟道中具有不同特性的区域的比例差异。
图24示出了沟道形状的仍另一示例。沟道551D比上述沟道551B或551C包括更多的沿第一方向延伸的部段和更多的沿第二方向延伸的部段。在沟道551D中，所有角都是与沟道551B中的那些角相同的直角，并且在沿扫描方向(第一方向)51的每个位置处总长度(面积)是完全统一的。
沟道551D具有统一的沟道宽度W。在沟道端部586和587之间限定沟道长度L。沟道551D由沿第一方向51延伸的部段583A至583D和沿第二方向54延伸的部段584A至584E组成。第一方向51平行于扫描方向51，并且第二方向54垂直于扫描方向51。
在沟道551D中，沿第二方向延伸的部段584A、沿第一方向延伸的部段583A、沿第二方向延伸的部段584B、沿第一方向延伸的部段583B、沿第二方向延伸的部段584C、沿第一方向延伸的部段583C、沿第二方向延伸的部段584D、沿第一方向延伸的部段583D、以及沿第二方向延伸的部段584E按该顺序进行连接。
沿第二方向延伸的部段584A仅在一个端部处与沿第一方向延伸的部段连接。具体地，部段584A的右端部与部段583A的下端部部分(特别是左侧或部段583A的下端部部分的沿着第一方向51延伸的一侧)连接。
沿第二方向延伸的部段584B在两个端部处与沿第一方向延伸的部段583A和583B连接。部段584B的左端部与部段583A的上端部部分(特别是部段583A的上端部部分的右侧)连接。部段584B的右端部与部段583B的上端部部分(特别是部段583B的上端部部分的左侧)连接。
沿第二方向延伸的部段584C在两个端部处与沿第一方向延伸的部段583B和583C连接。部段584C的左端部与部段583B的下端部部分(特别是部段583B的下端部部分的右侧)连接。部段584C的右端部与部段583C的下端部部分(特别是部段583C的下端部部分的左侧)连接。
沿第二方向延伸的部段584D在两个端部处与沿第一方向延伸的部段583C和583D连接。部段584D的左端部与部段583C的上端部部分(特别是部段583C的上端部部分的右侧)连接。部段584D的右端部与部段583D的上端部部分(特别是部段583D的上端部部分的左侧)连接。
沿第二方向延伸的部段584E仅在一个端部处与沿第一方向延伸的部段连接。具体地，部段584E的左端部与部段583D的下端部部分(特别是右侧或部段583D的下端部部分的沿着第一方向51延伸的一侧)连接。
在沿第二方向延伸的部段584A至554E中的每一个中，可以限定沿第二方向54从一端部到另一端部笔直延伸的虚拟中线。沿第一方向51的位置P1对应于部段584A的虚拟线VLA的位置。部段584A的虚拟线VLA具有长度LHA。
沿第一方向51的位置P2对应于部段584B的虚拟线VLB的位置。部段584B的虚拟线VLB具有长度LHB。沿第一方向51的位置P3对应于部段584C的虚拟线VLC的位置。部段584C的虚拟线VLC具有长度LHC。沿第一方向51的位置P4对应于部段584D的虚拟线VLD的位置。部段584D的虚拟线VLD具有长度LHD。部段584E的虚拟线VLE的位置是与虚拟线VLC相同的位置P3。部段584E的虚拟线VLE具有长度LHE。
在部段584A的虚拟线VLA的位置P1处，存在沿第一方向延伸的四个部段583A至583D。虚拟线VLA的长度是LHA。因此，总长度TL是4W+LHA。在部段584B的虚拟线VLB的位置P2处，存在沿第一方向延伸的四个部段583A至583D。虚拟线VLB的长度是LHB。因此，总长度TL是4W+LHB。
在位置P3处，存在沿第二方向延伸的两个部段584C和584E以及沿第一方向延伸的三个部段583B、583C和583D。虚拟线VLC和VLE的长度分别是LHC和LHE。因此，总长度TL是3W+LHC+LHE。在部段584D的虚拟线VLD的位置P4处，存在沿第一方向延伸的两个部段583C和583D。虚拟线VLD的长度是LHD。因此，总长度TL是2W+LHD。
在图24中的沟道551D中，长度LHA、LHB、LHC和LHE等于沟道宽度W。长度LHD是沟道W的三倍。因此，所有位置P1至P4处的总长度TL是相同的5W。同时，在沿第一方向51的任何位置处沿第二方向延伸的虚拟线与沟道551D中的沿第二方向延伸的至少一个部段重叠。换句话说，当沿第二方向54看沟道551D时，在沿第一方向51的任何位置处存在沿第二方向延伸的至少一个部段。
返回图20，沿扫描方向51的沟道551B的沟道尺寸LB2是脉冲激光束50的扫描间距PELA的整数倍。当沟道551B位于沿扫描方向的照射周期的任何相位处时，该配置使沟道551B能够表现出相同的沟道特性。
如上所述，沟道551B在沿扫描方向51的每个位置处具有统一的总长度TL。因此，当沟道551B的沿扫描方向51的沟道尺寸LB2是扫描间距PELA的整数倍时，沟道551B在每个相位处具有相同的面积大小。针对这个原因，具有不同特性的区域的比例在多个沟道551B中是相同的。因此，当沟道尺寸LB2是扫描间距PELA的整数倍时，无论沟道551B的位置如何，都可以保持统一的沟道特性。
这同样适用于参考图24描述的弯曲沟道551D。如上所述，关于参考图22描述的沟道551C，当从顶部观看时，在沿扫描方向51的每个位置处的总长度(面积)由于沟道551C具有弯曲(R)角而不是完全统一的。然而，如果沟道551D的沟道尺寸LB4是扫描间距PELA的整数倍时，如上所述配置的沟道551D可以独立于沟道551D所处的位置而显示出统一的沟道特性。
在另一个配置示例中，具有上述弯曲形状的沟道551B、551C或551D被配置为具有扫描间距PELA的整数倍的沟道尺寸LB并且被布置在ELA照射周期的相同相位处。因此，沟道之间的特性变得更加统一。
在仍另一配置示例中，具有上述弯曲形状的沟道551B、551C或551D被配置为具有与扫描间距PELA的整数倍不同的沟道尺寸LB并且被布置在ELA照射周期中的相同相位处。
在实施例2中，用于相同颜色的像素的驱动TFT的沟道被提供在ELA照射周期的相同相位处。因此，具有期望弯曲形状的沟道可以独立于其位置而具有统一的沟道特性。然而，实际的沟道位置可能相对于(不同于)所设计的位置而波动。当每个沟道具有弯曲形状(其在整个沟道中具有不同特性的区域的比例方面表现出小的差异)时，即使沟道与所设计的位置稍微错位，也可以使多个沟道之间的特性差异是小的。这种弯曲沟道可以具有与扫描间距PELA的整数倍不同的沟道尺寸。
现在，现在描述关于图20描述的具有弯曲沟道的晶体管的特性为什么可以独立于电流的方向而被描述为沟道部分的各个相位相关的特性的合成特性的原因。
用密集间隔的测试晶体管进行了实验，每个测试晶体管的沟道宽度和沟道长度均为W。该W对应于图20中描述的W。测试晶体管包括两种类型的晶体管：平行型测试晶体管(下文中，称为平行型)和垂直型测试晶体管(下文中，称为垂直型)。平行型是以沟道长度的方向或电流的方向平行于扫描方向的这种方式布置的晶体管。另一方面，垂直型是以沟道长度的方向或电流的方向垂直于扫描方向的这种方式布置的晶体管。
制备了多个对(每个对由一个平行型和一个垂直型组成)，并将其布置在基板上。在每对中，平行型和垂直型被紧密地布置。在多个对中，每个平行型和每个垂直型被布置在略微不同的位置处，特别是在脉冲激光束的照射周期中的不同相位处。
以这种方式布置的测试晶体管的特性被测量，按晶体管所处的相位进行分类，并在平行型和垂直型之间进行比较。比较的结果揭示了特性是等同的，并且另外特性随相的变化也是等同的。也就是说，对于具有适合于像素电路的沟道宽度的晶体管，通过将沟道沿着沟道长度分成具有等于沟道宽度的长度的部分所获得的各个沟道部分(片段)具有相同的(或基本等同的)特性，而不管电流是平行于还是垂直于ELA扫描方向流动。
因此，如参考图20所描述的，具有弯曲沟道的晶体管的特性可以被描述为沟道部分的各个相位相关的特性的合成特性。
图21至24提供了这样的示例：在沿第一方向延伸的每个部段的第一方向与扫描方向之间的角度是0度，换句话说，第一方向平行于扫描方向。然而，第一方向和扫描方向之间的绝对值可以大于0度。图25A至25C示出了第一方向和扫描方向之间的角度是3度、10度和20度的沟道形状的示例。
在图25A中，第一方向d11与沟道591B中沿第一方向延伸的部段593A、593B和593C的扫描方向之间的角度的绝对值是3度。双点划线51a是与扫描方向51平行的线。第一方向d11在图25A中由虚线表示，并且沿着沿第一方向延伸的每个部段的长边。
在沟道591B中，沿第一方向延伸的部段和沿第二方向延伸的部段被交替地连接。具体地，沿第一方向延伸的部段593A、沿第二方向延伸的部段594A、沿第一方向延伸的部段593B、沿第二方向延伸的部段594B、以及沿第一方向延伸的部段593C按该顺序进行连接。由于用图21来描述该连接，因此这里省略关于该连接的描述。
在图25B中，第一方向d111与在沟道601B中沿第一方向延伸的部段603A、603B和603C的扫描方向之间的角度的绝对值是10度。第一方向d111在图25B中由虚线表示，并且沿着沿第一方向延伸的每个部段的长边。在沟道601B中，沿第一方向延伸的部段和沿第二方向延伸的部段被交替地连接。具体地，沿第一方向延伸的部段603A、沿第二方向延伸的部段604A、沿第一方向延伸的部段603B、沿第二方向延伸的部段604B、以及沿第一方向延伸的部段603C按该顺序进行连接。由于用图21来描述该连接，因此这里省略关于该连接的描述。
在图25C中，第一方向d1111与在沟道611B中沿第一方向延伸的部段613A、613B和613C的扫描方向之间的角度的绝对值是20度。第一方向d1111在图25C中由虚线表示，并且沿着沿第一方向延伸的每个部段的长边。在沟道611B中，沿第一方向延伸的部段和沿第二方向延伸的部段被交替地连接。具体地，沿第一方向延伸的部段613A、沿第二方向延伸的部段614A、沿第一方向延伸的部段613B、沿第二方向延伸的部段614B、以及沿第一方向延伸的部段613C按该顺序进行连接。由于用图21来描述该连接，因此这里省略关于该连接的描述。
将第一方向和扫描方向之间的角度一般化，第一方向和扫描方向之间的角度的绝对值是预定角度。优选地，预定角度是0度。只要获得在本公开的实施例中描述的效果，预定角度可以例如大于0度且不大于20度。
沟道的沿着第一方向的尺寸(大小)和沟道的沿着扫描方向的尺寸满足下列公式：
D2＝D1×cosθ，
其中D2表示沟道的沿着扫描方向的尺寸，D1表示沟道的沿着第一方向的尺寸，并且θ表示预定角度。沟道的沿着扫描方向的尺寸是脉冲激光束的扫描间距的整数倍。
在上述角度的绝对值大于0度的情况下，沿着第二方向存在的沿第一方向延伸的部段的数量和沿第二方向延伸的部段的虚拟线的第一方向上的位置处的沟道宽度的乘积是沿第一方向延伸的部段的沟道宽度的总和。沿第一方向延伸的每个部段的沟道宽度等于沟道的沿着第二方向的尺寸，但是并不总是等于作为TFT的电流路径的所谓的沟道的宽度(沿垂直于第一方向的方向的宽度)。
如上所述，已经描述了本公开的实施例；然而，本公开不限于前述实施例。本领域技术人员可以在本公开的范围内容易地修改、添加或转换前述实施例中的每个元件。一个实施例的配置的一部分可以用另一个实施例的配置代替，或者实施例的配置可以合并到另一个实施例的配置中。

Claims (13)

1.一种显示设备，包括：
基板；
在所述基板上的多个发光元件；以及
在所述基板上的多个像素电路，其被配置为一一对应地控制所述多个发光元件，
其中，所述多个像素电路中的每一个像素电路包括薄膜晶体管，
其中，所述薄膜晶体管包括沟道；
其中，所述多个像素电路被布置在沿用于对所述沟道进行退火的脉冲激光束的扫描方向的不同位置处，并且
其中，所述沟道中的至少用于相同颜色的发光元件的沟道沿所述扫描方向被布置在所述脉冲激光束的照射周期的相同相位处。
2.根据权利要求1所述的显示设备，
其中，所述沟道由多晶硅制成，并且
其中，所述沟道通过进行退火而被多晶化。
3.根据权利要求1所述的显示设备，其中，所述薄膜晶体管是驱动薄膜晶体管，其被配置为控制被供应给所述发光元件的电流以控制所述发光元件的发光。
4.根据权利要求1所述的显示设备，
其中，所述多个像素电路包括沿所述扫描方向连续布置的像素电路，
其中，所述连续布置的像素电路的沿所述扫描方向的像素电路间距的N倍等于所述脉冲激光束的扫描间距的M倍，
其中，N是大于1的自然数，并且M是大于N的自然数，
其中，所述连续布置的像素电路中的每一个像素电路包括晶体管，所述晶体管包括沟道，
其中，所述连续布置的像素电路的所述沟道沿所述扫描方向被布置在所述脉冲激光束的照射周期的相同相位处，并且
其中，在由连续的N个像素电路组成的像素电路单元中的沟道的位置图案在所述连续布置的像素电路中被重复。
5.根据权利要求4所述的显示设备，
其中，在所述像素电路单元中，彼此相邻的沟道之间的距离是所述脉冲激光束的扫描间距的整数倍，并且
其中，所述像素电路单元中的所述距离当中的最大差值等于所述扫描间距。
6.根据权利要求1所述的显示设备，
其中，所述沟道由沿平行于所述扫描方向的第一方向延伸的部段和沿垂直于所述扫描方向的第二方向延伸的部段组成，并且所述沟道是通过交替地连接沿所述第一方向延伸的部段和沿所述第二方向延伸的部段而形成的，
其中，沿所述第二方向延伸的每个部段的两个端部中的至少一个端部与沿所述第一方向延伸的部段的所述第一方向上的端部部分的沿所述第一方向的一侧连接，
其中，在沿所述第二方向延伸的每个部段中，沿所述第二方向从一个端部向另一个端部直线延伸的中线被定义为第一虚拟线，
其中，在沿所述第一虚拟线的所述第一方向的每个位置处，所述第一虚拟线的总长度与所述第二方向上存在的沿所述第一方向延伸的部段的数量和沟道宽度的乘积之和取相同值，并且
其中，在沿所述第二方向直线延伸的第二虚拟线不穿过沿所述第二方向延伸的任何部段的所述第一方向上的位置处，由所述第二虚拟线穿过的沿第一方向延伸的部段的数量和所述沟道宽度的乘积取等于所述相同值的值。
7.一种显示设备，包括：
基板；
在所述基板上的多个发光元件；以及
在所述基板上的多个像素电路，其被配置为一一对应地控制所述多个发光元件，
其中，所述多个像素电路中的每一个像素电路包括薄膜晶体管，
其中，所述薄膜晶体管包括沟道；
其中，所述沟道由沿第一方向延伸的部段和沿第二方向延伸的部段组成，所述第一方向和用于对所述沟道进行退火的脉冲激光束的扫描方向之间的角度的绝对值是预定值，所述第二方向垂直于所述扫描方向，并且沿所述第一方向延伸的部段和沿所述第二方向延伸的部段被交替地连接，
其中，沿所述第二方向延伸的每个部段的两个端部中的至少一个端部与沿所述第一方向延伸的部段的所述第一方向上的端部部分的沿所述第一方向延伸的一侧连接，
其中，在沿所述第二方向延伸的每个部段中，沿所述第二方向从一个端部向另一个端部直线延伸的中线被定义为第一虚拟线，
其中，在沿所述第一虚拟线的所述第一方向的每个位置处，所述第一虚拟线的总长度与所述第二方向上存在的沿所述第一方向延伸的部段的数量和沟道宽度的乘积之和取相同值，
其中，在沿所述第二方向直线延伸的第二虚拟线不穿过沿所述第二方向延伸的任何部段的所述第一方向上的位置处，由所述第二虚拟线穿过的沿第一方向延伸的部段的数量和所述沟道宽度的乘积取等于所述相同值的值，并且
其中，所述沟道的沿所述扫描方向的尺寸是所述脉冲激光束的扫描间距的整数倍。
8.根据权利要求7所述的显示设备，其中，所述沟道由以下组成：
沿所述第一方向延伸的第一部段；
沿所述第二方向延伸的第二部段，其与所述第一部段连接；
沿所述第一方向延伸的第三部段，其与所述第二部段连接；
沿所述第二方向延伸的第四部段，其与所述第三部段连接；以及
沿所述第一方向延伸的第五部段，其与所述第四部段连接。
9.根据权利要求7所述的显示设备，其中，在沿所述第一方向的不同位置处，沿所述第二方向直线延伸的第三虚拟线与所述沟道的重叠区段的长度的和是所述相同值。
10.根据权利要求7所述的显示设备，其中，沿所述第一方向延伸的部段中的一部分包括弯曲部，在所述一部分处，沿所述第一方向延伸的部段与沿所述第二方向延伸的部段连接。
11.根据权利要求10所述的显示设备，
其中，沿所述第二方向直线延伸的第三虚拟线位于沿所述第一方向的不同位置处，但在所述弯曲部的外部，并且
其中，所述第三虚拟线与所述沟道的重叠区段的长度的和在所述第二方向上是相同值。
12.根据权利要求7所述的显示设备，
其中，所述多个像素电路沿所述扫描方向被布置在不同位置处，并且
其中，所述沟道中的至少相同颜色的发光元件的沟道沿所述扫描方向被布置在所述脉冲激光束的照射周期的相同相位处。
13.根据权利要求7所述的显示设备，其中，所述沟道的沿着所述第一方向的尺寸和所述沟道的沿着所述扫描方向的尺寸满足下列公式：
D2＝D1×cosθ，
其中，D2表示所述沟道的沿着所述扫描方向的尺寸，D1表示所述沟道的沿着所述第一方向的尺寸，并且θ表示预定角度。
CN201910572060.3A 2018-06-28 2019-06-28 显示设备 Pending CN110660830A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-123600 2018-06-28
JP2018123598A JP7085422B2 (ja) 2018-06-28 2018-06-28 表示装置
JP2018-123598 2018-06-28
JP2018123600A JP7179508B2 (ja) 2018-06-28 2018-06-28 表示装置

Publications (1)

Publication Number Publication Date
CN110660830A true CN110660830A (zh) 2020-01-07

Family

ID=69028691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910572060.3A Pending CN110660830A (zh) 2018-06-28 2019-06-28 显示设备

Country Status (2)

Country Link
US (1) US11232949B2 (zh)
CN (1) CN110660830A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540125A (zh) * 2021-07-13 2021-10-22 上海天马有机发光显示技术有限公司 阵列基板、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007720A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 多結晶薄膜、薄膜トランジスタアレイ、画像表示装置およびそれらの製造方法
CN102403207A (zh) * 2011-10-26 2012-04-04 昆山工研院新型平板显示技术中心有限公司 一种用于薄膜晶体管的多晶硅激光退火方法
US20150069348A1 (en) * 2013-09-06 2015-03-12 Samsung Display Co., Ltd. Organic light-emitting display apparatus and photomask for manufacturing the same
CN105759527A (zh) * 2016-04-26 2016-07-13 上海天马有机发光显示技术有限公司 阵列基板、阵列基板的制造方法及显示面板
CN107104112A (zh) * 2017-06-20 2017-08-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
US6909240B2 (en) * 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4338997B2 (ja) * 2003-03-17 2009-10-07 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6738037B2 (ja) * 2015-11-11 2020-08-12 天馬微電子有限公司 表示装置及び有機発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007720A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 多結晶薄膜、薄膜トランジスタアレイ、画像表示装置およびそれらの製造方法
CN102403207A (zh) * 2011-10-26 2012-04-04 昆山工研院新型平板显示技术中心有限公司 一种用于薄膜晶体管的多晶硅激光退火方法
US20150069348A1 (en) * 2013-09-06 2015-03-12 Samsung Display Co., Ltd. Organic light-emitting display apparatus and photomask for manufacturing the same
CN105759527A (zh) * 2016-04-26 2016-07-13 上海天马有机发光显示技术有限公司 阵列基板、阵列基板的制造方法及显示面板
CN107104112A (zh) * 2017-06-20 2017-08-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540125A (zh) * 2021-07-13 2021-10-22 上海天马有机发光显示技术有限公司 阵列基板、显示面板和显示装置
US11848336B2 (en) 2021-07-13 2023-12-19 Wuhan Tianma Micro-Electronics Co., Ltd. Array substrate, display panel, and display apparatus
CN113540125B (zh) * 2021-07-13 2024-01-05 武汉天马微电子有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US11232949B2 (en) 2022-01-25
US20200006453A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
US10312295B2 (en) Display device, electro-optical device, electric equipment, metal mask, and pixel array
CN105789253B (zh) 像素阵列、电气光学装置、电气设备及驱动像素阵列的方法
US10497757B2 (en) Display device
CN105514140B (zh) 像素阵列、电气光学装置、电气设备及像素渲染方法
US9972663B2 (en) Organic light emitting display device including driving sub-pixels each overlapping with multiple color sub-pixels
US7884370B2 (en) Organic light emitting diode display and method for manufacturing the same
CN110364552B (zh) 显示设备和制造显示设备的方法
US10665648B2 (en) Electroluminescense display device
US11081594B2 (en) Thin film transistor and display panel using the same
CN105280678A (zh) 像素阵列、金属掩膜、电气光学装置及电气设备
WO2010134303A1 (en) Method for manufacturing organic electroluminescent display apparatus
US11367377B2 (en) Display device
KR20070082149A (ko) 표시장치의 제조장치 및 제조방법
CN110660830A (zh) 显示设备
JP7179508B2 (ja) 表示装置
JP4686122B2 (ja) アクティブマトリクス型表示装置及びその製造方法
JP7085422B2 (ja) 表示装置
KR101115974B1 (ko) 트랜지스터, 표시장치, 전자기기 및 트랜지스터의 제조방법
KR100920343B1 (ko) 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200908

Address after: Kawasaki City, Kanagawa Prefecture, Japan

Applicant after: TIANMA JAPAN, Ltd.

Applicant after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Address before: Kawasaki City, Kanagawa Prefecture, Japan

Applicant before: TIANMA JAPAN, Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination