CN113540088A - 存储器结构及存储器结构的形成方法 - Google Patents

存储器结构及存储器结构的形成方法 Download PDF

Info

Publication number
CN113540088A
CN113540088A CN202010299480.1A CN202010299480A CN113540088A CN 113540088 A CN113540088 A CN 113540088A CN 202010299480 A CN202010299480 A CN 202010299480A CN 113540088 A CN113540088 A CN 113540088A
Authority
CN
China
Prior art keywords
memory structure
type
substrate
silicon
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010299480.1A
Other languages
English (en)
Other versions
CN113540088B (zh
Inventor
徐亚超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010299480.1A priority Critical patent/CN113540088B/zh
Priority to US17/435,640 priority patent/US11895822B2/en
Priority to PCT/CN2021/086459 priority patent/WO2021208833A1/zh
Publication of CN113540088A publication Critical patent/CN113540088A/zh
Application granted granted Critical
Publication of CN113540088B publication Critical patent/CN113540088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

该发明涉及一种存储器结构及存储器结构的形成方法，能够提高存储器结构的集成密度。所述存储器结构包括：多个垂直晶体管，所述垂直晶体管包括硅柱，多个所述硅柱呈m行n列排列，所述行沿第一方向延伸，所述列沿第二方向延伸；m条位线，沿第一方向延伸，且电连接同一行上所有所述垂直晶体管的漏极，所述漏极位于所述硅柱下部；n条字线，沿第二方向延伸，位于所述硅柱的中部位置，作为同一列上所有所述垂直晶体管的栅极；所述第一方向与所述第二方向呈非直角夹角。

Description

存储器结构及存储器结构的形成方法
技术领域
本发明涉及存储器领域，具体涉及一种存储器结构及存储器结构的形成方法。
背景技术
随着晶体管元件尺寸持续地缩小，现有平面式晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，非平面晶体管元件，例如多栅极晶体管元件，以及鳍式晶体管元件取代平面晶体管元件已成为目前的主流发展趋趋势。
而动态随机存储器的基本存储单元为1T1C结构，晶体管结构和制造方法的优化会带来存储器密度的提升，当前主流动态随机存储器主要采用埋栅晶体管结构，在存储密度提升方面有了一定的限制。因此，亟需一种能够进一步提升存储器存储密度的存储单元结构。
发明内容
本发明的目的在于提供一种存储器结构以及存储器结构的形成方法，能够提高存储器结构的集成密度。
为了解决上述技术问题，以下提供了一种存储器结构，包括：多个垂直晶体管，所述垂直晶体管包括硅柱，多个所述硅柱呈m行n列排列，所述行沿第一方向延伸，所述列沿第二方向延伸；m条位线，沿第一方向延伸，且电连接同一行上所有所述垂直晶体管的漏极，所述漏极位于所述硅柱下部；n条字线，沿第二方向延伸，位于所述硅柱的中部位置，作为同一列上所有所述垂直晶体管的栅极；所述第一方向与所述第二方向呈非直角夹角。
可选的，所述第一方向与所述第二方向的夹角范围为45°至75°。
可选的，所述第一方向与所述第二方向的夹角为60°。
可选的，所述垂直晶体管包括NMOS管或PMOS管中的至少一种。
可选的，所述字线为钨、氮化钛、多晶硅中的一种或组合。
可选的，所述位线通过位线接触结构与所述漏极电连接，所述位线为钨、氮化钛、多晶硅中的一种或组合；位线接触结构为钨、氮化钛、多晶硅中的一种或组合。
可选的，还包括电容，所述垂直晶体管的源极形成于所述硅柱的上部，所述电容的下极板通过导电连接结构电连接到所述源极，所述存储器结构的电容呈六方密堆积排布。
可选的，还包括衬底，所述衬底为P型掺杂，且：若所述垂直晶体管为NMOS，所述漏极为N型掺杂；若所述垂直晶体管为PMOS，所述漏极为P型掺杂，所述衬底与所述漏极通过N型掺杂隔离。
可选的，还包括衬底，所述衬底为N型掺杂，且：若所述垂直晶体管为NMOS，所述漏极为N型掺杂，所述衬底与所述漏极通过P型掺杂隔离；若所述垂直晶体管为PMOS，所述漏极为P型掺杂。
为了解决上述问题，以下还提供了一种存储器结构的形成方法，包括：形成呈m行n列排列的m×n个硅柱，用于后续形成m×n个垂直晶体管，所述行沿第一方向延伸，所述列沿第二方向延伸；形成m条位线，所述位线沿所述第一方向延伸，所述位线电连接同一行上所有垂直晶体管的漏极，所述漏极设置于所述硅柱下部；形成n条字线，所述字线沿第二方向延伸，并位于所述硅柱的中部位置，作为同一列上所有所述垂直晶体管的栅极；所述第一方向与所述第二方向呈非直角夹角。
可选的，所述第一方向与所述第二方向的夹角范围为45°至75°。
可选的，所述第一方向与所述第二方向的夹角为60°。
可选的，还包括以下步骤：在所述垂直晶体管的源极上形成电容，所述电容呈六方密堆积排布。
本发明的存储器结构以及存储器结构的形成方法的字线方向与位线方向呈一非直角夹角，有助于在后续的生产过程中形成六方密堆积电容，这能够有效增大存储器结构的集成密度，减小填充在各个垂直晶体管之间的氧化物，有效缩减动态随机存取存储器尺寸。
附图说明
图1为本发明的一种具体实施方式中的存储器结构的立体结构示意图。
图2为本发明的一种具体实施方式中的存储器结构置的俯视结构示意图。
图3为本发明的一种具体实施方式中的存储器结构的形成方法的步骤流程示意图。
图4a至图4g为本发明的一种具体实施方式中的存储器结构的形成方法的各步骤对应的存储器结构的剖面示意图。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种存储器结构以及存储器结构的形成方法作进一步详细说明，需要注意的是，附图中的大小比例关系并非实际的大小比例关系，仅作为示意。
请参阅图1、图2，其中图1为本发明的一种具体实施方式中的存储器结构的立体结构示意图，图2为本发明的一种具体实施方式中的存储器结构置的俯视结构示意图。
在图1所示的具体实施方式中，提供了一种存储器结构，包括：多个垂直晶体管100，所述垂直晶体管包括硅柱102，多个所述硅柱102呈m行n列排列，且所述行沿第一方向延伸，所述列沿第二方向延伸；m条位线202，沿第一方向延伸，且电连接同一行上的所有所述垂直晶体管的漏极106，所述漏极106位于所述硅柱102下部；n条字线208，沿第二方向延伸，位于所述硅柱102的中部，作为同一列上所有所述垂直晶体管100的栅极；所述第一方向与所述第二方向呈非直角夹角。
图1、图2所示的具体实施方式中的存储器结构的垂直晶体管100形成的阵列的行与列之间呈一非直角夹角，有助于提高存储器结构内的空间利用率。通过对所述非直角夹角进行规划，能够在后续的生产过程中形成以六方密堆积形式设置的电容206的阵列，由于六方密堆积这种排布方式空间利用率较大，因此能够有效增大存储器结构的集成密度，增大存储容量。
在一种具体实施方式中，所述存储器结构包括衬底101，所述硅柱102突出于所述衬底101上表面设置，所述垂直晶体管100的源极107形成于所述硅柱102的上部位置，所述漏极106形成于所述硅柱102下部或所述衬底101内部的至少一处。通过离子注入，形成特定的离子掺杂区域，来形成所述源极107和所述漏极106，并且，所述源极107和漏极106的深度可通过离子注入的能量和离子类型来控制。
在一种具体实施方式中，所述电容206的下极板通过导电连接结构电连接到所述源极107，所述导电连接结构与所述硅柱102、所述电容206三者可以处于同一平面投影位置。实际上，也可根据实际的排布的需求，将所述导电连接结构与所述硅柱、所述电容设置成不处于同一平面投影位置，具有一定的偏差。
本发明所称的源极和漏极仅是DRAM领域的通常叫法，实际上，也可将源极与漏极的称呼互换，并不做限制。
请参阅图2，在图2所示的具体实施方式中，所述源极107上方形成所述电容206，所述电容206呈圆柱状，在图2中以虚线圆形表示。实际上，也可根据需要设置所述电容206的形状，例如将所述电容206设置成杯状或柱状。在图2中，相邻电容206之间相互接触，但实际上相邻电容206之间有绝缘介质隔离，图2中的电容206只是用于示意。
由于所述垂直晶体管100形成的阵列的行与列之间呈一非直角夹角，可以压缩列与列之间的距离，所述电容206能以图2中的形式排列于所述源极107的上方，从而具有更大的排布密度，达到提高存储密度的目的，使得存储器的尺寸可能小于4F2，其中F为特征尺寸。
在该具体实施方式中，所述硅柱102作为所述垂直晶体管100的有源区。所述字线208形成在所述硅柱102的中部位置，作为所述垂直晶体管100的栅极。所述字线208与所述硅柱102之间形成有栅介质层，所述栅介质层包括二氧化硅、氮化硅、氮氧化硅、高k介质中的至少一种。需注意的是，所述栅介质层207并未在图1中示出。
在一种具体实施方式中，为了减小栅极和源极之间，以及栅极和漏极之间的寄生电容，尽量减小所述字线208与所述源极107和所述漏极106的重叠面积。实际上，也可能由于制作工艺中的限制，导致字线208与所述源极107或所述漏极106之间会出现较大重叠面积。
在一种具体实施方式中，所述字线208为钨、氮化钛、多晶硅中的一种或组合，通过化学气相沉积、物理气相沉积或原子层沉积中的至少一种方法形成于所述衬底101内。在该具体实施方式中，所述字线208作为栅极，指的是字线与栅极具有相同的电位，是采用同种材料，在同一个工序中形成的。在一种其他的具体实施方式中，也可以分别形成所述栅极与字线，例如先形成所述栅极，再形成所述字线208，且所述字线208与所述垂直晶体管100的栅极电连接，且可以用不同的材料来分别形成所述字线208和所述栅极。
在该具体实施方式中，所述位线202形成于所述字线208的下方，与所述垂直晶体管100的漏极106，即所述硅柱102的下部电连接。在一种具体实施方式中，所述位线202通过位线接触结构203与漏极106电连接，所述位线202为钨、氮化钛、多晶硅中的一种或组合；位线接触结构203为钨、氮化钛、多晶硅中的一种或组合。
在其他的具体实施方式种，也可以利用所述衬底101形成所述位线202。例如，当所述垂直晶体管100为NMOS管，且所述垂直晶体管100的漏极106为N型掺杂时，可在所述漏极106下方的衬底表面形成N型掺杂的线状区域，所述线状区域用于电连接位于同一列上的所有所述垂直晶体管100的漏极106。在所述衬底101的掺杂类型为N型掺杂时，需要将所述线状区域与所述衬底101进行电学隔离，且可通过注入形成的氧化硅或者P型掺杂区实现电学隔离。
在一种具体实施方式中，所述第一方向与所述第二方向的夹角范围为45°至75°。在这个夹角范围内，可以保证电容206占用的面积较小。实际上，在一种优选的具体实施方式中，所述第一方向与所述第二方向的夹角为60°。在这种情况下，所述存储器结构的电容206以图2中所示的六方密堆积的方式排布，形成在所述硅柱102的上方。由于六方密堆积的空间利用率很高，因此，相同的面积内可以形成更多的存储单元，所述存储器结构的存储器单元集成密度增大。
在该具体实施方式中，相邻两硅柱102之间的距离相等，任意三个相邻的硅柱102的中心构成一等边三角形。形成在该硅柱102上方的电容206的中心也构成等边三角形，且所述存储器结构的电容206以六方密堆积的方式排布。
在一种具体实施方式中，所述垂直晶体管100包括NMOS管或PMOS管中的至少一种。
若所述垂直晶体管100为NMOS管，所述垂直晶体管100的源极107、漏极106内掺杂的是N型离子，形成N型离子掺杂区。所述衬底101内掺杂的是P型离子时，所述漏极106可以直接与所述衬底101接触；所述衬底101内掺杂的是N型离子时，所述漏极106需要与所述衬底101需要隔离，具体的，可以通过P型掺杂区隔离，或者通过注入形成的氧化层隔离。
若所述垂直晶体管100为PMOS管，所述源极107、漏极106内掺杂的是P型离子，形成P型离子掺杂区。所述衬底101内掺杂的是N型离子时，所述漏极106可以直接与所述衬底101接触；所述衬底101内掺杂的是P型离子时，所述漏极106需要与所述衬底101需要隔离，可以通过N型掺杂区，或者通过注入形成的氧化层隔离。
请参阅图3以及图4a至图4g，其中图3为本发明的一种具体实施方式中的存储器结构的形成方法的步骤流程示意图，图4a至图4g为本发明的一种具体实施方式中的存储器结构的形成方法的各步骤对应的存储器结构的剖面示意图。注意，图4a至图4g为沿图2中的A-A’虚线、B-B’虚线以及C-C’虚线的剖面图。
在该具体实施方式中，还提供了一种存储器结构的形成方法，包括以下步骤：S31形成呈m行n列排列的m×n个硅柱102，用于后续形成m×n个垂直晶体管100，所述行沿第一方向延伸，所述列沿第二方向延伸；S32形成m条位线202，所述位线202沿所述第一方向延伸，所述位线电连接同一行上所有垂直晶体管100的漏极106，所述漏极设置于所述硅柱102下部；S33形成n条字线208，所述字线208沿第二方向延伸，并位于所述硅柱的中部位置，作为同一列上所有所述垂直晶体管100的栅极；所述第一方向与所述第二方向呈非直角夹角。
该具体实施方式中的存储器结构的形成方法中形成的垂直晶体管100阵列，其行与列之间呈非直角夹角，有利于在后续形成电容206的过程中缩小电容206之间的间隔，提高存储器结构的空间利用率，有利于增大存储器结构的集成密度。
在一种具体实施方式中，所述第一方向与所述第二方向的夹角范围为45°至75°。在这个夹角范围内，可以保证电容206占用的面积较小。实际上，在一种优选的具体实施方式中，所述第一方向与所述第二方向的夹角为60°。在这种情况下，所述电容206可以以图2中所示的六方密堆积的方式，形成在所述硅柱102的上方。由于六方密堆积的空间利用率很高，因此，相同的面积内可以形成更多的存储单元，所述存储器结构的存储器单元集成密度增大。
在该具体实施方式中，相邻两硅柱102之间的距离相等，任意三个相邻的硅柱102的中心构成一等边三角形。形成在该硅柱102上方的电容206的中心也构成等边三角形。
在一种具体实施方式中，还包括以下步骤：在所述垂直晶体管100的源极107上方形成电容206，且所述电容206呈六方密堆积排布。这种排布方式对应至所述夹角为60°，且对应至最大的空间利用率。
在一种具体实施方式中，在形成所述垂直晶体管100时，包括以下步骤：提供一衬底101，所述衬底101表面形成有硅柱102，所述硅柱102呈m行n列排列，且所述行沿第一方向延伸，所述列沿第二方向延伸，所述衬底101表面还形成有第一沟槽109，此处可参见图4a，这里的衬底101只是为了与硅柱102区分开，实际上所述硅柱102也可以是蚀刻衬底101后所形成的硅柱；在所述第一沟槽109内形成氧化物层204，并在所述氧化物层204内形成位线接触结构203和位线202，所述位线接触结构203电连接所述漏极106，所述位线202与所述位线接触结构203电连接，此处可参见图4c，且所述氧化物层204、位线接触结构203、位线202的顶表面均与所述衬底101的上表面齐平；在所述硅柱102顶面注入P型离子或N型离子中的一种，形成源极107，此处可参见图4d；在相邻两硅柱102之间的衬底101上表面注入P型离子或N型离子中的一种，形成位于硅柱102之间的漏极106，此处可参见图4d。在该具体实施方式中，形成源极107和位于硅柱102之间的漏极106的两次离子注入可以是同时进行的，也可以是分步进行的。需要注意的是，在图4a至图4g中，没有分别画出填充氧化物层，形成所述位线接触结构203，形成所述位线202，形成源极107，和形成漏极106这些步骤对应的结构。
在一种具体实施方式中，在所述第一沟槽109内形成所述位线202以及位线接触结构203时，也可以先在所述第一沟槽109内形成一定厚度的氧化物层，再在该氧化物层的上表面形成导电层，通过图形化处理以及刻蚀操作等，可以去除多余的导电层，仅留下用于形成位线接触结构203和位线202的导电材料。在一种其他的具体实施方式中，也可以先在所述第一沟槽109内形成氧化物层，再在所述氧化物层的上表面蚀刻出对应窗口，之后在窗口内形成所述位线接触结构203和位线202。本领域内技术人员可根据需要自行选择制造方法。
需要注意的是，在形成源极107和漏极106的过程中，进行的离子掺杂是重掺杂，但为了性能的提高，可以设置所述源极107的整个区域用重掺杂，所述漏极106的上部区域用轻掺杂，下部用重掺杂，或者所述漏极106自上至下掺杂浓度逐渐增高，可同时减少热载流子效应，又可以减小所述漏极106的寄生电阻，并且，位于硅柱102之间的漏极106，其离子掺杂浓度高于硅柱下方的漏极106的离子掺杂浓度。在图4a至4g所示的具体实施方式中，进行的是N型离子掺杂，形成N型离子掺杂区205，掺杂的离子是P离子或As离子中的至少一种，最终形成的晶体管是NMOS管。
在一种具体实施方式中，形成所述源极107和漏极106前，还包括以下步骤：向所述衬底101内注入N型离子或P型离子中的一种，此处可参阅图4b。需要注意的是，此处进行的掺杂类型与所述源极107、所述漏极106的掺杂类型相反。在图4a至4g所示的具体实施方式中，进行的是P型离子掺杂，掺杂的离子可以是B离子。
在一种具体实施方式中，形成所述字线208时，可以先在所述硅柱102侧壁表面形成栅介质层207，此处可参阅图4e，之后再在所述栅介质层207的表面靠近所述硅柱102的位置形成所述字线208，此处可参阅图4f。
在一种具体实施方式中，所述栅介质层207包括氧化硅、氮化硅、氮氧化硅、高K介质中的至少一种。在图4e、图4f和图4g所示的具体实施方式中，所述栅介质层207为氧化硅层。需要注意的是，图1中没有示出所述栅介质层207。在一种具体实施方式中，形成了字线208之后，各根所述硅柱102之间填充绝缘层，所述绝缘层包括氧化硅、氮化硅、氮氧化硅、高K介质中的至少一种，在图4e、图4f和图4g所示的具体实施方式中，所述绝缘层与所述栅介质层207的材料相同。
在一种具体实施方式中，所述字线208为钨、氮化钛、多晶硅中的一种或组合，通过化学气相沉积、物理气相沉积或原子层沉积中的至少一种方法形成。在形成了所述字线208之后，再在硅柱102之间填充绝缘层209。所述绝缘层209的顶面高度高于所述硅柱102顶面高度，或者与所述硅柱102顶面高度齐平，此处可参阅图4g。
在一种具体实施方式中，若所述绝缘层209的顶表面的高度高于所述硅柱102顶表面的高度，则可以通过化学机械研磨的方法，将所述绝缘介质层209的顶表面研磨至所述硅柱102顶表面齐平。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种存储器结构，其特征在于，包括：
多个垂直晶体管，所述垂直晶体管包括硅柱，多个所述硅柱呈m行n列排列，所述行沿第一方向延伸，所述列沿第二方向延伸；
m条位线，沿第一方向延伸，且电连接同一行上所有所述垂直晶体管的漏极，所述漏极位于所述硅柱下部；
n条字线，沿第二方向延伸，位于所述硅柱的中部位置，作为同一列上所有所述垂直晶体管的栅极；
所述第一方向与所述第二方向呈非直角夹角。
2.根据权利要求1所述的存储器结构，其特征在于，所述第一方向与所述第二方向的夹角范围为45°至75°。
3.根据权利要求1所述的存储器结构，其特征在于，所述第一方向与所述第二方向的夹角为60°。
4.根据权利要求1所述的存储器结构，其特征在于，所述垂直晶体管包括NMOS管或PMOS管中的至少一种。
5.根据权利要求1所述的存储器结构，其特征在于，所述字线为钨、氮化钛、多晶硅中的一种或组合。
6.根据权利要求1所述的存储器结构，其特征在于，所述位线通过位线接触结构与所述漏极电连接，所述位线为钨、氮化钛、多晶硅中的一种或组合；所述位线接触结构为钨、氮化钛、多晶硅中的一种或组合。
7.根据权利要求1所述的存储器结构，其特征在于，还包括电容，所述垂直晶体管的源极形成于所述硅柱的上部，所述电容的下极板通过导电连接结构电连接到所述源极，所述存储器结构的电容呈六方密堆积排布。
8.根据权利要求4所述的存储器结构，其特征在于，还包括衬底，所述衬底为P型掺杂，且：
若所述垂直晶体管为NMOS，所述漏极为N型掺杂；
若所述垂直晶体管为PMOS，所述漏极为P型掺杂，所述衬底与所述漏极通过N型掺杂隔离。
9.根据权利要求4所述的存储器结构，其特征在于，还包括衬底，所述衬底为N型掺杂，且：
若所述垂直晶体管为NMOS，所述漏极为N型掺杂，所述衬底与所述漏极通过P型掺杂隔离；
若所述垂直晶体管为PMOS，所述漏极为P型掺杂。
10.一种存储器结构的形成方法，其特征在于，包括：
形成呈m行n列排列的m×n个硅柱，用于后续形成m×n个垂直晶体管，所述行沿第一方向延伸，所述列沿第二方向延伸；
形成m条位线，所述位线沿所述第一方向延伸，所述位线电连接同一行上所有所述垂直晶体管的漏极，所述漏极设置于所述硅柱下部；
形成n条字线，所述字线沿第二方向延伸，并位于所述硅柱的中部位置，作为同一列上所有所述垂直晶体管的栅极；
所述第一方向与所述第二方向呈非直角夹角。
11.根据权利要求10所述的存储器结构的形成方法，其特征在于，所述第一方向与所述第二方向的夹角范围为45°至75°。
12.根据权利要求10所述的存储器结构的形成方法，其特征在于，所述第一方向与所述第二方向的夹角为60°。
13.根据权利要求10所述的存储器结构的形成方法，其特征在于，还包括以下步骤：
在所述垂直晶体管的源极上方形成电容，所述电容呈六方密堆积排布。
CN202010299480.1A 2020-04-16 2020-04-16 存储器结构及存储器结构的形成方法 Active CN113540088B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010299480.1A CN113540088B (zh) 2020-04-16 2020-04-16 存储器结构及存储器结构的形成方法
US17/435,640 US11895822B2 (en) 2020-04-16 2021-04-12 Memory structure and forming method thereof
PCT/CN2021/086459 WO2021208833A1 (zh) 2020-04-16 2021-04-12 存储器结构及存储器结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010299480.1A CN113540088B (zh) 2020-04-16 2020-04-16 存储器结构及存储器结构的形成方法

Publications (2)

Publication Number Publication Date
CN113540088A true CN113540088A (zh) 2021-10-22
CN113540088B CN113540088B (zh) 2024-02-13

Family

ID=78083824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010299480.1A Active CN113540088B (zh) 2020-04-16 2020-04-16 存储器结构及存储器结构的形成方法

Country Status (3)

Country Link
US (1) US11895822B2 (zh)
CN (1) CN113540088B (zh)
WO (1) WO2021208833A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4213210A4 (en) * 2021-11-30 2023-08-23 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND METHOD OF MANUFACTURE THEREOF

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274453B1 (en) * 1998-09-24 2001-08-14 Siemens Aktiengesellschaft Memory cell configuration and production process therefor
US20040156255A1 (en) * 2002-12-13 2004-08-12 Renesas Technology Corp. Semiconductor memory device with memory cells arranged in high density
US20060043617A1 (en) * 2004-08-30 2006-03-02 Abbott Todd R DRAM layout with vertical FETs and method of formation
US20080035956A1 (en) * 2006-08-14 2008-02-14 Micron Technology, Inc. Memory device with non-orthogonal word and bit lines
US20110049595A1 (en) * 2009-09-02 2011-03-03 Hermes Microvision, Inc. Method for forming memory cell transistor
CN102522407A (zh) * 2011-12-23 2012-06-27 清华大学 具有垂直晶体管的存储器阵列结构及其形成方法
US20130344666A1 (en) * 2012-06-21 2013-12-26 Samsung Electronics Co., Ltd. Methods of Fabricating Semiconductor Devices Having Increased Areas of Storage Contacts
CN107706180A (zh) * 2017-10-20 2018-02-16 睿力集成电路有限公司 存储器及其制备方法、半导体器件
CN108461496A (zh) * 2018-05-09 2018-08-28 睿力集成电路有限公司 集成电路存储器及其形成方法、半导体集成电路器件
CN108493188A (zh) * 2018-05-09 2018-09-04 睿力集成电路有限公司 集成电路存储器及其形成方法、半导体集成电路器件
US20190067183A1 (en) * 2017-08-30 2019-02-28 United Microelectronics Corp. Semiconductor memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670642B2 (en) 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
KR20130042779A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR20130103908A (ko) * 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR102380820B1 (ko) * 2017-06-21 2022-03-31 삼성전자주식회사 수직형 메모리 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274453B1 (en) * 1998-09-24 2001-08-14 Siemens Aktiengesellschaft Memory cell configuration and production process therefor
US20040156255A1 (en) * 2002-12-13 2004-08-12 Renesas Technology Corp. Semiconductor memory device with memory cells arranged in high density
US20060043617A1 (en) * 2004-08-30 2006-03-02 Abbott Todd R DRAM layout with vertical FETs and method of formation
US20080035956A1 (en) * 2006-08-14 2008-02-14 Micron Technology, Inc. Memory device with non-orthogonal word and bit lines
US20110049595A1 (en) * 2009-09-02 2011-03-03 Hermes Microvision, Inc. Method for forming memory cell transistor
CN102522407A (zh) * 2011-12-23 2012-06-27 清华大学 具有垂直晶体管的存储器阵列结构及其形成方法
US20130344666A1 (en) * 2012-06-21 2013-12-26 Samsung Electronics Co., Ltd. Methods of Fabricating Semiconductor Devices Having Increased Areas of Storage Contacts
US20190067183A1 (en) * 2017-08-30 2019-02-28 United Microelectronics Corp. Semiconductor memory device
CN107706180A (zh) * 2017-10-20 2018-02-16 睿力集成电路有限公司 存储器及其制备方法、半导体器件
CN108461496A (zh) * 2018-05-09 2018-08-28 睿力集成电路有限公司 集成电路存储器及其形成方法、半导体集成电路器件
CN108493188A (zh) * 2018-05-09 2018-09-04 睿力集成电路有限公司 集成电路存储器及其形成方法、半导体集成电路器件

Also Published As

Publication number Publication date
CN113540088B (zh) 2024-02-13
US20230103424A1 (en) 2023-04-06
WO2021208833A1 (zh) 2021-10-21
US11895822B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US7767525B2 (en) Methods of forming vertical transistor structures
JP5383049B2 (ja) 垂直方向のチャンネルを有するアクセス素子、これを含む半導体装置、及びアクセス素子の形成方法
KR100613526B1 (ko) 종형 트랜지스터 셀 및 트랜지스터 제어 메모리 셀의 제작방법 및 그 구조
US5064777A (en) Fabrication method for a double trench memory cell device
US5885864A (en) Method for forming compact memory cell using vertical devices
US10020308B2 (en) Thyristor memory cell with assist device
US5034787A (en) Structure and fabrication method for a double trench memory cell device
US6707095B1 (en) Structure and method for improved vertical MOSFET DRAM cell-to-cell isolation
CN114446965A (zh) 具有垂直沟道晶体管的存储器及其制造方法
EP1717852A2 (en) Manufacturing method for a trench capacitor for use in a semiconductor memory cell
US6822281B2 (en) Trench cell for a DRAM cell array
CN113540088B (zh) 存储器结构及存储器结构的形成方法
US10177163B1 (en) SOI-based floating gate memory cell
US20240172418A1 (en) Semiconductor structure and forming method therefor
WO2022095454A1 (zh) 存储器及其制备方法
KR19990006541A (ko) 동적 이득 메모리 셀을 갖는 dram 셀 장치 및 그의 제조 방법
WO2022048217A1 (zh) 半导体结构及其制作方法、控制方法
CN115295549A (zh) 半导体结构及其形成方法
KR100343002B1 (ko) 버티컬 트랜지스터와 딥 트렌치 커패시터를 가지는 메모리셀
KR20180098199A (ko) 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US8349719B2 (en) Semiconductor device and method for fabricating the same
CN117135919A (zh) 用于在半导体结构中埋入导体线的方法和半导体结构
CN118591176A (zh) 一种半导体结构及其形成方法
CN115915754A (zh) 半导体器件及其制备方法
JP2013232447A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant