CN113539951A - 硅基扇出型封装布线方法 - Google Patents

硅基扇出型封装布线方法 Download PDF

Info

Publication number
CN113539951A
CN113539951A CN202110645112.2A CN202110645112A CN113539951A CN 113539951 A CN113539951 A CN 113539951A CN 202110645112 A CN202110645112 A CN 202110645112A CN 113539951 A CN113539951 A CN 113539951A
Authority
CN
China
Prior art keywords
chip
dielectric layer
layer
wiring
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110645112.2A
Other languages
English (en)
Inventor
王玮
韩笑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202110645112.2A priority Critical patent/CN113539951A/zh
Publication of CN113539951A publication Critical patent/CN113539951A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体封装技术领域，具体公开了一种硅基扇出型封装布线方法，包括以下步骤：步骤S12：将待封装芯片埋入硅基板的凹槽内，在所述芯片的侧面与所述凹槽的侧壁之间的间隙填充间隙介质层；步骤S13：在所述硅基板上形成介质层；步骤S14：在所述介质层上形成金属层；步骤S15：以金属层为掩膜，利用双大马士革镶嵌工艺；依次重复步骤S13‑S15n次，在所述介质层内形成n层布线，其中，n≥1，每一层布线均与所述芯片上不同位置处的焊盘或与所述硅基板不同位置连接。本发明利用双大马士革工艺与金属掩模相结合，简化了布线工艺流程，降低了累积工艺误差，减少了工艺难度。

Description

硅基扇出型封装布线方法
技术领域
本发明涉及半导体封装技术领域，具体公开了一种硅基扇出型封装布线方法。
背景技术
数十年来，半导体工艺已经将芯片中晶体管线宽从数十微米逐步降低到几个纳米级别，遵从著名的摩尔定律，大约每18个月，芯片中晶体管密度就会翻一番。但与此同时，设计和制造成本不断上升，改进空间逐渐缩小，再加上许多其它困难，阻碍着半导体进一步的发展。此外，随着单个芯片中晶体管密度不断增加，芯片连接也出现了一些问题，例如I/O引脚数量以及芯片间互连的速度都出现了局限。这些限制在需要大量高带宽内存的应用中尤其成问题。为了解决这些问题并继续提高器件密度，先进封装显得尤为重要。
其中一种先进封装技术就是扇出型封装，将芯片放置并固定在挖好槽的基板上，利用材料将其密封，在这个表面上进行多层再布线，并制作焊球，最后切割、分离、封装。由此可以实现多芯片集成。硅基扇出封装是一种使用硅基板作为载体的扇出型封装方式，优点是易于实现异质集成，工艺简单，兼容性好等等，还可以与TSV技术结合实现高密度三维集成。在实现扇出型封装的过程中，布线是其中的关键环节，硅基扇出高密度布线时，多次工艺累积的误差会增大工艺难度，传统的采用无机材料(氧化硅或氮化硅)或有机材料(聚酰亚胺等)作为介质层，采用光刻胶作为掩膜进行刻蚀，仅能做到1：1的深宽比，很难做到较高深宽比，进而导致不易形成极细线条，无法提高封装密度。
发明内容
本发明的主要目的是提供一种硅基扇出型封装布线方法，旨在解决上述至少一个技术问题。
为实现上述目的，本发明提出了一种硅基扇出型封装布线方法，包括以下步骤：
步骤S12：将待封装芯片埋入硅基板的凹槽内，在所述芯片的侧面与所述凹槽的侧壁之间的间隙填充间隙介质层；
步骤S13：在所述硅基板上形成介质层；
步骤S14：在所述介质层上形成金属层；
步骤S15：以金属层为掩膜，利用双大马士革镶嵌工艺；
依次重复步骤S13-S15 n次，在所述介质层内形成n层布线，其中，n≥1，每一层布线均与所述芯片上不同位置处的焊盘或与所述硅基板不同位置连接。
另外，本发明的上述硅基扇出型封装布线方法还可以具有如下附加的技术特征。
根据本发明的一个实施例，步骤S15包括以下步骤：
在所述金属层表面刻蚀开孔，所述开孔的位置与所述芯片的焊盘位置或所述硅基板上待连接的位置对应；
以所述金属层为掩膜刻蚀所述介质层，且刻蚀深度小于所述介质层的厚度；
在所述金属层的表面刻蚀形成布线图形，所述布线图形与所述开孔连通；
以所述金属层为掩膜再次刻蚀所述介质层，直至暴露所述开孔位置对应的芯片表面，以在所述介质层内形成布线沟槽；
去除所述金属层；
在所述布线沟槽的内表面形成金属种子层，并在所述布线沟槽内填充金属，平坦化处理，形成一层布线。
根据本发明的一个实施例，将待封装芯片埋入所述硅基板的凹槽内的步骤包括：
通过有机粘合材料将芯片埋入所述凹槽内，且芯片的焊片面朝外。
根据本发明的一个实施例，所述芯片埋入后与所述硅基板上平面的高度差不超过5μm。
根据本发明的一个实施例，使用涂胶技术或真空压膜技术或表面溅射技术在所述芯片以及所述硅基板上形成介质层。
根据本发明的一个实施例，所述凹槽的数量不小于一个，所述凹槽的深度不小于10μm，每个凹槽内埋入至少一个芯片。
根据本发明的一个实施例，所述介质层的材质选自有机材料的一种或多种，或无机材料的一种或多种，所述介质层的厚度不小于1μm，所述有机材料为包括树脂类和聚酰亚胺类在内的聚合物材料，所述无机材料包括SiO2、SiC和Si3N4中的至少一种。
根据本发明的一个实施例，所述金属层的厚度不大于1μm，所述金属层的材质选自Ti或Ta。
根据本发明的一个实施例，利用刻蚀或者腐蚀的工艺去除所述金属层。
根据本发明的一个实施例，所述金属种子层及布线沟槽内填充的金属的材质选自Cu、Al、Ti、Au、Ag、Pt、Ni、Cr以及Zn的任一种。
与现有技术相比，本发明具有以下有益效果：
1、本发明利用金属层作为掩膜刻蚀介质层，避免了只用光刻胶作为掩膜时，与介质层只能为1:1的深宽比，利用金属层作为掩膜，可以使下层介质层被刻蚀时，金属层的腐蚀量很小，形成较高深宽比，从而实现了硅基扇出高密度布线；
2、本发明利用双大马士革工艺与金属掩模相结合，简化了布线工艺流程，降低了累积工艺误差，减少了工艺难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本申请一个实施例中硅基扇出型封装布线方法的流程图；
图2为本申请一个实施例中在硅基板上开槽的结构示意图；
图3为在图2的凹槽内埋入芯片以及沉积介质层后的结构示意图；
图4为在图3的介质层上沉积形成金属层后的结构示意图；
图5为在图4的金属层表面刻蚀形成开孔后的结构示意图；
图6为在图5的基础上继续刻蚀开孔后的结构示意图；
图7为在图6的基础上形成布线图形后的结构示意图；
图8为在图7的基础上形成布线沟槽后的结构示意图；
图9为在图8的基础上去除金属层后的结构示意图；
图10为在图9的基础上填充金属后的结构示意图；
图11为在图10的基础上平坦化处理后的结构示意图；
图12为在图11的基础上形成第二层布线后的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
下面参照图1-12描述本发明一些实施例的硅基扇出型封装布线方法。如图1所示，具体包括以下步骤：
步骤S11：如图2所示，在硅基板10上开槽101；
具体地，提供一硅基板10，在硅基板10的正面刻蚀形成略大于待封装芯片11尺寸的凹槽101。具体地，该凹槽101的数量可以是多个，凹槽101的深度不小于10μm，每个凹槽101内可以埋入一个或多个待封装芯片11。
步骤S12：将待封装芯片11埋入凹槽101，在芯片11的侧面与凹槽101的侧壁之间的间隙填充间隙介质层12。
具体地，使用有机粘合材料将芯片11固定在凹槽101内，且芯片11的焊片面朝外，其中，有机粘合材料可以是聚合物胶水或者聚合物粘性膜。此外，芯片11的侧面与凹槽101的侧壁之间的间隙不大于10μm，芯片11埋入后与硅基板上平面的高度差不超过5μm；
接下来进行布线；
步骤S13：如图3所示，在芯片11以及硅基体10上形成介质层13；
具体地，可以使用涂胶技术或真空压膜技术或表面溅射技术在埋好芯片的硅基表面一体形成间隙介质层12以及介质层13。具体地，间隙介质层12以及介质层13的材质可以为有机材料的一种或多种，或无机材料的一种或多种，其中，有机材料为包括树脂类和聚酰亚胺类在内的聚合物材料，无机材料包括SiO2、SiC和Si3N4，介质层13的厚度不小于1μm；
步骤S14：如图4所示，在介质层13上沉积形成金属层14；
具体地，金属层14的材质为金属材料的一种或多种，其厚度不大于1μm，所述金属层14的材料包括Ti、Ta等。
步骤S15：如图5所示，利用光刻工艺，在金属层14表面刻蚀形成开孔140；具体地，开孔140的位置与芯片11的焊盘位置或硅基体上待连接的位置对应；
步骤S16：如图6所示，以金属层14为掩膜刻蚀介质层13，以继续向下刻蚀开孔140，且刻蚀深度小于介质层13的厚度；
步骤S17：如图7所示，再次利用光刻工艺，在金属层14的表面刻蚀形成布线图形141，布线图形141与开孔140连通；
步骤S18：如图8所示，以金属层14为掩膜再次刻蚀介质层13，直至暴露开孔140位置对应的芯片11表面，以在介质层13内形成布线沟槽130。具体地，在刻蚀完成后，在开孔140对应的介质层13全部被刻蚀掉，即前后两次的刻蚀深度等于介质层13的厚度，需要说明的是，开孔140未对应的芯片11表面还保留有一层介质层13；
步骤S19：如图9所示，利用腐蚀或者刻蚀的工艺去除金属层14；
步骤S20：如图10所示，利用PVD溅射或蒸发的工艺在布线沟槽130的内表面形成金属种子层，并利用电镀工艺在布线沟槽内填充金属15。具体地，金属种子层及布线沟槽内填充金属15的材料可以选自Cu、Al、Ti、Au、Ag、Pt、Ni、Cr和Zn等；
步骤S21：如图11所示，平坦化处理，形成一层金属布线。具体地，利用抛光工艺，抛光处理，抛光截止到介质层13的表面；
步骤S22：如图12所示，重复步骤S13-S21，在硅基板10上形成与芯片11焊盘连接的第二层布线16；
本领域技术人员可以根据需要重复步骤S13-S20若干次，在硅基板10上形成与芯片11焊盘连接的第N层布线，本发明在此不做赘述。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种硅基扇出型封装布线方法，其特征在于，包括以下步骤：
步骤S12：将待封装芯片埋入硅基板的凹槽内，在所述芯片的侧面与所述凹槽的侧壁之间的间隙填充间隙介质层；
步骤S13：在所述硅基板上形成介质层；
步骤S14：在所述介质层上形成金属层；
步骤S15：以金属层为掩膜，利用双大马士革镶嵌工艺；
依次重复步骤S13-S15 n次，在所述介质层内形成n层布线，其中，n≥1，每一层布线均与所述芯片上不同位置处的焊盘或与所述硅基板不同位置连接。
2.如权利要求1所述的硅基扇出型封装布线方法，其特征在于，步骤S15包括以下步骤：
在所述金属层表面刻蚀开孔，所述开孔的位置与所述芯片的焊盘位置或所述硅基板上待连接的位置对应；
以所述金属层为掩膜刻蚀所述介质层，且刻蚀深度小于所述介质层的厚度；
在所述金属层的表面刻蚀形成布线图形，所述布线图形与所述开孔连通；
以所述金属层为掩膜再次刻蚀所述介质层，直至暴露所述开孔位置对应的芯片表面，以在所述介质层内形成布线沟槽；
去除所述金属层；
在所述布线沟槽的内表面形成金属种子层，并在所述布线沟槽内填充金属，平坦化处理，形成一层布线。
3.如权利要求1所述的硅基扇出型封装布线方法，其特征在于，将待封装芯片埋入所述硅基板的凹槽内的步骤包括：
通过有机粘合材料将所述芯片埋入所述凹槽内，且所述芯片的焊片面朝外。
4.如权利要求1所述的硅基扇出型封装布线方法，其特征在于，所述芯片埋入后与所述硅基板上平面的高度差不超过5μm。
5.如权利要求1所述的硅基扇出型封装布线方法，其特征在于，使用涂胶技术或真空压膜技术或表面溅射技术在所述芯片以及所述硅基板上形成介质层。
6.如权利要求1所述的硅基扇出型封装布线方法，其特征在于，所述凹槽的数量不小于一个，所述凹槽的深度不小于10μm，每个凹槽内埋入至少一个芯片。
7.如权利要求1所述的硅基扇出型封装布线方法，其特征在于，所述介质层的材质选自有机材料的一种或多种，或无机材料的一种或多种，所述介质层的厚度不小于1μm，所述有机材料为包括树脂类和聚酰亚胺类在内的聚合物材料，所述无机材料包括SiO2、SiC和Si3N4中的至少一种。
8.如权利要求1所述的硅基扇出型封装布线方法，其特征在于，所述金属层的厚度不大于1μm，所述金属层的材质选自Ti或Ta。
9.如权利要求1所述的硅基扇出型封装布线方法，其特征在于，利用刻蚀或者腐蚀的工艺去除所述金属层。
10.如权利要求1-9任一项所述的硅基扇出型封装布线方法，其特征在于，所述金属种子层及布线沟槽内填充的金属的材质选自Cu、Al、Ti、Au、Ag、Pt、Ni、Cr以及Zn的任一种。
CN202110645112.2A 2021-06-09 2021-06-09 硅基扇出型封装布线方法 Pending CN113539951A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110645112.2A CN113539951A (zh) 2021-06-09 2021-06-09 硅基扇出型封装布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110645112.2A CN113539951A (zh) 2021-06-09 2021-06-09 硅基扇出型封装布线方法

Publications (1)

Publication Number Publication Date
CN113539951A true CN113539951A (zh) 2021-10-22

Family

ID=78095786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110645112.2A Pending CN113539951A (zh) 2021-06-09 2021-06-09 硅基扇出型封装布线方法

Country Status (1)

Country Link
CN (1) CN113539951A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437104A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 具有部分冗余通孔的集成电路制作方法及集成电路
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
CN106098664A (zh) * 2016-06-12 2016-11-09 华天科技（昆山）电子有限公司 一种埋入式半导体芯片扇出型封装结构及其制作方法
US20190131253A1 (en) * 2017-10-27 2019-05-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20190131232A1 (en) * 2017-10-26 2019-05-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
DE102018123499A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesssteuerung für Package-Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437104A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 具有部分冗余通孔的集成电路制作方法及集成电路
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
CN106098664A (zh) * 2016-06-12 2016-11-09 华天科技（昆山）电子有限公司 一种埋入式半导体芯片扇出型封装结构及其制作方法
US20190131232A1 (en) * 2017-10-26 2019-05-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20190131253A1 (en) * 2017-10-27 2019-05-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
DE102018123499A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesssteuerung für Package-Herstellung

Similar Documents

Publication Publication Date Title
US20240170457A1 (en) Stacked integrated circuits with redistribution lines
US20220122944A1 (en) Semiconductor Device with Discrete Blocks
US9240349B2 (en) Interconnect structures for substrate
US7750441B2 (en) Conductive interconnects along the edge of a microelectronic device
TW202021073A (zh) 封裝體
EP3422398A1 (en) Silicon substrate embedded, fan-out, 3d package structure
CN111463137B (zh) 一种硅基三维扇出集成封装方法及其结构
TW201537679A (zh) 半導體封裝件與其形成方法
TWI755632B (zh) 半導體封裝
CN106257644A (zh) 晶圆级封装件的切割
US20080017956A1 (en) Interconnect structure for semiconductor package
KR20210053233A (ko) 반도체 패키지 및 제조 방법
TWI773216B (zh) 半導體元件及製造方法
CN110491853A (zh) 一种硅基三维扇出集成封装方法及结构
WO2024113750A1 (zh) 光电集成式半导体封装结构及制备方法
CN110610868A (zh) 一种3d扇出型封装方法及结构
CN112038242A (zh) 先重布线扇出型封装方法及结构
TW201633476A (zh) 在緩衝層中具有開口的積體扇出結構
US20240178167A1 (en) Chip package structure and method for preparing chip package structure
TWI761117B (zh) 電感器、半導體元件及其製造方法
CN212434614U (zh) 一种硅基三维扇出集成封装结构
CN113539951A (zh) 硅基扇出型封装布线方法
CN113629005A (zh) 扇出型封装填埋方法
CN210296300U (zh) 一种3d扇出型封装结构
CN105405821A (zh) 一种晶圆级tsv封装结构及封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination