CN113517231B - 半导体结构的制作方法及半导体结构 - Google Patents
半导体结构的制作方法及半导体结构 Download PDFInfo
- Publication number
- CN113517231B CN113517231B CN202110444445.9A CN202110444445A CN113517231B CN 113517231 B CN113517231 B CN 113517231B CN 202110444445 A CN202110444445 A CN 202110444445A CN 113517231 B CN113517231 B CN 113517231B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- substrate
- conductive layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 263
- 239000000758 substrate Substances 0.000 claims abstract description 176
- 230000002093 peripheral effect Effects 0.000 claims abstract description 104
- 229920002120 photoresistant polymer Polymers 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 208000033999 Device damage Diseases 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种半导体结构的制作方法及半导体结构，涉及半导体制造技术领域，用于解决基底内的器件损伤的技术问题，该制作方法包括：提供基底，基底包括核心区和位于核心区外且相邻的外围区，基底上形成有预设阻挡层，预设阻挡层覆盖核心区和外围区；去除外围区对应的至少部分预设阻挡层，以暴露部分基底，保留的预设阻挡层形成第一阻挡层；在第一阻挡层和基底上依次形成层叠的介质层和第一导电层；去除第一阻挡层上的部分介质层和部分第一导电层，保留第一阻挡层上靠近外围区的部分介质层和部分第一导电层。通过第一阻挡层和介质层部分重叠，减少基底暴露，降低基底被去除部分的风险，进而降低了基底内的器件暴露甚至损伤的风险。
Description
技术领域
本发明实施例涉及半导体制造技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
半导体结构一般应用在存储器、控制器等电子器件上；半导体结构应用在存储器上时，存储数据的阵列区内通常形成有电容器，阵列区外的边缘区内通常形成有金属氧化物场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，简称MOSFET)。金属氧化物场效应晶体管一般根据掺杂类型的不同，可包括P型晶体管(PMOS)和N型晶体管(NMOS)，这两种类型的晶体管中通常设置高介电常数(high-k)的介质层，以提高晶体管的击穿电压。
相关技术中，制作半导体结构时，通常先在基底上形成第一阻挡层，其中，基底包括核心区和设置在核心区外的外围区；去除外围区的第一阻挡层，保留核心区的第一阻挡层；在第一阻挡层和位于外围区的基底上依次层叠形成介质层和第一导电层；去除核心区的介质层和第一导电层，保留外围区的介质层和第一导电层。
然而，在上述制作半导体结构的过程中，去除核心区的介质层和第一导电层后，易在位于外围区的介质层与位于核心区的第一阻挡层之间出现断口，该断口的存在导致暴露出来的基底被去除，甚至导致基底内的器件损伤。
发明内容
鉴于上述问题，本发明实施例提供一种半导体结构的制作方法及半导体结构，用于降低基底内的器件损伤的风险。
为了实现上述目的，本发明实施例提供如下技术方案：
第一方面，本发明实施例提供一种半导体结构的制作方法，其包括：提供基底，所述基底包括核心区和位于所述核心区外且与所述核心区相邻的外围区，所述基底上还形成有预设阻挡层，所述预设阻挡层覆盖所述核心区和所述外围区；去除所述外围区对应的至少部分所述预设阻挡层，以暴露部分所述基底，保留的所述预设阻挡层形成第一阻挡层；在所述第一阻挡层和所述基底上依次形成层叠的介质层和第一导电层；去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层。
本发明实施例提供的半导体结构的制作方法具有如下优点：
本发明实施例提供的半导体结构的制作方法中，提供基底，基底包括核心区和位于核心区外且与核心区相邻的外围区，基底上还形成有预设阻挡层，预设阻挡层覆盖核心区和外围区；去除外围区对应的至少部分预设阻挡层，以暴露部分基底，保留的预设阻挡层形成第一阻挡层；在第一阻挡层和基底上依次形成层叠的介质层和第一导电层；去除第一阻挡层上的部分介质层和部分第一导电层，保留第一阻挡层上靠近外围区的部分介质层和部分第一导电层。通过形成第一阻挡层，并保留第一阻挡层上的部分介质层和部分第一导电层，使得基底的部分区域覆盖第一阻挡层，基底的部分区域覆盖介质层，且第一阻挡层和介质层部分重叠，从而减少基底的暴露，降低基底被去除部分的风险，进而降低了基底内的器件暴露甚至损伤的风险。
如上所述的半导体结构的制作方法，所述介质层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合，且重合区域的宽度尺寸为20nm-100nm。
如上所述的半导体结构的制作方法，去除所述外围区对应的至少部分所述预设阻挡层，以暴露部分所述基底，保留的所述预设阻挡层形成第一阻挡层的步骤包括：在所述预设阻挡层上形成第一光刻胶层，所述第一光刻胶层至少覆盖所述核心区对应的所述预设阻挡层；以所述第一光刻胶层为掩膜刻蚀所述预设阻挡层，以形成所述第一阻挡层；去除所述第一光刻胶层。
如上所述的半导体结构的制作方法，去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤包括：在所述第一导电层上形成第二光刻胶层，所述第二光刻胶层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合；以所述第二光刻胶层为掩膜刻蚀所述第一导电层和所述介质层，以暴露所述第一阻挡层；去除所述第二光刻胶层。
如上所述的半导体结构的制作方法，所述基底内还设置有源区；去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤之后，所述半导体结构的制作方法还包括：在所述第一阻挡层和所述基底上形成位线接触孔，所述位线接触孔的底部暴露所述核心区内的所述有源区；在所述位线接触孔内形成第二导电层，所述第二导电层与所述第一阻挡层齐平；在所述第一阻挡层、所述第二导电层和所述第一导电层上形成第三导电层；在所述第三导电层上形成第二阻挡层。
如上所述的半导体结构的制作方法，在所述第三导电层上形成第二阻挡层的步骤之后，所述半导体结构的制作方法还包括：对所述第二阻挡层背离所述基底的表面进行平坦化处理，平坦化处理后的所述第二阻挡层未暴露出所述第三导电层。
如上所述的半导体结构的制作方法，通过化学机械研磨对所述第二阻挡层背离所述基底的表面进行平坦化处理。
如上所述的半导体结构的制作方法，在所述第一阻挡层、所述第二导电层和所述第一导电层上形成第三导电层的步骤包括：在所述第一阻挡层、所述第二导电层和所述第一导电层上沉积氮化钛层；在所述氮化钛层上沉积钨层。
如上所述的半导体结构的制作方法，去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤之后，所述半导体结构的制作方法还包括：在所述外围区内的部分所述有源区上外延生长外延层，所述外延层含有预设金属。
如上所述的半导体结构的制作方法，所述有源区和所述外延层的材质均为硅，所述预设金属为锗。
如上所述的半导体结构的制作方法，所述核心区的周向边缘设有所述外围区，且所述核心区位于所述第一阻挡层在所述基底上的正投影的内部。
如上所述的半导体结构的制作方法，所述第一阻挡层的材质包括氮化硅，所述第一导电层的材质包括多晶硅。
第二方面，本发明实施例提供一种半导体结构，其包括：基底，所述基底包括核心区和位于所述核心区外且与所述核心区相邻的外围区，所述基底内还设置有源区；设置在所述基底上的第一阻挡层，所述第一阻挡层至少覆盖所述核心区；设置在所述基底和部分所述第一阻挡层上的介质层；设置在所述介质层上的第一导电层。
本发明实施例提供的半导体结构具有如下优点：
本发明实施例提供的半导体结构包括基底、第一阻挡层、介质层和第一导电层，其中，基底包括核心区和位于核心区外且与核心区相邻的外围区，基底内还设置有源区；第一阻挡层设置在基底上，第一阻挡层至少覆盖核心区；介质层设置在基底和部分第一阻挡层上，第一导电层设置在介质层上。通过在基底和部分第一阻挡层上设置介质层，使得基底的部分区域覆盖第一阻挡层，基底的部分区域覆盖介质层，且第一阻挡层和介质层部分重叠，从而减少基底的暴露，降低基底被去除部分的风险，进而降低了基底内的器件暴露甚至损伤的风险。
如上所述的半导体结构，所述介质层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合，且重合区域的宽度尺寸为20nm-100nm。
如上所述的半导体结构，所述半导体结构还包括：设置在所述第一阻挡层和所述第一导电层上的第三导电层，以及设置在所述第三导电层上的第二阻挡层，所述第二阻挡层背离所述基底的表面齐平。
如上所述的半导体结构，所述第一阻挡层形成有位线接触孔，所述位线接触孔延伸至所述基底，且所述位线接触孔的底部暴露所述核心区内的所述有源区；所述位线接触孔内填充有第二导电层，所述第二导电层与所述第一阻挡层齐平。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中的形成第一光刻胶层后第一截面在核心区的剖视图；
图2为相关技术中的形成第一光刻胶层后第二截面在核心区的剖视图；
图3为相关技术中的形成第一光刻胶层后第二截面在外围区剖视图；
图4为相关技术中的去除外围区对应的第一阻挡层后第一截面在核心区的剖视图；
图5为相关技术中的去除外围区对应的第一阻挡层后第二截面在核心区的剖视图；
图6为相关技术中的去除外围区对应的第一阻挡层后第二截面在外围区的剖视图；
图7为相关技术中的形成介质层和第一导电层后第一截面在核心区的剖视图；
图8为相关技术中的形成介质层和第一导电层后第二截面在核心区的剖视图；
图9为相关技术中的形成介质层和第一导电层后第二截面在外围区剖视图；
图10为相关技术中的形成第二光刻胶层后第一截面在核心区的剖视图；
图11为相关技术中的形成第二光刻胶层后第二截面在核心区的剖视图；
图12为相关技术中的形成第二光刻胶层后第二截面在外围区的剖视图；
图13为相关技术中的去除核心区对应的介质层和第一导电层后第一截面在核心区的剖视图；
图14为相关技术中的去除核心区对应的介质层和第一导电层后第二截面在核心区的剖视图；
图15为相关技术中的去除核心区对应的介质层和第一导电层后第二截面在外围区剖视图；
图16为相关技术中的核心区和外围区交接区域的示意图；
图17为本发明实施例中的半导体结构的制作方法的流程图；
图18为本发明实施例中的形成第一光刻胶层后第二截面的剖视图；
图19为本发明实施例中的基底的俯视图；
图20为本发明实施例中的形成第一光刻胶层后第一截面在核心区的剖视图；
图21为本发明实施例中的形成第一光刻胶层后第三截面在核心区的剖视图；
图22为本发明实施例中的形成第一光刻胶层后的俯视图；
图23为本发明实施例中的去除部分第一阻挡层后第二截面的剖视图；
图24为本发明实施例中的去除部分第一阻挡层后第一截面在核心区的剖视图；
图25为本发明实施例中的去除部分第一阻挡层后第三截面在核心区的剖视图；
图26为本发明实施例中的去除第一光刻胶层后第二截面的剖视图；
图27为本发明实施例中的去除第一光刻胶层后第一截面在核心区的剖视图；
图28为本发明实施例中的去除第一光刻胶层后第三截面在核心区的剖视图；
图29为本发明实施例中的形成介质层后第二截面的剖视图；
图30为本发明实施例中的形成介质层后第一截面在核心区的剖视图；
图31为本发明实施例中的形成介质层后第三截面在核心区的剖视图；
图32为本发明实施例中的形成第一导电层后第二截面的剖视图；
图33为本发明实施例中的形成第一导电层后第一截面在核心区的剖视图；
图34为本发明实施例中的形成第一导电层后第三截面在核心区的剖视图；
图35为本发明实施例中的形成第一光刻胶层后第二截面的剖视图；
图36为本发明实施例中的形成第一光刻胶层后第一截面在核心区的剖视图；
图37为本发明实施例中的形成第一光刻胶层后第三截面在核心区的剖视图；
图38为本发明实施例中的去除部分介质层和第一导电层后第二截面的剖视图；
图39为本发明实施例中的去除部分介质层和第一导电层后第一截面在核心区的剖视图；
图40为本发明实施例中的去除部分介质层和第一导电层后第三截面在核心区的剖视图；
图41为本发明实施例中的去除第二光刻胶层后第二截面的剖视图；
图42为本发明实施例中的去除第二光刻胶层后的俯视图；
图43为本发明实施例中的去除第二光刻胶层后第一截面在核心区的剖视图；
图44为本发明实施例中的去除第二光刻胶层后第三截面在核心区的剖视图；
图45为本发明实施例中的形成第三导电层和第二阻挡层后第二截面的剖视图；
图46为本发明实施例中的形成第三导电层和第二阻挡层后第一截面在核心区的剖视图；
图47为本发明实施例中的平坦化处理后第二截面的剖视图；
图48为本发明实施例中的平坦化处理后第一截面在核心区的剖视图；
图49为本发明实施例中的外延层的示意图。
附图标记说明：
100-基底； 110-有源区； 120-浅槽隔离结构；
130-字线； 140-氮化物层； 200-第一阻挡层；
210-预设阻挡层； 300-介质层； 400-第一导电层；
500-第三导电层； 600-第二阻挡层； 710-第一光刻胶层；
720-第二光刻胶层； 800-第二导电层； 900-外延层。
具体实施方式
参照图1至图16，制作半导体结构时，通常先在提供基底100，基底100包括核心区和位于核心区外且与核心区相邻的外围区，基底100上设置有第一阻挡层200；如图1至图3所示，在核心区对应的第一阻挡层200上形成第一光刻胶层710，第一光刻胶层710覆盖图1和图2所示核心区上的第一阻挡层200，图3所示外围区上的第一阻挡层200暴露；如图4至图6所示，去除外围区对应的第一阻挡层200，保留图4和图5所示核心区上的第一阻挡层200；如图7至图9所示，在核心区对应的第一阻挡层200上和外围区对应的基底100上依次沉积介质层300和第一导电层400，介质层300覆盖图7和图8所示核心区上的第一阻挡层200，且覆盖图9所示外围区上的基底100，第一导电层400覆盖介质层300；如图10至图12所示，在外围区对应的第一导电层400上形成第二光刻胶层720，图10和图11所示核心区的第一导电层400暴露；如图13至图15所示，去除核心区对应的第一导电层400和介质层300，保留被第二光刻胶层720覆盖的第一导电层400和介质层300，图13和图14所示核心区的第一阻挡层200暴露。
然而，参照图16，在上述制作半导体结构的过程中，核心区对应的第一阻挡层200和外围区对应的介质层300之间易出现断口，暴露在断口中的基底100会被去除部分，如图16所示虚线区域，基底100内的器件易暴露甚至损伤，导致半导体结构的良率较低。
需要说明的是，图1至图16中的第一截面与第二截面相垂直，第一截面垂直于字线130的延伸方向，第二截面平行于字线130的延伸方向。其中，第一截面位于相邻两个有源区110之间，第二截面过有源区110的中心。
本发明实施例提供一种半导体的制作方法，通过形成第一阻挡层，并保留第一阻挡层上的部分介质层和部分第一导电层，使得基底的部分区域覆盖第一阻挡层，基底的部分区域覆盖介质层，且第一阻挡层和介质层部分重叠，从而减少基底的暴露，降低基底被去除部分的风险，进而降低了基底内的器件暴露甚至损伤的风险。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
参照图17，本发明实施例提供一种半导体结构的制作方法，该制作方法包括以下步骤：
步骤S101、提供基底，基底包括核心区和位于核心区外且与核心区相邻的外围区，基底上还形成有预设阻挡层，预设阻挡层覆盖核心区和外围区。
参照图18至图21，基底100包括核心区和外围区，核心区和外围区可以相邻，核心区如图18至图21中所示的A区，外围区如图18至图21所示的B区。示例性的，如图19所示，核心区的周向边缘设置外围区，即外围区环绕核心区一周。
基底100内还通常设置有源区110，参照图18，部分有源区110位于核心区，部分有源区110位于外围区。位于核心区内的有源区110间隔较小，位于外围区内的有源区110间隔较大。有源区110之间设置浅槽隔离结构120，浅槽隔离结构120内通常填充氧化物，例如氧化硅，以将各有源区110之间隔开。如图18所示，有源区110上还覆盖氧化物，避免有源区110暴露。
需要说明的是，如图18所示，位于外围区的浅槽隔离结构120内还填充有氮化物层140，例如氮化硅层。示例性的，在基底100的外围区形成第一凹槽；在第一凹槽内沉积第一氧化物层，第一氧化物层围设成第二凹槽；在第二凹槽内沉积氮化物层140，氮化物层140围设成第三凹槽；在第三凹槽内沉积第二氧化物层，第二氧化物层填满第三沟槽，以形成浅槽隔离结构120。
参照图20和图21，基底100内通常还设置有埋入式字线130。图18所示的截面为平行于字线的延伸方向的截面，且过有源区110的中心，即图18所示截面为第二截面，图20和图21所示的截面为垂直于字线的延伸方向的截面，且位于字线的延伸方向上的不同位置。图20所示的第一截面与图21所示的第三截面平行，图20所示的第一截面位于相邻两个有源区110的中心，图21所示的第三截面过有源区110的中心位置处。
继续参照图18至图21，基底100上设置有预设阻挡层210，预设阻挡层210覆盖基底100的核心区和外围区。示例性的，预设阻挡层210的材质可以为氮化硅，预设阻挡层210的厚度可以为200nm-600nm。
预设阻挡层210可以通过沉积工艺形成在基底100上，例如，预设阻挡层210通过化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺、物理气相沉积(Physical VaporDeposition，简称PVD)工艺或者原子层沉积(Atomic Layer Deposition，简称ALD)等工艺形成在基底100上。
步骤S102、去除外围区对应的至少部分预设阻挡层，以暴露部分基底，保留的预设阻挡层形成第一阻挡层。
参照图18至图28，去除部分预设阻挡层210，以形成第一阻挡层200。例如，去除外围区对应的预设阻挡层210，保留核心区对应的预设阻挡层210，核心区上形成第一阻挡层200，外围区暴露。
或者，去除外围区中远离核心区的部分预设阻挡层210，暴露外围区的部分基底100，保留核心区上以及靠近核心区的部分外围区上的预设阻挡层210，即保留的预设阻挡层210部分位于外围区上，部分位于核心区上。示例性的，核心区位于第一阻挡层200在基底100上的正投影的内部，例如，核心区位于该正投影的中心区域。
在一种可能的示例中，去除外围区对应的至少部分预设阻挡层210，以暴露部分基底100，保留的预设阻挡层210形成第一阻挡层200的步骤包括：
如图18至图21所示，在预设阻挡层210上形成第一光刻胶层710，第一光刻胶层710至少覆盖核心区对应的预设阻挡层210。其中，第一光刻胶层710可以只覆盖核心区，或者，如图18至图21所示，第一光刻胶层710覆盖核心区且延伸至外围区。
如图22至图25所示，以第一光刻胶层710为掩膜刻蚀预设阻挡层210，以形成第一阻挡层200。第一光刻胶层710覆盖的预设阻挡层210保留，形成第一阻挡层200，第一光刻胶层710未覆盖的预设阻挡层210去除，暴露出基底100。第一阻挡层200至少覆盖核心区，参照图22所示的俯视图，第一光刻胶层710下方即为第一阻挡层200，第一阻挡层200覆盖核心区与位于核心区边缘的外围区。
如图26至图28所示，去除第一光刻胶层710。第一光刻胶层710可以通过灰化(Ashing)去除，去除第一光刻胶层710后，第一阻挡层200显露。
步骤S103、在第一阻挡层和基底上依次形成层叠的介质层和第一导电层4。
参照图29至图31，在第一阻挡层200和暴露的基底100上沉积介质层300，介质层300的厚度可以为50nm-200nm。介质层300可以具有较高的介电常数，以使该层绝缘性较好，提高包含该层的器件的击穿电压。如图29所示，位于第一阻挡层200上的介质层300和位于基底100上的介质层300之间形成台阶。
参照图32至图34，在介质层300上沉积第一导电层400，第一导电层400的厚度可以为300nm-600nm，如图32所示，第一导电层400中与第一阻挡层200对应的部分高于其他部分。第一导电层400的材质可以为多晶硅(polycrystalline silicon)。
步骤S104、去除第一阻挡层上的部分介质层和部分第一导电层，保留第一阻挡层上靠近外围区的部分介质层和部分第一导电层。
参照图35至图44，去除第一阻挡层200上远离外围区的部分介质层300和部分第一导电层400。参照图41，介质层300在基底100上的正投影与第一阻挡层200在基底100上的正投影部分重合，重合区域的宽度尺寸为20nm-100nm。
可以理解的是，介质层300与第一阻挡层200部分重叠，如图41虚线所示，重叠部分在基底100上的正投影即为重合区域，重合区域水平方向(X方向)的尺寸为20nm-100nm。
在一种可能的示例中，参照图42所示的俯视图，重合区域可以为环状，重合区域如图42所示的H处。如图42所示，内部的虚线所围合的区域为核心区，套设的两实线之间的区域为介质层300在基底100上的正投影，位于外侧的虚线所围合的区域为第一阻挡层200在基底100上的正投影。
重合区域的形状与核心区的形状相适配，例如重合区域的形状为方环形。方形环的各内边与相对应的外边之间的间距可以相等，该间距位于20nm-100nm之间。
当然，方形环的各内边与相对应的外边之间的间距也可以不等，即方形环中，部分内边与相对应的外边之间的间距大于另一部分内边与相对应的外边之间的间距，且各间距均位于20nm-100nm之间。
可以理解的是，介质层300和第一阻挡层200部分重叠，以避免核心区和/或外围区的基底100暴露而被去除部分，即去除介质层300和第一导电层400时，基底100上还覆盖第一阻挡层200，从而避免去除介质层300和第一导电层400时会去除部分基底100。
在一种可能的示例中，去除第一阻挡层200上的部分介质层300和部分第一导电层400，保留第一阻挡层200上靠近外围区的部分介质层300和部分第一导电层400的步骤包括：
参照图35至图37，在第一导电层400上形成第二光刻胶层720，第二光刻胶层720在基底100上的正投影与第一阻挡层200在基底100上的正投影部分重合。
如图35至图37所示，第二光刻胶层720沉积在第一导电层400上，且第二光刻胶层720与第一导电层400部分重叠，以使第二光刻胶层720在基底100上的正投影与第一阻挡层200在基底100上的正投影部分重合。第二光刻胶层720在基底100上的正投影与第一阻挡层200在基底100上的正投影重合区域的尺寸可以为20nm-100nm。
需要说明的是，第二光刻胶层720背离基底100的表面可以不齐平，如图35所示，第一阻挡层200对应的第二光刻胶层720的上表面可以高于其余区域的第二光刻胶层720的上表面。
参照图38至图40，以第二光刻胶层720为掩膜刻蚀第一导电层400和介质层300，以暴露第一阻挡层200。如图38至图40示，保留第二光刻胶层720遮挡的部分第一导电层400和介质层300，去除暴露的部分第一导电层400和介质层300，刻蚀后，第一阻挡层200显露。
参照图41至图44，去除第二光刻胶层720。如图41至图44所示，去除第二光刻胶层720后，第一导电层400显露，介质层300和第一阻挡层200部分重叠，核心区和外围区交界处附近的基底100未暴露。
本发明实施例提供的半导体结构的制作方法中，提供基底100，基底100包括核心区和位于核心区外且与核心区相邻的外围区，基底100上还形成有预设阻挡层210，预设阻挡层210覆盖核心区和外围区；去除外围区对应的至少部分预设阻挡层210，以暴露部分基底100，保留的预设阻挡层210形成第一阻挡层200；在第一阻挡层200和基底100上依次形成层叠的介质层300和第一导电层400；去除第一阻挡层200上的部分介质层300和部分第一导电层400，保留第一阻挡层200上靠近外围区的部分介质层300和部分第一导电层400。通过形成第一阻挡层200，并保留第一阻挡层200上的部分介质层300和部分第一导电层400，使得基底100的部分区域覆盖第一阻挡层200，基底100的部分区域覆盖介质层300，且第一阻挡层200和介质层300部分重叠，从而减少基底100的暴露，降低基底100被去除部分的风险，进而降低了基底100内的器件暴露甚至损伤的风险。
需要说明的是，参照图18至图46，本发明实施例中的基底100内还设置有源区110，去除第一阻挡层200上的部分介质层300和部分第一导电层400，保留第一阻挡层200上靠近外围区的部分介质层300和部分第一导电层400的步骤之后，半导体结构的制作方法还包括以下步骤：
在第一阻挡层200和基底100上形成位线接触孔，位线接触孔的底部暴露核心区内的有源区110。如图45和图46所示，刻蚀第一阻挡层200和基底100，在第一阻挡层200和基底100内形成位线接触孔，位线接触孔暴露有源区110。
在第一阻挡层200和基底100上形成位线接触孔之后，在位线接触孔内形成第二导电层800，第二导电层800与第一阻挡层200齐平。在位线接触孔内沉积第二导电层800，以使第二导电层800填充满位线接触孔，以用于后续形成位线接触。
如图45和图46所示，第二导电层800的上表面与第一阻挡层200的上表面齐平，即第二导电层800背离基底100的表面与第一阻挡层200背离基底100的表面等高，以便于在第二导电层800和第一阻挡层200上形成其他膜层。
需要说明的是，在形成第二导电层800时，第一阻挡层200上还具有氧化层(未图示)，第二导电层800沉积在位线接触孔内且沉积在氧化层(未图示)上。先以氧化层(未图示)为停止层对第二导电层800进行化学机械研磨，当第二导电层800被研磨至与氧化层(未图示)平齐时，对第二导电层800进行回刻蚀，使第二导电层800的上表面与第一阻挡层200平齐，再去除氧化层(未图示)。
在位线接触孔内形成第二导电层800之后，在第一阻挡层200、第二导电层800和第一导电层400上形成第三导电层500。第三导电层500的厚度可以为50nm-200nm。
示例性的，在第一阻挡层200、第二导电层800和第一导电层400上沉积氮化钛层；在氮化钛层上沉积钨层。氮化钛层和钨层构成第三导电层500。如图45和图46所示，第三导电层500覆盖第一阻挡层200、第二导电层800和第一导电层400。
需要说明的是，氮化钛层与第一导电层400之间还设置有金属层，例如钴(Co)层或者钛(Ti)层，即在形成氮化钛层之前，在第一导电层400上沉积金属层。在氮化钛层上沉积钨层后，进行退火处理，以使第一导电层400与金属层反应，形成金属化合物(例如金属硅化物)的欧姆接触，降低界面电阻，提高半导体结构的性能。
在第一阻挡层200、第二导电层800和第一导电层400上形成第三导电层500之后，在第三导电层500上形成第二阻挡层600。继续参照图45和图46，在第三导电层500上沉积第二阻挡层600，第二阻挡层600的材质可以为氮化硅。如图45和图46所示，第二阻挡层600覆盖第三导电层500。
需要说明的是，如图45所示，第一阻挡层200与第一导电层400具有一定高度差，沉积第三导电层500和第二阻挡层600后，第二阻挡层600背离基底100的表面不齐平。
参照图47和图48，在第三导电层500上形成第二阻挡层600的步骤之后，对第二阻挡层600背离基底100的表面进行平坦化处理，平坦化处理后的第二阻挡层600未暴露出第三导电层500。
示例性的，通过化学机械研磨(Chemical Mechanical Polishing，简称CMP)对第二阻挡层600背离基底100的表面进行平坦化处理，以获得较为平整的表面。如图47所示，核心区对应的第二阻挡层600与外围区对应的第二阻挡层600齐平，且第二阻挡层600覆盖第三导电层500。
如图47所示，核心区的基底100内设置有第二导电层800，第二导电层800后续可以形成位线接触，核心区的基底100上依次设置有第三导电层500和第二阻挡层600，核心区对应的第三导电层500后续可以形成位线，核心区对应的第二阻挡层600后续形成位线的隔离结构。
如图47所示，外围区的基底100上依次形成有介质层300、第三导电层500和第二阻挡层600，介质层300、第三导电层500与基底100中的有源区110可以后续形成器件，例如晶体管，外围区对应的第二阻挡层600后续形成器件的隔离结构。介质层300可以具有高介电常数(high-k)，例如介质层300的材质可以包括氧化铪、掺硅氧化铪、掺硅氧化锆等，以使器件具有较高的击穿电压。
需要说明的是，参照图49，去除第一阻挡层200上的部分介质层300和部分第一导电层400，保留第一阻挡层200上靠近外围区的部分介质层300和部分第一导电层400的步骤之后，半导体结构的制作方法还包括：在外围区内的部分有源区110上外延生长外延层900，外延层900含有预设金属。
如图49所示，位于外围区内的部分有源区110上形成外延层900，例如，通过外延生长等工艺在有源区110上形成外延层900，外延层900含有预设金属。
外延层900的材质可以与有源区110的材质相同，例如，有源区110与外延层的材质均为硅，外延层900中可以含有锗。当然，有源区110和外延层900的材质不是限定的，外延层900的材质可以与有源区110的材质不同，预设金属可以为锗，也可以为其他金属。
在一些可能的示例中，部分有源区110上不设置外延层900，该部分有源区110后续形成NMOS；部分有源区110上设置外延层900，该部分有源区110后续形成PMOS。
实施例二
参照图47，本发明实施例提供一种半导体结构，该半导体结构包括基底100、第一阻挡层200、介质层300和第一导电层400。其中，基底100包括核心区和外围区，核心区和外围区可以相邻接，核心区如图46中所示的A区，外围区如图46所示的B区。示例性的，核心区的周向边缘设置外围区，即外围区环绕核心区一周。
基底100内还通常设置有源区110，参照图46，部分有源区110位于核心区，部分有源区110位于外围区。位于核心区内的有源区110间隔较小，位于外围区内的有源区110间隔较大。有源区110之间设置浅槽隔离结构120，浅槽隔离结构120内通常填充氧化物，例如氧化硅，以将各有源区110之间隔开。如图46所示，有源区110上还覆盖氧化物，避免有源区110暴露。
继续参照图46，基底100内通常还设置有埋入式字线130，图46所示的第二截面为平行于字线130的延伸方向且过有源区110的中心的平面。基底100上还设置有第一阻挡层200，第一阻挡层200至少覆盖核心区。第一阻挡层200可以设置在基底100的核心区上，或者第一阻挡层200可以设置在基底100的核心区以及靠近核心区的部分外围区上。
在一种可能的示例中，如图46所示，第一阻挡层200覆盖核心区和部分外围区，即核心区位于第一阻挡层200在基底100上的正投影的内部区域。第一阻挡层200的材质可以为氮化硅，第一阻挡层200的厚度可以为200nm-600nm。
介质层300设置在基底100和部分第一阻挡层200上，即介质层300与第一阻挡层200部分重叠。介质层300的厚度可以为50nm-200nm，介质层300可以具有较高的介电常数，其材质可以为氧化铪、掺硅氧化铪、掺硅氧化锆等。
如图46所示，介质层300覆盖外围区的基底100以及靠近外围区的部分第一阻挡层200。示例性的，介质层300在基底100上的正投影与第一阻挡层200在基底100上的正投影的重合，重合区域的宽度尺寸为20nm-100nm。
第一导电层400设置在介质层300上，如图46所示，第一导电层400覆盖介质层300的上表面。第一导电层400的材质可以为多晶硅，第一导电层400的厚度可以为300nm-600nm。
继续参照图46，半导体结构还包括第三导电层500和第二阻挡层600，第三导电层500设置在第一阻挡层200和第一导电层400上，第二阻挡层600设置在第三导电层500上。
第三导电层500可以包括靠近基底100的氮化钛层，以及设置在氮化钛层上的钨层，第三导电层500的厚度可以为50nm-200nm，第二阻挡层600的材质可以为氮化硅。
继续参照图46，第二阻挡层600背离基底100的表面齐平，且第三导电层500的上表面未显露，即第二阻挡层600覆盖第三导电层500的上表面。如图46所示，介质层300、第一导电层400和第三导电层500的上表面在第一阻挡层200与基底100的交界区域形成有台阶，第二阻挡层600的上表面齐平。
需要说明的是，第一阻挡层200的上表面形成有位线接触孔，位线接触孔延伸至基底100，且位线接触孔的底部暴露核心区内的有源区110，位线接触孔内填充第二导电层800。第二导电层800可以与第一阻挡层200齐平。可以理解的是，第三导电层500设置在第一阻挡层200和第二导电层800上，且第二导电层800与第三导电层500电连接。
参照图48和图49，位于外围区内的部分有源区110上设置有外延层900，外延层900含有预设金属。如图48所示，部分有源区110上不设置外延层900，该部分有源区110后续形成NMOS；如图49所示，部分有源区110上设置外延层900，该部分有源区110后续形成PMOS。其中，有源区110和外延层900的材质可以为硅，预设金属可以为锗。
本发明实施例提供的半导体结构包括基底100、第一阻挡层200、介质层300和第一导电层400，其中，基底100包括核心区和位于核心区外且与核心区相邻的外围区，基底100内还设置有源区110；第一阻挡层200设置在基底100上，第一阻挡层200至少覆盖核心区；介质层300设置在基底100和部分第一阻挡层200上，第一导电层400设置在介质层300上。通过在基底100和部分第一阻挡层200上设置介质层300，使得基底100的部分区域覆盖第一阻挡层200，基底100的部分区域覆盖介质层300，且第一阻挡层200和介质层300部分重叠，从而减少基底100的暴露，降低基底100被去除部分的风险，进而降低了基底100内的器件暴露甚至损伤的风险。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包括核心区和位于所述核心区外且与所述核心区相邻的外围区，所述基底上还形成有预设阻挡层，所述预设阻挡层覆盖所述核心区和所述外围区；
去除所述外围区对应的至少部分所述预设阻挡层，以暴露部分所述基底，保留的所述预设阻挡层形成第一阻挡层；
在所述第一阻挡层和所述基底上依次形成层叠的介质层和第一导电层；
去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层；
所述基底内还设置有源区；
去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤之后，所述半导体结构的制作方法还包括：
在所述第一阻挡层和所述基底上形成位线接触孔，所述位线接触孔的底部暴露所述核心区内的所述有源区；
在所述位线接触孔内形成第二导电层，所述第二导电层与所述第一阻挡层齐平；
在所述第一阻挡层、所述第二导电层和所述第一导电层上形成第三导电层；
在所述第三导电层上形成第二阻挡层。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述介质层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合，且重合区域的宽度尺寸为20nm-100nm。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，去除所述外围区对应的至少部分所述预设阻挡层，以暴露部分所述基底，保留的所述预设阻挡层形成第一阻挡层的步骤包括：
在所述预设阻挡层上形成第一光刻胶层，所述第一光刻胶层至少覆盖所述核心区对应的所述预设阻挡层；
以所述第一光刻胶层为掩膜刻蚀所述预设阻挡层，以形成所述第一阻挡层；
去除所述第一光刻胶层。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤包括：
在所述第一导电层上形成第二光刻胶层，所述第二光刻胶层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合；
以所述第二光刻胶层为掩膜刻蚀所述第一导电层和所述介质层，以暴露所述第一阻挡层；
去除所述第二光刻胶层。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述第三导电层上形成第二阻挡层的步骤之后，所述半导体结构的制作方法还包括：
对所述第二阻挡层背离所述基底的表面进行平坦化处理，平坦化处理后的所述第二阻挡层未暴露出所述第三导电层。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，通过化学机械研磨对所述第二阻挡层背离所述基底的表面进行平坦化处理。
7.根据权利要求5所述的半导体结构的制作方法，其特征在于，在所述第一阻挡层、所述第二导电层和所述第一导电层上形成第三导电层的步骤包括：
在所述第一阻挡层、所述第二导电层和所述第一导电层上沉积氮化钛层；
在所述氮化钛层上沉积钨层。
8.根据权利要求1所述的半导体结构的制作方法，其特征在于，去除所述第一阻挡层上的部分所述介质层和部分所述第一导电层，保留所述第一阻挡层上靠近所述外围区的部分所述介质层和部分所述第一导电层的步骤之后，所述半导体结构的制作方法还包括：
在所述外围区内的部分所述有源区上外延生长外延层，所述外延层含有预设金属。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述有源区和所述外延层的材质均为硅，所述预设金属为锗。
10.根据权利要求1-9任一项所述的半导体结构的制作方法，其特征在于，所述核心区的周向边缘设有所述外围区，且所述核心区位于所述第一阻挡层在所述基底上的正投影的内部。
11.根据权利要求1-9任一项所述的半导体结构的制作方法，其特征在于，所述第一阻挡层的材质包括氮化硅，所述第一导电层的材质包括多晶硅。
12.一种半导体结构，其特征在于，包括：
基底，所述基底包括核心区和位于所述核心区外且与所述核心区相邻的外围区，所述基底内还设置有源区；
设置在所述基底上的第一阻挡层，所述第一阻挡层至少覆盖所述核心区，所述第一阻挡层形成有位线接触孔，所述位线接触孔延伸至所述基底，且位线接触孔的底部暴露所述核心区内的所述有源区，所述位线接触孔内填充有第二导电层，所述第二导电层与所述第一阻挡层齐平；
设置在所述基底和部分所述第一阻挡层上的介质层；
设置在所述介质层上的第一导电层。
13.根据权利要求12所述的半导体结构，其特征在于，所述介质层在所述基底上的正投影与所述第一阻挡层在所述基底上的正投影部分重合，且重合区域的宽度尺寸为20nm-100nm。
14.根据权利要求12或13所述的半导体结构，其特征在于，所述半导体结构还包括：设置在所述第一阻挡层和所述第一导电层上的第三导电层，以及设置在所述第三导电层上的第二阻挡层，所述第二阻挡层背离所述基底的表面齐平。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110444445.9A CN113517231B (zh) | 2021-04-23 | 2021-04-23 | 半导体结构的制作方法及半导体结构 |
| PCT/CN2021/108970 WO2022222297A1 (zh) | 2021-04-23 | 2021-07-28 | 半导体结构的制作方法及半导体结构 |
| US17/579,817 US11864373B2 (en) | 2021-04-23 | 2022-01-20 | Method for manufacturing semiconductor structure with core and peripheral regions and semiconductor structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110444445.9A CN113517231B (zh) | 2021-04-23 | 2021-04-23 | 半导体结构的制作方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517231A CN113517231A (zh) | 2021-10-19 |
| CN113517231B true CN113517231B (zh) | 2023-10-24 |
Family
ID=78061862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110444445.9A Active CN113517231B (zh) | 2021-04-23 | 2021-04-23 | 半导体结构的制作方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113517231B (zh) |
| WO (1) | WO2022222297A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114758990A (zh) * | 2022-04-18 | 2022-07-15 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构和存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847463A (en) * | 1997-08-22 | 1998-12-08 | Micron Technology, Inc. | Local interconnect comprising titanium nitride barrier layer |
| JP2001298167A (ja) * | 2000-04-03 | 2001-10-26 | Hynix Semiconductor Inc | 半導体メモリ装置の製造方法 |
| CN112635401A (zh) * | 2019-09-24 | 2021-04-09 | 长鑫存储技术有限公司 | 晶体管的形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110003039A (ko) * | 2009-07-03 | 2011-01-11 | 주식회사 하이닉스반도체 | 배리드 게이트를 포함하는 반도체 소자의 제조 방법 |
| KR101096875B1 (ko) * | 2009-12-09 | 2011-12-22 | 주식회사 하이닉스반도체 | 매립 게이트를 갖는 반도체 소자 제조 방법 |
| KR101129922B1 (ko) * | 2010-07-15 | 2012-03-23 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| KR101877878B1 (ko) * | 2012-06-11 | 2018-07-13 | 에스케이하이닉스 주식회사 | 복층의 스토리지노드를 구비한 반도체장치 및 그 제조 방법 |
| JP2014175339A (ja) * | 2013-03-06 | 2014-09-22 | Sony Corp | 半導体素子および電子機器 |
| KR102110463B1 (ko) * | 2013-07-11 | 2020-05-13 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20150044616A (ko) * | 2013-10-17 | 2015-04-27 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2021
- 2021-04-23 CN CN202110444445.9A patent/CN113517231B/zh active Active
- 2021-07-28 WO PCT/CN2021/108970 patent/WO2022222297A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847463A (en) * | 1997-08-22 | 1998-12-08 | Micron Technology, Inc. | Local interconnect comprising titanium nitride barrier layer |
| JP2001298167A (ja) * | 2000-04-03 | 2001-10-26 | Hynix Semiconductor Inc | 半導体メモリ装置の製造方法 |
| CN112635401A (zh) * | 2019-09-24 | 2021-04-09 | 长鑫存储技术有限公司 | 晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022222297A1 (zh) | 2022-10-27 |
| CN113517231A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI630683B (zh) | 利用密閉磊晶生長技術形成的半導體裝置 | |
| CN102891148B (zh) | 用于单栅极非易失性存储器件的结构和方法 | |
| US8174064B2 (en) | Semiconductor device and method for forming the same | |
| CN107492542B (zh) | 半导体组件及其制造方法 | |
| CN109768087B (zh) | 半导体器件、其制造方法、集成电路及电子设备 | |
| JP5617487B2 (ja) | 半導体装置及びその製造方法 | |
| CN114078958A (zh) | 半导体器件及其制造方法 | |
| CN113517231B (zh) | 半导体结构的制作方法及半导体结构 | |
| US20220005813A1 (en) | Semiconductor device and method for fabricating the same | |
| US8617991B2 (en) | Method of manufacturing semiconductor device | |
| TWI780713B (zh) | 具有圖案化閘極的半導電金屬氧化物電晶體及其形成方法 | |
| US20220109057A1 (en) | Semiconductor device and method of fabricating the same | |
| US11864373B2 (en) | Method for manufacturing semiconductor structure with core and peripheral regions and semiconductor structure thereof | |
| CN114765171A (zh) | 半导体结构及其制作方法 | |
| CN114093818A (zh) | 半导体结构及其制备方法 | |
| US20240096877A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5566003B2 (ja) | 半導体装置およびその製造方法 | |
| CN110571187A (zh) | 半导体器件的制造方法 | |
| US10304743B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11665886B2 (en) | Method for fabricating semiconductor device with carbon liner over gate structure | |
| JP2011129761A (ja) | 半導体装置の製造方法 | |
| US20220238437A1 (en) | Semiconductor structure and preparation method thereof | |
| JP6329301B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP6284585B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP6375316B2 (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |