CN113504706A - 存储器的光刻曝光方法 - Google Patents

存储器的光刻曝光方法 Download PDF

Info

Publication number
CN113504706A
CN113504706A CN202110641291.2A CN202110641291A CN113504706A CN 113504706 A CN113504706 A CN 113504706A CN 202110641291 A CN202110641291 A CN 202110641291A CN 113504706 A CN113504706 A CN 113504706A
Authority
CN
China
Prior art keywords
exposure
memory
different
groups
modes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110641291.2A
Other languages
English (en)
Other versions
CN113504706B (zh
Inventor
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110641291.2A priority Critical patent/CN113504706B/zh
Publication of CN113504706A publication Critical patent/CN113504706A/zh
Priority to US17/835,055 priority patent/US20220399356A1/en
Application granted granted Critical
Publication of CN113504706B publication Critical patent/CN113504706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种存储器的光刻曝光方法，在存储器制作的光刻工艺中，采用掩膜版曝光时，将存储器上的具有不同曝光尺寸要求的区域进行分拆，划分为不同的曝光分组，具有相同曝光解析力要求的区域划为一组，在曝光时对不同分组进行不同模式的能够相应满足该组解析力要求的曝光模式的曝光，在曝光时，采用不同的照明方式进行曝光：首先采用第一种曝光方式对存储阵列单元曝光分组进行曝光，然后保持晶圆在承台上不动，再采用第二种曝光方式对其他结构曝光分组进行曝光；全部曝光完成后，进行一次显影完成图形转移。本发明有针对性地为每组选择更佳的曝光方式，改善了图形转移的质量，并且可以在光刻能力有限的情况下。

Description

存储器的光刻曝光方法
技术领域
本发明涉及半导体器件制造工艺领域，特别是指一种存储器的光刻曝光方法。
背景技术
在存储器（Memory）的制造工艺中，存储器单元尺寸缩小主要受制于光刻工艺的极限分辨率，为了实现极限分辨率，通常需要使用分辨率增强技术（Resolution EnhancementTechnique, RET），RET技术是根据已有的掩膜版设计图形，通过模拟计算确定最佳光照条件，以实现最大共同工艺窗口（Common Process Window），这部分工作一般是在新光刻工艺研发的早期进行。常见的分辨率增强技术主要包括离轴照明（OAI）、光学邻近校正（OPC）、移相掩模（PSM）、次分辨率辅助图（SRAF）等方法。大多数RET都对掩模的形状和相位进行一定程度的改动,从而达到提高图形转移质量的目标。
而RET技术如极化照明、离轴照明等，他们针对密集型图形做了优化，有较好的解析能力，但对于其他尺寸的图形则会变得更差。图1中所示曲线反映了传统照明、极化照明、离轴照明与器件尺寸之间的DOF关系。DOF为焦深，或者称之为景深，指光刻机聚焦后能清晰成像的一段焦平面的范围。因为存储器芯片中不光有Memory单元，还有其他很多类型的器件如数字逻辑控制、IO、解码电路等，如图2中所示，不同的功能单元，器件的CD（特征尺寸或者关键尺寸）要求和图形完全不一致。存储器中Memory阵列属于图形密集区域，而逻辑区以及IO区域属于相对的图形稀疏区域。这两部分区域在光刻工艺中对曝光解析能力具有不同的要求。
目前现有的光刻工艺，无法同时实现不同功能单元（或者说图形疏密程度不同的区域）的器件要求，为了实现平衡，需要各自牺牲一部分，因此存储阵列单元缩小受外围电路影响很大。
发明内容
本发明所要解决的技术问题在于提供一种存储器的光刻曝光方法，能在有限的光刻能力条件下缩小存储器件的尺寸。
为解决上述问题，本发明所述的存储器的光刻曝光方法，包含：
在存储器制作的光刻工艺中，采用掩膜版曝光时，将存储器上的具有不同曝光尺寸要求的区域进行分拆，划分为不同的曝光分组；
曝光分组的划分依据不同的曝光解析力要求，将具有相同曝光解析力要求的区域划为同一组，根据不同的曝光光照要求，将掩膜版上的图形划分为多个曝光分组；
在曝光时，对所述的不同曝光解析力要求的曝光分组分别进行不同的能够相应满足该曝光分组解析力要求并对其他的曝光分组影响最小的曝光模式的曝光。
进一步的改进是，所述存储器包含存储阵列单元区域以及其他结构区域，将存储器阵列单元区域和其他结构部分分拆为不同的曝光区域，以在掩膜版上能划分为不同的曝光分组：包括存储器的存储阵列单元曝光分组，以及存储器上除存储阵列单元以外的结构的图形所形成的其他结构曝光分组；所述的存储阵列单元曝光分组的图形具有最高的图形密集度，其他结构曝光分组具有相较存储阵列单元曝光分组更低的图形密集度。
进一步的改进是，所述存储器的所述其他结构曝光分组，包含逻辑器件区以及IO区域。
进一步的改进是，在曝光时，采用不同的照明方式进行曝光：首先对于图形密集的存储阵列单元曝光分组采用第一种曝光方式对存储阵列单元曝光分组进行曝光，然后保持晶圆在承台上的位置不动，再采用第二种曝光方式对图形密集程度稍低的其他结构曝光分组进行曝光；对所述不同的曝光分组分别进行的不同顺序曝光全部完成后，进行一次显影完成所有的图形转移。
进一步的改进是，所述的第一种曝光方式是对于密集型图形具有更高的解析力的曝光方式，第二种曝光方式对于相对稀疏图形区域具有更好的解析力。
进一步的改进是，所述的第一种曝光方式包含极化照明、离轴照明。
进一步的改进是，所述的不同分组进行不同曝光模式的曝光，其曝光图形之间无交叠区域，不同曝光之间各自独立互不影响，无需做额外的修正。
进一步的改进是，两次或多次曝光的照明方式不同，无需考虑不同曝光区域间图形对光刻工艺的要求冲突。
进一步的改进是，在曝光时，对不同曝光分组进行的不同曝光方式的先后顺序能随意调整，能将第二次的曝光方式调整到第一次曝光方式之前；所述的分组能根据芯片上器件尺寸范围的跨度或者疏密程度的不同梯度划分为更多的曝光分组，对应选择更多的曝光方式。
进一步的改进是，所述的曝光方法适用于具有疏密程度不同区域的，能构成不同曝光解析力需求的所有芯片。本发明所述的存储器的光刻曝光方法，针对图形密集区域和相对稀疏区域不同的曝光要求，将稀疏区域与密集区域分别进行采用不同的曝光方式（照明方式）进行分别曝光，有针对性地为每组选择更佳的曝光方式，改善了图形转移的质量，并且可以在光刻能力有限的情况下，实现更小尺寸的存储器的制造。
附图说明
图1 是传统照明、极化照明、离轴照明与器件尺寸之间的DOF关系曲线。
图2 是存储器的不同区域的简要结构示意图。
图3 是光刻掩膜版上对应的将相对的图形稀疏区域单独分组进行曝光的示意图。
图4 是光刻掩膜版上对应的将相对的图形密集区域，也就是存储阵列区域单独分组进行曝光的示意图。
图5 是晶圆上对存储器上的相对稀疏区域曝光后的示意图。
图6 是晶圆上对存储器上的相对密集区域的示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
本发明所述的存储器的光刻曝光方法，主要是为了解决存储器制造工艺中存在的图形曝光解析力要求不一致的问题，图形密集区需要高解析力，但高解析力的曝光方式又不适应图形稀疏区域的曝光要求，对于图形稀疏区域来说，高解析力的曝光方式反而会降低图形曝光的效果，也就是说，高解析力的曝光方式只适用于图形密集区域，而不适用于图形稀疏区域。为了取得一个平衡点，现有的曝光工艺中，在针对存储器的制造工艺中会选取一个折中的曝光方式，其结果就是两者都达不到一个最优的效果，存在很大的限制。因此，本发明提出一种解决方法，在存储器制作的光刻工艺中，采用掩膜版曝光时，将存储器上的具有不同曝光尺寸要求的区域进行拆分，划分为不同的曝光分组，具有相同曝光解析力要求的区域划为一组，在曝光时对不同分组进行不同的相应满足该组解析力要求的曝光模式的曝光，最后经过一次显影即可。不同曝光解析力要求是依据芯片上不同区域图形的密集程度来划分，密集程度接近的区域具有相同的曝光解析力要求，而曝光分组组别的划分就依此来执行。
以存储器为例，对于存储器来说，所述存储器包含存储阵列单元区域以及其他结构区域，将存储器阵列单元区域和其他结构部分分拆为不同的曝光区域形成不同的曝光分组。对于存储器来说，一般地，存储器上存储单元阵列属于图形密集区域，而存储器的其他结构部分，一般包含逻辑器件区域，以及IO区域等，属于相对的图形密集程度稍低的稀疏区域，因此，将曝光分组分为了两组，对于其他类型的芯片，可以划分为更多的曝光分组。实际上，对于本实施例中的密集程度稍低的稀疏区域，还可以再进行细分以分为更多的曝光分组，当然，这与不同曝光方式的曝光能力范围也有关，没有必要的话直接按存储单元阵列区以及其他区域分为两个曝光分组即可。如图3及图4所示，图3将存储器的逻辑器件区域以及IO区域进行分组，图4将存储阵列单元进行分组（图中所示是仅为了说明本发明方法的简要示意图，实际芯片的版图与本发明所示的图例具有很大的差别）。因此，可以在掩膜版上产生不同的曝光分组：包括存储器的存储阵列单元曝光分组，以及存储器上除存储阵列单元以外的结构的图形所形成的其他结构曝光分组。这两个曝光分组分别对应了不同的曝光解析力需求，在后面的曝光中需要区别对待。
在曝光时，采用不同的照明方式进行曝光：首先采用第一种曝光方式对存储阵列单元曝光分组进行曝光，这是针对图形密集区域进行的曝光，采用对图形解析力较高的曝光方式，比如极化照明、离轴照明等RET方式，第一种曝光完成后，然后保持晶圆在承台上不动，再采用第二种曝光方式对其他结构曝光分组进行曝光。第二种曝光方式对于相对稀疏图形区域具有更好的解析力。当然，对于不同曝光方式的先后顺序并无硬性要求，也可以先进行稀疏图形区域的曝光，然后再进行密集图形区域的曝光，如图5及图6所示。曝光分组的先后顺序对曝光效果五影响。全部曝光完成后，进行一次显影，即可完成图形转移。
上述方法还具有的优点或者说与传统曝光方法的不同点在于，所述的不同分组进行不同曝光模式的曝光，不同曝光分组或者不同的曝光方式，其每一次的曝光图形之间无交叠区域，因此不同曝光之间互不影响，无需做额外修正。另外，两次曝光的照明方式不同，也无需考虑不同曝光区域间图形对光刻工艺的要求冲突。需要注意的是，这与现有技术中的两次曝光完全不同，现有技术中是把局部密集图形分拆到两次来形成，两次曝光之间需要考虑相互的影响，需要对曝光图形做修正。
本发明所述的存储器的光刻曝光方法，针对图形密集区域和相对稀疏区域不同的曝光要求，将稀疏区域与密集区域分别进行采用不同的曝光方式（照明方式）进行分别曝光，有针对性地为每组选择更佳的曝光方式，改善了图形转移的质量，并且可以在光刻能力有限的情况下，实现更小尺寸的存储器的制造。
需要注意的是，本发明所述的曝光方法不仅仅适用于存储器芯片，对于同一芯片上具有不同曝光解析力要求的多个曝光区域时，也可以采用本发明所提供的曝光方法，针对性地将曝光要求接近的区域或结构划为同一曝光分组进行不同曝光方式的曝光，以提高针对性，优化曝光的效果。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器的光刻曝光方法，其特征在于：在存储器制作的光刻工艺中，采用掩膜版曝光时，将存储器上的具有不同曝光尺寸要求的区域进行分拆，划分为不同的曝光分组；
曝光分组的划分依据不同的曝光解析力要求，将具有相同曝光解析力要求的区域划为同一组，根据不同的曝光光照要求，将掩膜版上的图形划分为多个曝光分组；
在曝光时，对所述的不同曝光解析力要求的曝光分组分别进行不同的能够相应满足该曝光分组解析力要求并对其他的曝光分组影响最小的曝光模式的曝光。
2.如权利要求1所述的存储器的光刻曝光方法，其特征在于：所述存储器包含存储阵列单元区域以及其他结构区域，将存储器阵列单元区域和其他结构部分分拆为不同的曝光区域，以在掩膜版上能划分为不同的曝光分组：包括存储器的存储阵列单元曝光分组，以及存储器上除存储阵列单元以外的结构的图形所形成的其他结构曝光分组；所述的存储阵列单元曝光分组的图形具有最高的图形密集度，其他结构曝光分组具有相较存储阵列单元曝光分组更低的图形密集度。
3.如权利要求2所述的存储器的光刻曝光方法，其特征在于：所述存储器的所述其他结构曝光分组，包含逻辑器件区以及IO区域。
4.如权利要求2所述的存储器的光刻曝光方法，其特征在于：在曝光时，采用不同的照明方式进行曝光：首先对于图形密集的存储阵列单元曝光分组采用第一种曝光方式对存储阵列单元曝光分组进行曝光，然后保持晶圆在承台上的位置不动，再采用第二种曝光方式对图形密集程度稍低的其他结构曝光分组进行曝光；对所述不同的曝光分组分别进行的不同顺序曝光全部完成后，进行一次显影完成所有的图形转移。
5.如权利要求4所述的存储器的光刻曝光方法，其特征在于：所述的第一种曝光方式是对于密集型图形具有更高的解析力的曝光方式，第二种曝光方式对于相对稀疏图形区域具有更好的解析力。
6.如权利要求5所述的存储器的光刻曝光方法，其特征在于：所述的第一种曝光方式包含极化照明、离轴照明。
7.如权利要求1所述的存储器的光刻曝光方法，其特征在于：所述的不同分组进行不同曝光模式的曝光，其曝光图形之间无交叠区域，不同曝光之间各自独立互不影响，无需做额外的修正。
8.如权利要求4所述的存储器的光刻曝光方法，其特征在于：两次或多次曝光的照明方式不同，无需考虑不同曝光区域间图形对光刻工艺的要求冲突。
9.如权利要求4所述的存储器的光刻曝光方法，其特征在于：在曝光时，对不同曝光分组进行的不同曝光方式的先后顺序能随意调整，能将第二次的曝光方式调整到第一次曝光方式之前；所述的分组能根据芯片上器件尺寸范围的跨度或者疏密程度的不同梯度划分为更多的曝光分组，对应选择更多的曝光方式。
10.如权利要求1所述的存储器的光刻曝光方法，其特征在于：所述的曝光方法适用于具有疏密程度不同区域的，能构成不同曝光解析力需求的所有芯片。
CN202110641291.2A 2021-06-09 2021-06-09 存储器的光刻曝光方法 Active CN113504706B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110641291.2A CN113504706B (zh) 2021-06-09 2021-06-09 存储器的光刻曝光方法
US17/835,055 US20220399356A1 (en) 2021-06-09 2022-06-08 Photolithographic exposure method for memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110641291.2A CN113504706B (zh) 2021-06-09 2021-06-09 存储器的光刻曝光方法

Publications (2)

Publication Number Publication Date
CN113504706A true CN113504706A (zh) 2021-10-15
CN113504706B CN113504706B (zh) 2023-07-04

Family

ID=78009600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110641291.2A Active CN113504706B (zh) 2021-06-09 2021-06-09 存储器的光刻曝光方法

Country Status (2)

Country Link
US (1) US20220399356A1 (zh)
CN (1) CN113504706B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203850A (ja) * 2002-01-08 2003-07-18 Canon Inc 露光方法及び装置
CN1570769A (zh) * 2003-04-07 2005-01-26 Asml荷兰有限公司 装置制造方法,掩模组,数据组,掩模图案化方法及程序
TW200519530A (en) * 2003-09-04 2005-06-16 Taiwan Semiconductor Mfg Co Ltd Multiple exposure method for forming patterned photoresist layer
CN1700102A (zh) * 2004-05-19 2005-11-23 上海宏力半导体制造有限公司 多重曝光的方法
CN101661221A (zh) * 2009-09-09 2010-03-03 上海宏力半导体制造有限公司 用于同一图层曝光的掩膜版及其多重曝光方法
CN105137725A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 基于多重曝光的图形制作方法
CN109696797A (zh) * 2017-10-24 2019-04-30 中芯国际集成电路制造（天津）有限公司 Lele双重图形工艺方法
CN112596347A (zh) * 2020-12-16 2021-04-02 暨南大学 一种数字掩膜投影光刻的多重曝光方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203850A (ja) * 2002-01-08 2003-07-18 Canon Inc 露光方法及び装置
CN1570769A (zh) * 2003-04-07 2005-01-26 Asml荷兰有限公司 装置制造方法,掩模组,数据组,掩模图案化方法及程序
TW200519530A (en) * 2003-09-04 2005-06-16 Taiwan Semiconductor Mfg Co Ltd Multiple exposure method for forming patterned photoresist layer
CN1700102A (zh) * 2004-05-19 2005-11-23 上海宏力半导体制造有限公司 多重曝光的方法
CN101661221A (zh) * 2009-09-09 2010-03-03 上海宏力半导体制造有限公司 用于同一图层曝光的掩膜版及其多重曝光方法
CN105137725A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 基于多重曝光的图形制作方法
CN109696797A (zh) * 2017-10-24 2019-04-30 中芯国际集成电路制造（天津）有限公司 Lele双重图形工艺方法
CN112596347A (zh) * 2020-12-16 2021-04-02 暨南大学 一种数字掩膜投影光刻的多重曝光方法

Also Published As

Publication number Publication date
US20220399356A1 (en) 2022-12-15
CN113504706B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US7771892B2 (en) Double exposure method and photomask for same
JP3119217B2 (ja) フォトマスクおよびフォトマスクを使用した露光方法
JP2001516141A (ja) 層形成のためのマルチ−イメージレティクル
IL174923A (en) A method of producing a template on a substrate layer
KR102268362B1 (ko) 핀 패턴을 갖는 셀을 포함하는 레이아웃 다이어그램을 생성하는 방법 및 이에 기초한 반도체 디바이스
KR100497917B1 (ko) 패턴 형성 방법, 이 패턴 형성에 이용되는 노광용 마스크및 그 제조 방법
JP2002365783A (ja) マスクパターンの作成装置、高解像度マスクの作製装置及び作製方法、並びにレジストパターン形成方法
CN113504706B (zh) 存储器的光刻曝光方法
JP2002323746A (ja) 位相シフトマスク及び、それを用いたホールパターン形成方法
KR100841354B1 (ko) 포토리소그래피용 광원, 포토리소그래피 장치 및 포토리소그래피 방법
US20070092844A1 (en) Method to form photo patterns
US6977715B2 (en) Method for optimizing NILS of exposed lines
TW202338506A (zh) 一種解決掩模版著色邊界衝突的方法、裝置和電腦設備
US6824933B2 (en) Mask for manufacturing semiconductor devices, method for fabricating the same, and exposure method for the same
US6632592B1 (en) Resist pattern forming method
CN112255896A (zh) 多重图形热点优化方法
JPH06181164A (ja) 露光方法及び露光装置
JP4580656B2 (ja) 二重露光フォトマスクおよび露光方法
US20020106588A1 (en) Photolithography process for forming an opening
JP2002287324A (ja) マスク及びそれを用いたホールパターン形成方法
Yamamoto et al. Multi-layer reticle (MLR) strategy application to double-patterning/double-exposure for better overlay error control and mask cost reduction
JPS60134240A (ja) 縮小投影露光装置
US7838181B2 (en) Photo mask and method for manufacturing semiconductor device using the same
KR100358616B1 (ko) 하전 입자빔 리소그래피용의 부분적 일괄 웨이퍼 패턴 작성 방법 및 전사 마스크
Jun et al. Improvement of KrF contact layer by inverse lithography technology with assist feature

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant