CN113497038A

CN113497038A - 半导体装置及其形成方法

Info

Publication number: CN113497038A
Application number: CN202011589020.9A
Authority: CN
Inventors: 金子暁
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2020-03-18
Filing date: 2020-12-29
Publication date: 2021-10-12
Anticipated expiration: 2040-12-29
Also published as: US20220122985A1; US11227866B2; US11696431B2; US20210296430A1; US20240064955A1; CN117460253A; CN113497038B

Abstract

本公开涉及半导体装置和形成所述半导体装置的方法。所述半导体装置包含衬底、设置在所述衬底上方的下部电极、电容绝缘膜以及设置在所述下部电极上方的上部电极，其中所述下部电极具有上部部分和下部部分，并且在所述上部部分与所述下部部分之间的边界处，所述上部部分的直径小于所述下部部分的直径。

Description

半导体装置及其形成方法

技术领域

本公开涉及半导体装置和形成所述半导体装置的方法。

背景技术

例如，在例如动态随机存取存储器(下文称为DRAM)的半导体装置中，通过在内部提供的电容器中累积电荷来保持数据。最近，为了增加DRAM的数据存储容量，减少了包含电容器的元件的尺寸。

然而，因为电容器采用导体-绝缘体-导体堆叠结构，所以减小电容器的大小会减小电容器的电容，并且会使数据保持特性变差。电容器的电容取决于电容器结构的表面积。近年来，为了增加电容器的表面积，已经提出了一种竖直电容器结构，其中在竖直方向上在以高纵横比形成的孔内形成导体，并且将导体用作下部电极。

然而，对于竖直电容器结构，由于孔在竖直方向上具有高纵横比，所以当孔的顶部直径增大时，孔的底部直径减小。如果通过将导体埋入孔中而形成电容器的下部电极，那么当下部电极的顶部直径增大时，下部电极的底部直径减小。出于此原因，在下部电极的顶部处，相对于邻近下部电极的间隔变窄，并且在一些情况下，无法形成电容绝缘膜和上部电极。并且，如果尝试减小下部电极的顶部直径，那么底部直径会变小，并且在一些情况下，可能无法在下部电极的底面中形成开口。

发明内容

在一方面，本公开涉及一种半导体装置，其包括：衬底；设置在所述衬底上方的下部电极；电容绝缘膜；以及设置在所述下部电极上方的上部电极，其中所述下部电极具有上部部分和下部部分，并且在所述上部部分与所述下部部分之间的边界处，所述上部部分的直径小于所述下部部分的直径。

在另一方面，本公开涉及一种制造半导体装置的方法，其包括：形成绝缘膜；在所述绝缘膜中形成孔；通过在所述孔中填充导电材料而形成具有上部部分和下部部分的下部电极；通过移除所述绝缘膜的一部分而暴露所述下部电极的所述上部部分；以及减小所述下部电极的所述上部部分的直径。

在其它方面，本公开涉及一种制造半导体装置的方法，其包括：形成第一绝缘膜；形成第二绝缘膜；形成具有开口的第三绝缘膜；形成第四绝缘膜；形成第五绝缘膜；形成从所述第五绝缘膜的表面到达所述第一绝缘膜的底表面的多个孔；通过在所述孔中填充导体而形成具有上部部分和下部部分的下部电极；在所述第五绝缘膜与所述第四绝缘膜之间的相邻孔之间形成开口；通过移除所述第四绝缘膜以及所述第二绝缘膜的一部分而暴露所述下部电极的上部部分；以及减小所述下部电极的所述上部部分的直径。

附图说明

图1A和1B分别是用于制造存储器单元的实例阵列的实例方法的实例过程阶段处的实例组合件的图解俯视图和图解横截面侧视图。图1B的视图沿着图1A的A-A线。

图2A和2B分别是在图1A和1B的实例过程阶段之后的实例过程阶段处的图2A和2B的实例组合件的图解俯视图和图解横截面侧视图。图2B的视图沿着图2A的A-A线。

图3A和3B分别是图2A和2B的实例过程阶段之后的实例过程阶段处的图3A和3B的实例组合件的图解俯视图和图解横截面侧视图。图3B的视图沿着图3A的A-A线。

图4A和4B分别是在图3A和3B的实例过程阶段之后的实例过程阶段处的图4A和4B的实例组合件的图解俯视图和图解横截面侧视图。图4B的视图沿着图4A的A-A线。

图5A和5B分别是在图4A和4B的实例过程阶段之后的实例过程阶段处的图5A和5B的实例组合件的图解俯视图和图解横截面侧视图。图5B的视图沿着图5A的A-A线。

图6A和6B分别是在图5A和5B的实例过程阶段之后的实例过程阶段处的图6A和6B的实例组合件的图解俯视图和图解横截面侧视图。图6B的视图沿着图6A的A-A线。

图7是图6B的部分C的放大视图。

图8是示出根据实施例的半导体存储器装置中的存储器单元区的总体图解配置的一个实例的纵截面。

具体实施方式

下文将参考附图来详细解释本发明的各种实施例。以下详细描述参考借助于说明示出可以实践的本发明的特定方面和实施例的附图。这些实施例通过足够的细节描述以使得所属领域的技术人员能够实践本发明。应理解，在不脱离本发明的范围的情况下，可以使用其它实施例并且可以做出结构、逻辑和电气改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开的实施例可以与一或多个其它所公开的实施例组合以形成新的实施例。

在下文中，将参考图1A至8描述实施例。在以下描述中，DRAM被给定为半导体装置1的实例。

图8是示出根据实施例的半导体存储器装置中的存储器单元区的总体图解配置的一个实例的纵截面。图8所示的电容器28与图1B、2B、3B、4B、5B和6B中所示的区相对应。如图8所示，在电容器28的下方，设置了例如半导体衬底40、浅沟槽隔离41、存取晶体管42和形成DRAM的存储器单元45的电容器接触件43等组件。换句话说，电容器28设置在半导体衬底40上，在半导体衬底中形成例如浅沟槽隔离41、存取晶体管42和电容器接触件43等组件。图8所示的电容器28的下部电极通过电容器接触件43电连接到形成于半导体衬底40的有源区中的存取晶体管42的源极-漏极区的一侧。换句话说，电容器28的下部电极20连接到半导体衬底40。

与图8所示的配置一样，下文稍后描述的图1B、2B、3B、4B、5B和6B所示的图式提供了例如半导体衬底40、浅沟槽隔离41、存取晶体管42和电容器接触件43等组件。在具有例如浅沟槽隔离41、存取晶体管42和电容器接触件43等组件的半导体衬底40上执行稍后描述的图1B中所示的步骤。

并且，如图8所示，在电容器28的上方设置有包含例如互连件48、49、50和51等组件的多层上部布线层。换句话说，电容器28的上部电极26布置在包含例如互连件48、49、50和51等组件的多层上部布线层附近。图8所示的附图标记46、47和52表示绝缘膜。在稍后描述的图6B所示的步骤之后，与图8所示的配置一样，在电容器28的上部电极26上方形成多层上部布线层。换句话说，稍后描述的图6B所示的电容器28的上部电极26布置在多层上部布线层附近。

在图1B、2B、3B、4B、5B和6B所示的横截面视图中，绘制了存储器单元的一部分，并且示出了多个电容器。实际上，下文这些图式提供了构成图8所示的DRAM存储器单元的例如有源区、存取晶体管、字线和位线等组件。与图8所示的配置一样，图2B、3B、4B、5B和6B所示的电容器的下部电极20电连接到形成于半导体衬底的有源区的存取晶体管的源极-漏极区的一侧。

在下文中，将描述根据实施例的制造半导体装置1的方法。如图1B所示，第一绝缘膜10、第二绝缘膜12、第三绝缘膜14、第四绝缘膜16和第五绝缘膜18形成在具有例如有源区、存取晶体管、字线和位线等组件的半导体衬底上，这些组件未在图中示出。第一绝缘膜10、第二绝缘膜12、第三绝缘膜14、第四绝缘膜16和第五绝缘膜18都是绝缘膜。例如，第一绝缘膜10、第三绝缘膜14和第五绝缘膜18包含氮化硅膜。例如，第二绝缘膜12和第四绝缘膜16包含氧化硅膜。

第一绝缘膜10、第二绝缘膜12、第三绝缘膜14、第四绝缘膜16和第五绝缘膜18例如通过化学气相沉积(下文称为CVD)而形成。使用已知的光刻技术和干式蚀刻技术以类似于稍后描述的图3A所示的第五绝缘膜18的图案来图案化第三绝缘膜14。

关于第一绝缘膜10、第二绝缘膜12、第三绝缘膜14、第四绝缘膜16和第五绝缘膜18以此方式依次形成的结构，如图1A和1B所示，使用已知的光刻技术和干式蚀刻技术形成多个孔30。如图1A所示，孔30中的每一个是圆形的，并且孔30按交错布局布置。

如图1B所示，孔30形成为从第五绝缘膜18的顶面穿透到第一绝缘膜10的底面。与孔30的直径相比，孔30的竖直长度H非常长。换句话说，孔30的纵横比非常大。在本文中，通过采用“孔30的竖直长度H/孔30的直径”来计算每个孔30的纵横比。对于孔30的直径，使用孔30的顶端处的直径。

如图1B和2B所示，由于孔30具有大的纵横比，所以孔30的上部部分的开口直径大，而下部部分的开口直径小。

接下来，如图2A所示，在孔30内形成塞状(plug-shaped)或柱状的下部电极20。下部电极20是导体，并且包含例如氮化钛(TiN)等金属。下部电极20可以通过以下方式形成：通过CVD用金属填充孔30，然后通过回蚀移除上部部分中的多余部分。由于下部电极20的形状取决于孔30的形状，所以下部电极20的上部部分具有大直径，并且下部部分具有小直径。注意，下部电极20意指稍后描述的电容器的“下部电极”，且并不意味着电极的物理位置较低。

接下来，在整个顶面上方形成第六绝缘膜22，并且使用已知的光刻技术和干式蚀刻技术来形成开口32。如图2A所示，例如，开口32中的每一个都是椭圆形的，并且例如，开口32按交错布局布置。开口32是通过移除第六绝缘膜22、第五绝缘膜18和第四绝缘膜16的上部部分的一部分而形成的。形成开口32的目的是暴露第四绝缘膜16。

接下来，如图3A和3B所示，例如使用缓冲氢氟酸(下文称为BHF)蚀刻掉第四绝缘膜16以及第二绝缘膜12的一部分。通过BHF穿过开口32到达第四绝缘膜16和第二绝缘膜12来实现蚀刻。氧化硅膜通过BHF蚀刻。氮化硅膜和氮化钛膜也通过BHF蚀刻，但蚀刻速率非常小，使得氧化硅膜具有足够的选择性比。出于此原因，蚀刻氮化硅膜和氮化钛膜的蚀刻量小到足以忽略。因此，通过BHF蚀刻可以移除第四绝缘膜16以及第二绝缘膜12的一部分，从而留下第五绝缘膜18、第三绝缘膜14和下部电极20。可以根据蚀刻时间来控制蚀刻第四绝缘膜16和第二绝缘膜12的蚀刻量。换句话说，通过控制蚀刻时间，可以控制第二绝缘膜12的顶面12a的位置。

如图3A所示，在网状图案的第五绝缘膜18中，下部电极20的上部边缘与所有下部电极20的上部边缘一体接触。通过这种布置，第五绝缘膜18起到使下部电极20彼此接合的梁的作用。另外，以类似于第五绝缘膜18的图案图案化的第三绝缘膜14类似地起到使下部电极20彼此接合的梁的作用。开口32按布局被布置成使得每个开口32位于四个相邻下部电极20之间。

如图3B所示，通过上文所述的BHF蚀刻，下部电极20的表面暴露在第二绝缘膜12的顶面12a上方的区中，即图式中的区K。

接下来，如图4A和4B所示，对暴露在区K中的下部电极20进行蚀刻以减小下部电极20的直径。例如，可以使用稀释的过氧化氢溶液执行蚀刻。形成下部电极20的氮化钛膜被稀释的过氧化氢溶液蚀刻。形成第五绝缘膜18和第三绝缘膜14的氮化硅膜以及形成第二绝缘膜12的氧化硅膜也被稀释的过氧化氢溶液蚀刻，但蚀刻速率非常低，使得氮化钛具有足够的选择性比。出于此原因，蚀刻第五绝缘膜18、第三绝缘膜14和第二绝缘膜12的蚀刻量小到足以忽略。

接下来，如图5A和5B所示，例如通过使用BHF蚀刻移除第二绝缘膜12。通过这种蚀刻，获得多个柱状下部电极20竖直延伸并且由第三绝缘膜14和第五绝缘膜18机械地支撑的结构。第三绝缘膜14和第五绝缘膜18支撑并固定下部电极20的位置，使得在竖直方向上竖立并且稀薄地延伸的下部电极20不会断裂，并且相邻下部电极20不会彼此接触。

如图5B所示，下部电极20中的每一个可以细分为上部部分20a和下部部分20b，上部部分的直径因使用稀释的过氧化氢溶液蚀刻而减小，下部部分不受使用稀释的过氧化氢溶液蚀刻的影响。

接下来，如图6A和6B所示，电容绝缘膜24和上部电极26依次形成在下部电极20的表面上。电容绝缘膜24是绝缘膜。电容绝缘膜24是具有高介电常数的高k膜，并且包含例如HfO₂、ZrO₂、Al₂O₃或ZrO₂等氧化物材料。例如，通过CVD形成电容绝缘膜24。上部电极26包含导电材料。例如，上部电极26包含氮化钛。例如，通过CVD形成上部电极26。通过上述步骤，电容器28形成为具有由下部电极20和上部电极26包夹电容绝缘膜24的结构。

通过上述步骤，可以获得根据实施例的半导体装置1。

图7是图6B的部分B的放大图，并且是示出在上部部分20a与下部部分20b之间的边界34处的下部电极20中的一个的结构的图式。符号F表示通过图4A和4B所示的步骤蚀刻的蚀刻量。符号E表示边界34处的上部部分20a的直径，而符号D表示下部部分20b的直径。由于上部部分20a已经被稀释的过氧化氢溶液蚀刻，因此与下部部分20b的直径相比，上部部分20a的直径减小了“2F”。在边界34处，上部部分20a的直径E小于下部部分20b的直径D。并且，在边界34处，因为上部部分20a的直径与下部部分20b的直径之间存在差异，所以形成了阶状物S。

因为下部电极20的直径在下部位置处增大，所以随着下部电极20的直径增大，相邻下部电极20之间的距离变小。相邻下部电极20之间的距离可以由被稀释的过氧化氢溶液蚀刻的蚀刻量F来控制。蚀刻量F被设置成使得可以在下部电极20的上部边缘处固定允许在相邻下部电极20之间形成电容绝缘膜24和上部电极26而无堵塞的区。

根据半导体装置1和根据实施例制造半导体装置的方法，通过蚀刻直径增大的上部部分20a以减小上部部分20a的直径，可以在下部电极20的顶部边缘处确保相邻下部电极20之间的适当距离，并且可以固定允许形成电容绝缘膜24和上部电极26而无堵塞的区。此外，在不需要减小下部部分的直径的情况下，可以通过不减小下部部分20b的直径来固定电容器28的电容。并且，因为不需要减小下部电极的顶部直径，所以可以避免底部直径变小以及下部电极的底面没有形成开口的情况。因此，根据上述配置，可以提高半导体装置1的产率。

如上所述，通过引用DRAM作为实例来描述根据实施例的半导体装置1，但不限于此。根据实施例的半导体装置1还适用于逻辑IC，例如安装在板载DRAM上的微处理器或专用集成电路(ASIC)。

并且，在实施例中，如果第五绝缘膜18的存在使得下部电极20充分加固，那么也可以移除第三绝缘膜14。在这种情况下，可以将第二绝缘膜12和第四绝缘膜16形成为单个绝缘膜。

虽然已经在某些优选实施例及实例的上下文中公开了本发明，但是所属领域的技术人员应理解，本发明延伸超出专门公开的实施例到其它替代实施例和/或本发明及其显而易见的修改及等效物的使用。另外，基于本公开，在本发明的范围内的其它修改对于所属领域的技术人员来说将是显而易见的。还预期可以进行实施例的特定特征和方面的各种组合或子组合，并且仍处于本发明的范围内。应理解，所公开实施例的各种特征和方面能够彼此组合或替代彼此以便形成所公开本发明的变化模式。因此，希望本文所公开的本发明中的至少一些的范围不应受上文所描述的特定公开实施例的限制。

Claims

1.一种半导体装置，其包括：

衬底；

设置在所述衬底上方的下部电极；

电容绝缘膜；以及

设置在所述下部电极上方的上部电极，

其中所述下部电极具有上部部分和下部部分，并且在所述上部部分与所述下部部分之间的边界处，所述上部部分的直径小于所述下部部分的直径。

2.根据权利要求1所述的半导体装置，其中所述下部电极具有竖直延伸的柱形状。

3.根据权利要求1所述的半导体装置，其中所述下部电极、所述电容绝缘膜和所述上部电极形成电容器。

4.根据权利要求1所述的半导体装置，其中所述下部电极包括导电材料。

5.根据权利要求1所述的半导体装置，其中所述上部电极包括导电材料。

6.根据权利要求1所述的半导体装置，其中阶状物设置在所述上部部分与所述下部部分之间的所述边界处。

7.根据权利要求1所述的半导体装置，其中支撑所述下部电极的梁设置在相邻下部电极之间。

8.一种制造半导体装置的方法，其包括：

形成绝缘膜；

在所述绝缘膜中形成孔；

通过在所述孔中填充导电材料而形成具有上部部分和下部部分的下部电极；

通过移除所述绝缘膜的一部分而暴露所述下部电极的所述上部部分；以及

减小所述下部电极的所述上部部分的直径。

9.根据权利要求8所述的方法，其中所述下部电极具有竖直延伸的柱形状。

10.根据权利要求8所述的方法，其中所述导电材料包括氮化钛。

11.根据权利要求8所述的方法，其中在所述上部部分与所述下部部分之间的边界处，所述上部部分的直径小于所述下部部分的直径。

12.根据权利要求8所述的方法，其中阶状物设置在所述上部部分与所述下部部分之间的边界处。

13.根据权利要求8所述的方法，其进一步包括：

形成电容绝缘膜以及形成上部电极。

14.根据权利要求13所述的方法，其中所述下部电极、所述电容绝缘膜和所述上部电极形成电容器。

15.一种制造半导体装置的方法，其包括：

形成第一绝缘膜；

形成第二绝缘膜；

形成具有开口的第三绝缘膜；

形成第四绝缘膜；

形成第五绝缘膜；

形成从所述第五绝缘膜的表面到达所述第一绝缘膜的底表面的多个孔；

通过在所述孔中填充导体而形成具有上部部分和下部部分的下部电极；

在所述第五绝缘膜与所述第四绝缘膜之间的相邻孔之间形成开口；

通过移除所述第四绝缘膜以及所述第二绝缘膜的一部分而暴露所述下部电极的上部部分；以及

减小所述下部电极的所述上部部分的直径。

16.根据权利要求15所述的方法，其中所述下部电极具有竖直延伸的柱形状。

17.根据权利要求15所述的方法，其中所述下部电极包括氮化钛。

18.根据权利要求15所述的方法，其中所述第一绝缘膜、所述第三绝缘膜和所述第五绝缘膜包括氮化硅膜。

19.根据权利要求15所述的方法，其中所述第二绝缘膜和所述第四绝缘膜包括氧化硅膜。

20.根据权利要求15所述的方法，其进一步包括：

移除所述第二绝缘膜；

形成电容绝缘膜；以及

形成上部电极。

21.根据权利要求15所述的方法，其中减小所述下部电极的所述上部部分的所述直径在所述上部部分与所述下部部分之间的边界处提供阶状物。