CN113492114B - 一种用于集成电路的半导体芯片测试方法及其测试装置 - Google Patents

一种用于集成电路的半导体芯片测试方法及其测试装置 Download PDF

Info

Publication number
CN113492114B
CN113492114B CN202111046392.1A CN202111046392A CN113492114B CN 113492114 B CN113492114 B CN 113492114B CN 202111046392 A CN202111046392 A CN 202111046392A CN 113492114 B CN113492114 B CN 113492114B
Authority
CN
China
Prior art keywords
semiconductor chip
test
tested
serial number
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111046392.1A
Other languages
English (en)
Other versions
CN113492114A (zh
Inventor
刘威威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN202111046392.1A priority Critical patent/CN113492114B/zh
Publication of CN113492114A publication Critical patent/CN113492114A/zh
Application granted granted Critical
Publication of CN113492114B publication Critical patent/CN113492114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/02—Measures preceding sorting, e.g. arranging articles in a stream orientating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/36—Sorting apparatus characterised by the means used for distribution
    • B07C5/361—Processing or control devices therefor, e.g. escort memory
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/36—Sorting apparatus characterised by the means used for distribution
    • B07C5/361—Processing or control devices therefor, e.g. escort memory
    • B07C5/362—Separating or distributor mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Biology (AREA)
  • Evolutionary Computation (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种用于集成电路的半导体芯片测试方法、测试装置、测试系统、测试设备及计算机可读存储介质，通过在测试前为半导体芯片分配唯一标识，从而在利用分选机将半导体芯片送入测试位进行测试的过程中，可以将测试数据与唯一标识进行关联存储；按预设分类规则分析测试数据得到半导体芯片的分类结果，在完成测试后，根据唯一标识和分类结果生成打标序列号，控制打标机将打标序列号打印在半导体芯片上，从而建立了半导体芯片的唯一标识、测试数据、分类结果与打标序列号的关联，不仅实现了整个测试过程的自动化，还可以关联存储测试数据以便后期追踪，还可以按分类需要根据打标序列号对半导体芯片进行分类。

Description

一种用于集成电路的半导体芯片测试方法及其测试装置
技术领域
本申请涉及半导体测试技术领域，特别是涉及一种用于集成电路的半导体芯片测试方法及其测试装置、测试系统、测试设备、计算机可读存储介质。
背景技术
半导体芯片的测试通常包括耐压测试、低压性能参数测试等。现有的半导体芯片测试方案主要有两种。一种是对半导体芯片测试完成后，对性能指标合格的半导体芯片和性能指标不合格的半导体芯片分别进行打标，方便后续工序的筛选。另一种是首先使用打标机器对待测试的半导体芯片进行打标后，再对半导体芯片进行测试，而后将测试数据与打上的标签一一对应存储。
应用前一种测试方案，虽然可以实现对半导体芯片的全自动测试，但只能对半导体芯片进行合格与不合格的分类，无法对半导体芯片的具体测试数据进行追踪。应用后一种方案，虽然可以进行测试数据追踪以便进一步分类与数据分析，但打标过程和测试过程需要在两台机器上操作，无法实现全自动化，且无法自动进行合格与不合格的分类。
提供一种高自动化且能够依据测试结果分类的半导体芯片测试方案，是本领域技术人员需要解决的技术问题。
发明内容
本申请的目的是提供一种用于集成电路的半导体芯片测试方法及其测试装置、测试系统、测试设备、计算机可读存储介质，具有高自动化且能够依据测试结果对半导体芯片进行分类筛选。
为解决上述技术问题，本申请提供一种用于集成电路的半导体芯片测试方法，包括：
为待测的半导体芯片分配唯一标识；
利用分选机将待测的所述半导体芯片送入测试位，以利用所述测试位对应的测试设备对待测的所述半导体芯片进行性能测试，并将测试数据与所述半导体芯片的唯一标识进行关联存储；
按预设分类规则分析所述半导体芯片的测试数据，得到所述半导体芯片的分类结果；
在完成对所述半导体芯片的测试后，根据所述半导体芯片的唯一标识和所述半导体芯片的分类结果生成所述半导体芯片的打标序列号；
控制打标机将所述打标序列号打印在所述半导体芯片上。
可选的，所述为待测的半导体芯片分配唯一标识，具体包括：
向扫码枪发送扫码指令，以获取所述扫码枪扫描得到的待测的所述半导体芯片的生产信息标识；
根据所述生产信息标识为待测的所述半导体芯片分配所述生产信息标识下的流水号；
根据所述生产信息标识和所述流水号生成待测的所述半导体芯片的唯一标识。
可选的，所述利用分选机将待测的所述半导体芯片送入测试位，以利用所述测试位对应的测试设备对待测的所述半导体芯片进行性能测试，并将测试数据与所述半导体芯片的唯一标识进行关联存储，具体包括：
当待测的所述半导体芯片进入所述分选机上第一个所述测试位时，为待测的所述半导体芯片分配临时编号；
利用所述测试设备对待测的所述半导体芯片进行性能测试，并将所述测试设备输出的所述半导体芯片的单项测试数据存入所述半导体芯片的临时编号对应的结构体类型数组；
将所述结构体类型数组中存储的单项测试数据汇总入所述半导体芯片的测试数据，以与所述半导体芯片的唯一标识进行关联存储；
所述按预设分类规则分析所述半导体芯片的测试数据，得到所述半导体芯片的分类结果，具体包括：
按所述预设分类规则分析所述半导体芯片的单项测试数据，得到所述半导体芯片的单项分类结果，并将所述单项分类结果存入所述结构体类型数组；
以所述结构体类型数组存储的各所述单项分类结果为完成测试的所述半导体芯片的分类结果。
可选的，在所述利用分选机将待测的所述半导体芯片送入测试位，以利用所述测试位对应的测试设备对待测的所述半导体芯片进行性能测试，并将测试数据与所述半导体芯片的唯一标识进行关联存储之前，还包括：
获取待测的所述半导体芯片的相关测试项；
根据所述相关测试项配置各所述测试位对应的所述测试设备对待测的所述半导体芯片的测试项目。
可选的，所述根据所述半导体芯片的唯一标识和所述半导体芯片的分类结果生成所述半导体芯片的打标序列号，具体包括：
组合所述半导体芯片的唯一标识和所述半导体芯片的分类结果，得到所述半导体芯片的初始序列号；
对所述半导体芯片的初始序列号进行加密，得到所述半导体芯片的打标序列号。
可选的，还包括：
按所述半导体芯片的分类结果，控制所述分选机将所述半导体芯片分类输出。
为解决上述技术问题，本申请还提供一种用于集成电路的半导体芯片测试装置，包括：
标识分配单元，用于为待测的半导体芯片分配唯一标识；
测试单元，用于利用分选机将待测的所述半导体芯片送入测试位，以利用所述测试位对应的测试设备对待测的所述半导体芯片进行性能测试，并将测试数据与所述半导体芯片的唯一标识进行关联存储；
分类单元，用于按预设分类规则分析所述半导体芯片的测试数据，得到所述半导体芯片的分类结果；
生成单元，用于在完成对所述半导体芯片的测试后，根据所述半导体芯片的唯一标识和所述半导体芯片的分类结果生成所述半导体芯片的打标序列号；
打标单元，用于控制打标机将所述打标序列号打印在所述半导体芯片上。
为解决上述技术问题，本申请还提供一种用于集成电路的半导体芯片测试系统，包括：主控板，分选机，打标机和测试设备；
其中，所述分选机、所述打标机和所述测试设备分别与所述主控板通信连接；所述测试设备安装于所述分选机的测试位，所述打标机安装于所述分选机的打标位；
所述主控板用于执行如上述任意一项所述的用于集成电路的半导体芯片测试方法。
为解决上述技术问题，本申请还提供一种用于集成电路的半导体芯片测试设备，包括：
存储器，用于存储指令，所述指令包括上述任意一项所述用于集成电路的半导体芯片测试方法的步骤；
处理器，用于执行所述指令。
为解决上述技术问题，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述用于集成电路的半导体芯片测试方法的步骤。
本申请所提供的用于集成电路的半导体芯片测试方法，通过在测试前为半导体芯片分配唯一标识，从而在利用分选机将半导体芯片送入测试位进行测试的过程中，可以将测试数据与唯一标识进行关联存储；按预设分类规则分析测试数据得到半导体芯片的分类结果，在完成测试后，根据唯一标识和分类结果生成打标序列号，控制打标机将打标序列号打印在半导体芯片上，从而建立了半导体芯片的唯一标识、测试数据、分类结果与打标序列号的关联，不仅实现了整个测试过程的自动化，还可以关联存储测试数据以便后期追踪，还可以按分类需要根据打标序列号对半导体芯片进行分类，具有高自动化且实现了依据测试结果对半导体芯片进行分类筛选。
由于基于测试数据对半导体芯片进行分类，有助于查看完成测试的半导体芯片通过了哪些测试、未通过哪些测试，从而方便统计出不合格的原因，此时可以针对性地对不合格品进行切片研究等，从而改进工艺或电路，提高良品率；同时，不合格品的测试数据与序列号也对应存储，可以对不合格品的测试数据进行查询，对不合格品进行深入分析。对于合格的半导体芯片进行分级存储，可以方便地实现分级售卖；由于对合格品进行分级存储的依据是与在测芯片最相关的测试参数的好坏，因此，可以对分级后的半导体芯片进行切片等研究，从而改进工艺或电路，提高芯片的优秀率；虽然对合格品进行分级存储的依据是与在测芯片最相关的测试参数的好坏，但是有的芯片客户还关注其他测试参数，故此时，即可在一次分级的基础上，通过扫描芯片上的序列号快速得到其他测试参数进行二次分级，从而满足客户的多重需求。
基于半导体芯片测试的分类结果和半导体芯片的唯一标识（具体可以采用生产信息标识加流水号的形式）生成打标序列号，具体可以对不合格品的打标直接采用流水号+性能等级的方式，而对合格品进行打标的原始数据中包含了芯片的生产日期和测试性能等参数，同时，由于不合格品是对内进行分析使用的，并不对外公开，而合格品是对外进行公开售卖的，因此，为了对合格品的原始数据进行保密，采用加密的打标方式，使其他人无法知道芯片的生产信息和内部数据；由于随机数和排序的存在，即使连续的数字得到的结果也是几乎不可关联的，因此，该特殊的加密方式使得序列号无法找到规则，其他人无法模仿该序列号，达到防伪的效果；由于计算及排序过程中没有信息丢失，所以在本地可以通过计算快速还原原始数据，因此，可以实现离线查询，方便后续对测试数据进行查询以及根据测试结果二次分级。
本申请还提供一种用于集成电路的半导体芯片测试装置、测试系统、测试设备、计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种用于集成电路的半导体芯片测试方法的流程图；
图2为本申请实施例提供的一种用于集成电路的半导体芯片测试装置的结构示意图；
图3为本申请实施例提供的一种用于集成电路的半导体芯片测试系统的结构示意图；
图4为本申请实施例提供的一种用于集成电路的半导体芯片测试设备的结构示意图。
具体实施方式
本申请的核心是提供一种用于集成电路的半导体芯片测试方法及其测试装置、测试系统、测试设备、计算机可读存储介质，具有高自动化且能够依据测试结果对半导体芯片进行分类筛选。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例一
图1为本申请实施例提供的一种用于集成电路的半导体芯片测试方法的流程图。
如图1所示，本申请实施例提供的用于集成电路的半导体芯片测试方法包括：
S101：为待测的半导体芯片分配唯一标识。
S102：利用分选机将待测的半导体芯片送入测试位，以利用测试位对应的测试设备对待测的半导体芯片进行性能测试，并将测试数据与半导体芯片的唯一标识进行关联存储。
S103：按预设分类规则分析半导体芯片的测试数据，得到半导体芯片的分类结果。
S104：在完成对半导体芯片的测试后，根据半导体芯片的唯一标识和半导体芯片的分类结果生成半导体芯片的打标序列号。
S105：控制打标机将打标序列号打印在半导体芯片上。
分析现有技术中的半导体芯片测试方案可知，若以现有技术中的先测试后打标的方式，虽然可以实现自动化测试以及根据测试结果自动打标，但由于测试过程中各半导体芯片没有唯一标识，在测试过程中无法关联测试数据，故只能得到合格与不合格的简单测试结果，并进行合格与否的打标，才能进行合格与否的分类，更无法自动地进行多级分类统计与测试数据追踪。若以现有技术中先打标后测试的方式，由于打标在前，可以给待测的半导体芯片打上唯一标识，从而在测试过程中关联测试数据，但预先打上的唯一标识并不能给出测试结果，在流水线测试过程中没有建立打标与测试的联系，自然也无法按照测试结果进行分选。
故在本申请实施例中，针对半导体芯片的流水线测试，需使打标序列号包含测试结果的信息，且能够关联半导体芯片的测试数据以便进行后续跟踪。
本申请实施例提供的用于集成电路的半导体芯片测试方法所基于的系统具体可以包括：主控板，分选机，打标机和测试设备；其中，分选机、打标机和测试设备分别与主控板通信连接。测试设备安装于分选机的测试位，按照所需测试项目，测试设备可以有多个，即对应多个测试位。打标机安装于分选机的打标位，为加快测试效率，打标位也可以设置多个，对应多个打标机以同时对多个测完的半导体芯片进行打标。主控板作为核心，由主控芯片及其外围线路组成，用于控制系统中其余装置执行本申请实施例提供的用于集成电路的半导体芯片测试方法的各个步骤。该测试系统还可以包括与主控板连接的显示屏，具体可以采用LCD显示屏，用于显示测试过程中的信息以便测试人员查看。测试系统启动后，主控板初始化，检测测试系统中其余设备通信是否正常，并发送指令初始化其余各设备，并将各设备的初始化信息显示在LCD显示屏上。
对于步骤S101来说，唯一标识与半导体芯片一一对应。半导体芯片分为不同代加工厂家、不同型号、不同生产批次，故该唯一标识可以由半导体芯片的生产信息以及其在同批半导体芯片中的流水号组成。则步骤S101：为待测的半导体芯片分配唯一标识，具体可以包括：
向扫码枪发送扫码指令，以获取扫码枪扫描得到的待测的半导体芯片的生产信息标识；
根据生产信息标识为待测的半导体芯片分配生产信息标识下的流水号；
根据生产信息标识和流水号生成待测的半导体芯片的唯一标识。
其中，扫码枪与主控板通信连接，测试人员将待测的半导体芯片的生产信息标识置于扫码枪的扫描位置，完成生产信息标识的上传。生产信息标识具体可以为上料管编号。上料管是用于存储待测的半导体芯片的料管，上料管编号通常包含同型号同批次半导体芯片的生产信息，主要包括型号、生产日期等。
主控板在获取到扫码枪扫描得到的待测的半导体芯片的生产信息标识后，识别该生产信息标识，判断是否测试过同一生产信息标识的半导体芯片，如果是，则分配同一生产信息标识下对应的新一流水号，例如可以在前一个测完的半导体芯片的流水号基础上加一得到当前待测的半导体芯片的流水号；如果否，则可以为待测的半导体芯片分配任意流水号，如00001。需要说明的是，在对一批半导体芯片进行测试的过程中，从第二次接收到待测的半导体芯片开始，若未录入新的生产信息标识且主控板未关机，则之后的待测的半导体芯片可以自动在上一个待测的半导体芯片的流水号上加一；若重新录入了生产信息标识或主控板关机后再开启，则主控板重新向扫码枪发送扫码指令，以获取扫码枪扫描得到的待测的半导体芯片的生产信息标识。此外，主控板还可以将在测的半导体芯片的生产信息标识、流水号、测试进度显示在LCD显示屏上。
对于步骤S102来说，分选机用于实现半导体芯片在测试过程中的位置移动，半导体芯片在被放入测试系统后，需要按顺序进入分选机上各个测试位，最后进入打标位。各测试位配置有测试设备，用于按照预先配置的测试项目对进入该测试位的半导体芯片进行性能测试，完成测试后由分选机控制进入下一个测试位或打标位。在测试过程中，主控板接收测试设备数据的测试数据，并将测试数据与半导体芯片的唯一标识进行关联存储。
对于步骤S103来说，可以预先根据待测的半导体芯片的型号确定用户对该半导体芯片最关心的性能，据此设置分类规则，或者由测试人员预先设置分类规则，在半导体芯片合格与不合格的基础上进一步划分合格的级别与不合格的级别，以便对测完的半导体芯片进行筛选与分级售卖。例如，可以按照测试数据分析得到用户所关心的指标参数，将测完的半导体芯片分为1类合格品、2类合格品、3类合格品、A类不合格品、B类不合格品、C类不合格品等。步骤S103可以在步骤S102的测试过程中进行，即完成一个测试位的测试后，即确定半导体芯片在该测试位得到的测试数据对应的分类结果，最后汇总所有分类结果；也可以在完成步骤S102的所有测试后进行，即汇总各测试位的测试数据后分析得到分类结果。
对于步骤S104来说，可以设置为经过配置的所有测试位后确认半导体芯片完成测试，或设置为若半导体芯片在某个测试位未通过测试则确认半导体芯片完成测试。确认半导体芯片完成测试后，分选机控制半导体芯片进入打标位。打标位配置有打标机，具体可以采用激光打标机。主控板根据半导体芯片的唯一标识和半导体芯片的分类结果生成半导体芯片的打标序列号，该打标序列号包含半导体芯片的唯一标识信息以及半导体芯片的分类结果信息。
对于步骤S105来说，主控板控制打标机将生成的打标序列号打印在半导体芯片的主体上，以便后续根据打标序列号确定该半导体芯片的分类结果以进行自动化分选，或根据打标序列号追踪该半导体芯片的测试数据以分析芯片改进方向、提高芯片良率。主控板还可以在完成一批半导体芯片的测试后，根据各半导体芯片的测试结果计算芯片良率等参数。
此外，主控板还可以将步骤S104生成的打标序列号和半导体芯片的唯一标识、半导体芯片的测试数据、半导体芯片的分类结果进行关联存储，从而方便后续追踪。
进一步的，主控板将半导体芯片的测试数据、打标序列号等信息发送至上位机，以便上位机进行显示和数据对应存储。
本申请实施例提供的用于集成电路的半导体芯片测试方法，通过在测试前为半导体芯片分配唯一标识，从而在利用分选机将半导体芯片送入测试位进行测试的过程中，可以将测试数据与唯一标识进行关联存储；按预设分类规则分析测试数据得到半导体芯片的分类结果，在完成测试后，根据唯一标识和分类结果生成打标序列号，控制打标机将打标序列号打印在半导体芯片上，从而建立了半导体芯片的唯一标识、测试数据、分类结果与打标序列号的关联，不仅实现了整个测试过程的自动化，还可以关联存储测试数据以便后期追踪，还可以按分类需要根据打标序列号对半导体芯片进行分类，具有高自动化且实现了依据测试结果对半导体芯片进行分类筛选。
实施例二
由于在实际测试过程中，往往会有多个测试位对多个半导体芯片进行测试，同时还可能有半导体芯片在打标位进行打标，各测试位和打标位工作过程中会产生许多临时数据，若通过唯一标识则不方便对诸多临时数据进行关联管理。故在上述实施例的基础上，在本申请实施例提供的用于集成电路的半导体芯片测试方法中，步骤S102：利用分选机将待测的半导体芯片送入测试位，以利用测试位对应的测试设备对待测的半导体芯片进行性能测试，并将测试数据与半导体芯片的唯一标识进行关联存储，具体可以包括：
当待测的半导体芯片进入分选机上第一个测试位时，为待测的半导体芯片分配临时编号；
利用测试设备对待测的半导体芯片进行性能测试，并将测试设备输出的半导体芯片的单项测试数据存入半导体芯片的临时编号对应的结构体类型数组；
将结构体类型数组中存储的单项测试数据汇总入半导体芯片的测试数据，以与半导体芯片的唯一标识进行关联存储。
步骤S103：按预设分类规则分析半导体芯片的测试数据，得到半导体芯片的分类结果，具体可以包括：
按预设分类规则分析半导体芯片的单项测试数据，得到半导体芯片的单项分类结果，并将单项分类结果存入结构体类型数组；
以结构体类型数组存储的各单项分类结果为完成测试的半导体芯片的分类结果。
在具体实施中，当分选机控制待测的半导体芯片进入第一个测试位后，分选机将到位信息发送给主控板，主控板即接收到一个中断信号。主控板收到该中断信号后给当前位于第一个测试位的待测的半导体芯片分配一个临时的顺序编号x，编号范围可以为0-9，下一个进入第一个测试位的待测的半导体芯片临时编号为x+1，以此类推，直到编号到09，再从00开始循环。需要说明的是，这只是一种设置临时编号的方式的举例，在实际应用中，可以根据需要设置不同的临时编号分配方式，原则上使同一时间内各在测的半导体芯片的临时编号不同即可。为防止测试过程中出现在测半导体芯片卡料等问题，将可选编号总数设计为大于测试位数量和打标位数量之和。例如通常设置三个测试位和一个打标位，则将临时编号设计为从00到09循环。
设计结构体类型数组TESTRESULT[x]（x为临时编号）用于存储测试过程中产生的单项测试数据和单项分类结果，并在完成所有测试后将结构体类型数组TESTRESULT[x]中的数据与半导体芯片的唯一标识进行关联存储。
实施例三
在实施例二的基础上，下面以设置三个测试位对步骤S102和步骤S103进行进一步举例说明。
设置测试位1用于进行半导体芯片的耐压测试；测试位2、测试位3分别用于进行不同的低压性能参数测试，如输出电压、输出电流、静态电流以及频率等。也可以按照与半导体芯片最相关的性能设置不同测试位的测试项目。
主控板发送开始测试指令给测试位1的测试设备，并将FLAG标志位31置0；其中FLAG标志位31为低电平时表示耐压测试位正在测试。
主控板查询测试位1测试是否完成，测试完成则保存数据到结构体类型数组TESTRESULT[x]。同时，根据测试结果，结构体类型数组TESTRESULT[x]形成以下标记位：
当所测试的所有高压参数均在大于等于额定参数的100%时，半导体芯片仍正常工作，则为合格；
当所测试的所有高压参数均在大于等于额定参数110%时，半导体芯片仍正常工作，标记为1类合格品；
当所测试的所有高压参数均在大于等于额定参数105%，且小于额定参数110%时，半导体芯片仍正常工作，标记为2类合格品；
当所测试的所有高压参数均在大于等于额定参数100%，且小于额定电压105%时，半导体芯片仍正常工作，标记为3类合格品；
当所测试的任一个高压参数在小于额定参数100%时，半导体芯片无法正常工作，则为不合格，同时标记为C类不合格品。
此处需要说明的是：上文提供的方案为与额定参数相比越大，评级越高，但实际测试过程中有些参数是越接近额定参数评级越高，所以具体判断规则根据芯片类型以及测试方式对应设计。
如确认半导体芯片通过测试位1的测试，则主控板生成标记位并将标记位存入结构体类型数组TESTRESULT[x]，并确认上一个编码的半导体芯片已经被下一测试位取走（即测试位2为空）后，给出进入下一测试位的控制信号，分选机收到控制信号后将半导体芯片转移到下一测试位（测试位2），并将下一个半导体芯片移入测试位1。
在实际测试中，可以将对于一个半导体芯片的测试流程设置为按顺序进行所有测试位的测试后在进入打标位进行打标；也可以在某个测试位未通过测试时，直接进入打标位进行打标而不进行后续测试位的测试，例如半导体芯片未通过测试位1的测试，则主控板确认半导体芯片不合格，在保存结构体类型数组TESTRESULT[x]的数据后，跳过测试位2和测试位3的测试，直接进入步骤S104并控制分选机将该半导体芯片移入打标位，根据半导体芯片的唯一标识和半导体芯片的“C类不合格品”的标记位生成该半导体芯片的打标序列号并进行打标。
当主控板接收到分选机输出的测试位2的芯片到位中断信号时，读取测试位2的半导体芯片的临时编号x。而后主控板发送开始测试指令给测试位2的测试设备，并将FLAG标志位27、26置0；其中，FLAG标志位27、26为低电平时分别表示主控板第一低压测试位开始下降沿和主控板第一低压测试位正在测试。
主控板查询测试位2测试是否完成，测试完成则保存数据到结构体类型数组TESTRESULT[x]。同时，根据测试结果，结构体类型数组TESTRESULT[x]形成以下标记位：
当所测试的所有第一低压测试参数均在大于等于额定参数的100%时，半导体芯片仍正常工作，则为合格；
当所测试的所有第一低压测试参数均在大于等于额定参数110%时，半导体芯片仍正常工作，标记为4类合格品；
当所测试的所有第一低压测试参数均在大于等于额定参数105%，且小于额定参数110%时，半导体芯片仍正常工作，标记为5类合格品；
当所测试的所有第一低压测试参数均在大于等于额定参数100%，且小于额定电压105%时，半导体芯片仍正常工作，标记为6类合格品；
当所测试的任一个第一低压测试参数在小于额定参数100%时，半导体芯片无法正常工作，则为不合格，同时标记为B类不合格品。
需要说明的是，若采用测试失败则跳过后续测试位测试的方案，则半导体芯片到达测试位2说明其已经通过了测试位1的测试，故认为在测试位2未通过测试的半导体芯片性能优于在测试位1未通过测试的半导体芯片，即“B类不合格品”优于“C类不合格品”，以此类推，“A类不合格品”优于“B类不合格品”。
如确认半导体芯片通过测试位2的测试，则主控板生成标记位并将标记位存入结构体类型数组TESTRESULT[x]，并确认上一个编码的半导体芯片已经被下一测试位取走（即测试位3为空）后，给出进入下一测试位的控制信号，分选机收到控制信号后将半导体芯片转移到下一测试位（测试位3），并将下一个半导体芯片移入测试位2。
如确认半导体芯片未通过测试位2的测试，则主控板确认半导体芯片不合格，在保存结构体类型数组TESTRESULT[x]的数据后，跳过测试位3的测试，直接进入步骤S104并控制分选机将该半导体芯片移入打标位，根据半导体芯片的唯一标识和半导体芯片的“B类不合格品”的标记位生成该半导体芯片的打标序列号并进行打标。
当主控板接收到分选机输出的测试位3的芯片到位中断信号时，读取测试位3的半导体芯片的临时编号x。而后主控板发送开始测试指令给测试位3的测试设备，并将FLAG标志位23、22置0；其中，FLAG标志位23、22为低电平时分别表示主控板第二低压测试位开始下降沿和主控板第二低压测试位正在测试。
主控板查询测试位3测试是否完成，测试完成则保存数据到结构体类型数组TESTRESULT[x]。同时，根据测试结果，结构体类型数组TESTRESULT[x]形成以下标记位：
当所测试的所有第二低压测试参数均在大于等于额定参数的100%时，半导体芯片仍正常工作，则为合格；
当所测试的所有第二低压测试参数均在大于等于额定参数110%时，半导体芯片仍正常工作，标记为7类合格品；
当所测试的所有第二低压测试参数均在大于等于额定参数105%，且小于额定参数110%时，半导体芯片仍正常工作，标记为8类合格品；
当所测试的所有第二低压测试参数均在大于等于额定参数100%，且小于额定电压105%时，半导体芯片仍正常工作，标记为9类合格品；
当所测试的任一个第二低压测试参数在小于额定参数100%时，半导体芯片无法正常工作，则为不合格，同时标记为A类不合格品。
如确认半导体芯片通过测试位3的测试，则主控板生成标记位并将标记位存入结构体类型数组TESTRESULT[x]，并确认打标位为空时，给出进入打标位的控制信号，分选机收到控制信号后将半导体芯片转移到打标位，生成该半导体芯片的打标序列号并进行打标，并将下一个半导体芯片移入测试位3。
如确认半导体芯片未通过测试位3的测试，则主控板确认半导体芯片不合格，在保存结构体类型数组TESTRESULT[x]的数据后，控制分选机将该半导体芯片移入打标位，根据半导体芯片的唯一标识和半导体芯片的“A类不合格品”的标记位生成该半导体芯片的打标序列号并进行打标。
实施例四
由于不同型号不同批次的半导体芯片的相关性能可能不同，由此对应的测试项目也有所不同，需要对测试设备进行不同的配置。为方便执行对多种类型半导体芯片的测试，在上述实施例的基础上，在本申请实施例提供的用于集成电路的半导体芯片测试方法中，在步骤S102：利用分选机将待测的半导体芯片送入测试位，以利用测试位对应的测试设备对待测的半导体芯片进行性能测试，并将测试数据与半导体芯片的唯一标识进行关联存储之前，还包括：
获取待测的半导体芯片的相关测试项；
根据相关测试项配置各测试位对应的测试设备对待测的半导体芯片的测试项目。
在具体实施中，可以在识别到待测的半导体芯片的生产信息标识后，根据生产信息标识确定待测的半导体芯片的相关测试项。在同一生产信息标识下的待测的半导体芯片可以仅确定一次相关测试项即可，在对一批半导体芯片进行测试的过程中，从第二次接收到待测的半导体芯片开始，若未录入新的生产信息标识且主控板未关机，则对之后的待测的半导体芯片直接采用第一个待测的半导体芯片所配置的测试项目；若重新录入了生产信息标识或主控板关机后再开启，则主控板进入获取待测的半导体芯片的相关测试项的步骤。
也可以由测试人员输入待测的半导体芯片的相关测试项。主控板在接收到测试人员输入待测的半导体芯片的相关测试项后，再进行测试设备的测试项目配置，若未接收到输入的相关测试项，则延续此前的测试项目配置。
实施例五
在上述实施例的基础上，主控板在收到打标机发送的半导体芯片到位中断信号时，将FLAGST标志位bit[18]置0，其中FLAGST标志位bit[18]为低电平时表示芯片到达打标位。主控板根据半导体芯片的唯一标识和半导体芯片的分类结果生成半导体芯片的打标序列号，具体地，根据结构体类型数组TESTRESULT[x]中的数据，确定半导体芯片在各测试位的标记位，连同唯一标识组成打标序列号。
例如，若半导体芯片测试合格时，如三次测试结果均为最优性能，则三个标记位分别为1、4、7；获取步骤S101中分类的唯一标识，如该半导体芯片的生产日期为2021年第二季度，流水号为00001，则可以生成序列号1214700001。
若同一批次的另一半导体芯片测试不合格，如在测试位1、测试位2均通过测试，但在测试位3未通过测试，其流水号为00002，则可以生成序列号00002-A。
主控板生成打标序列号后，给打标机发送开始打标信号，等待打标机回复请求发送打标序列号指令后，向打标机发送打标序列号。打标机将打标序列号打印在半导体芯片的主体上之后，发送打标完成指令给主控板。
而为了防止半导体芯片在出厂后信息泄露，在本申请实施例提供的用于集成电路的半导体芯片测试方法中，步骤S104中根据半导体芯片的唯一标识和半导体芯片的分类结果生成半导体芯片的打标序列号，具体包括：
组合半导体芯片的唯一标识和半导体芯片的分类结果，得到半导体芯片的初始序列号；
对半导体芯片的初始序列号进行加密，得到半导体芯片的打标序列号。
在具体实施中，预先约定加密方法和解密方法，在进行芯片测试时对由半导体芯片的唯一标识和半导体芯片的分类结果组成的初始序列号进行加密得到打标序列号，在需要追踪测试数据时，由具有解密权限的一方对打标序列号解密得到初始序列号，即可识别其中所包含的生产信息、流水号和分类结果，以进一步追踪测试数据和芯片性能指标。
对初始序列号的加密方法具体可以包括：
得到初始序列号后，将初始序列号各位相加求和得到第一和值，将第一和值除以10的第一余数作为校验码，将校验码置于初始序列号的最后一位，而后在整数0至9中取一个随机数置于校验码后一位，得到第一编码；
记第一编码最后一位定义为X，记第一编码倒数第二位定义为Y，计算X+Y除以10的余数，记为第一编码倒数第二位对应的第二余数；
继而记第二余数为Z，记第一编码倒数第三位为W，计算W+(X+1)Z+C除以10的余数得到第三余数；
循环开始，令X等于Z，令Z为上一步求得的第三余数，令W为第一编码倒数第四位，计算W+(X+1)Z+C除以10的余数得到当前计算中的第三余数后，回到循环开始，直至取完第一编码所有位的数字；
将上述计算得到的第二余数和各第三余数按计算顺序逆序排列，得到第二编码；
根据预先约定的随机数与随机排列方式的对应关系，根据第一编码中的随机数对第二编码进行重新排列，得到第三编码；
将随机数置于第三编码的约定位置，得到打标序列号。
通过上述方式对由半导体芯片的唯一标识和半导体芯片的分类结果组合而成的初始序列号进行加密，使得非法人员无法轻易从打标序列号中得知半导体芯片的唯一标识分类结果；而具有解密权限的一方通过基于上述加密过程建立的解密过程，可以通过对打标序列号扫码录入计算机，自动进行解密计算得到初始序列号，从而获知该半导体芯片的准确信息。
例如，半导体芯片的初始序列号为1214700001，各位相加求和，1+2+1+4+7+0+0+0+0+1=16，除10取余作为校验码，16÷10=1…6，把校验码6补在原编码后面得到新的编码12147000016；取一个0到9的随机数C，假设C是1，把随机数C补在新的编码后方，得到第一编码121470000161；（12位）
取第一编码最后一位定义为X，取第一编码倒数第二位定义为Y，计算X+Y除以10的余数，记为第一编码倒数第二位对应的第二余数，这里是7；
令Z等于上一步的第二余数7，取第一编码倒数第三位即1，令W=1，计算W+(X+1)Z+C，计算上面算式结果除10求得第一编码倒数第三位对应的第三余数为0；
循环开始，令X等于Z，令Z等于上一步的第三余数，取第一编码的倒数第四位即0，令W=0，计算W+(X+1)Z+C，计算上面算式结果除10求余数得到当前计算中的第三余数，回到循环开始，直到第一编码的所有数都取完为止；
将上述计算得到的第二余数和各第三余数按计算顺序逆序排布，得到第二编码34289202207（11位），每个随机数对应一种随机排序方式，此时根据随机数C=1，对刚刚计算出来的数字34289202207（11位）进行重新排序，得到第三编码29027482203（11位）；随机数和重新排序方式对应表格见表1；
按约定将随机数C放在第三编码的最后一位得到结果得到打标序列号290274822031，方便解密方扫码识别得到此颗芯片的准确信息；
此时，得到的打标序列号290274822031和初始序列号1214700001几乎不可肉眼辨识直接关联。
表1 随机数C和重新排序方式对应表格
Figure 515813DEST_PATH_IMAGE001
需要说明的是，本申请实施例仅是给出了一种可选的加密方式，在实际应用中，也可以采用其他方式对初始序列号加密得到打标序列号。若采用本申请实施例提供的加密方式，初始序列号的生成方式、随机数的形式、随机数对应的随机排序方式、随机数放置在初始序列号中的位置、随机数放置在第三编码中的位置等均可以进行另行设定，或由测试方和解密方约定定时更换。
实施例六
为方便芯片分级售卖，在上述实施例的基础上，本申请实施例提供的用于集成电路的半导体芯片测试方法还包括：
按半导体芯片的分类结果，控制分选机将半导体芯片分类输出。
在具体实施中，可以由主控板在确认打标机完成对半导体芯片的打标后，根据半导体芯片的分类结果，控制分选机将半导体芯片通过分选梭排放至不同的收料管中。
例如，当半导体芯片的分类结果为A、B、C时，说明半导体芯片测试不合格，则主控板控制分选机通过分选梭将不合格的半导体芯片分别排放至A、B或C不良品的收料管中。
当半导体芯片的分类结果不为A、B、C时，说明半导体芯片测试合格，此时，根据输入的与待测的半导体芯片性能最相关的测试位的测试结果，对合格半导体芯片进行分类；如当与待测的半导体芯片性能最相关的测试位为测试位2时，则将4类合格品通过分选梭排放到01收料管中，将5类合格品通过分选梭排放到02收料管中，将6类合格品通过分选梭排放到03收料管中。
虽然对合格品进行分级存储的依据是与在测芯片最相关的测试参数的好坏，但是有的芯片客户还关注其他测试参数，故此时，即可在一次分级的基础上，通过扫描芯片上的打标序列号快速得到其他测试参数进行二次分级，从而满足客户的多重需求。
上文详述了用于集成电路的半导体芯片测试方法对应的各个实施例，在此基础上，本申请还公开了与上述方法对应的用于集成电路的半导体芯片测试装置、测试系统、测试设备、计算机可读存储介质。
实施例七
图2为本申请实施例提供的一种用于集成电路的半导体芯片测试装置的结构示意图。
如图2所示，本申请实施例提供的用于集成电路的半导体芯片测试装置包括：
标识分配单元201，用于为待测的半导体芯片分配唯一标识；
测试单元202，用于利用分选机将待测的半导体芯片送入测试位，以利用测试位对应的测试设备对待测的半导体芯片进行性能测试，并将测试数据与半导体芯片的唯一标识进行关联存储；
分类单元203，用于按预设分类规则分析半导体芯片的测试数据，得到半导体芯片的分类结果；
生成单元204，用于在完成对半导体芯片的测试后，根据半导体芯片的唯一标识和半导体芯片的分类结果生成半导体芯片的打标序列号；将打标序列号和半导体芯片的唯一标识、半导体芯片的测试数据、半导体芯片的分类结果进行关联存储；
打标单元205，用于控制打标机将打标序列号打印在半导体芯片上。
进一步的，本申请实施例提供的用于集成电路的半导体芯片测试装置还包括：
获取单元，用于获取待测的半导体芯片的相关测试项；
配置单元，用于根据相关测试项配置各测试位对应的测试设备对待测的半导体芯片的测试项目。
进一步的，本申请实施例提供的用于集成电路的半导体芯片测试装置还包括：
输出单元，用于按半导体芯片的分类结果，控制分选机通过分选梭将半导体芯片分类输出至不同的收料管中。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
实施例八
图3为本申请实施例提供的一种用于集成电路的半导体芯片测试系统的结构示意图。
如图3所示，本申请实施例提供的用于集成电路的半导体芯片测试系统包括：主控板301，分选机302，打标机303和测试设备304；
其中，分选机302、打标机303和测试设备304分别与主控板301通信连接；测试设备304安装于分选机302的测试位，打标机303安装于分选机302的打标位；
主控板301用于执行如上述任意一项实施例的用于集成电路的半导体芯片测试方法。
由于系统部分的实施例与方法部分的实施例相互对应，因此系统部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
实施例九
图4为本申请实施例提供的一种用于集成电路的半导体芯片测试设备的结构示意图。
如图4所示，本申请实施例提供的用于集成电路的半导体芯片测试设备包括：
存储器410，用于存储指令，所述指令包括上述任意一项实施例所述的用于集成电路的半导体芯片测试方法的步骤；
处理器420，用于执行所述指令。
其中，处理器420可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器420可以采用数字信号处理DSP（Digital Signal Processing）、现场可编程门阵列FPGA（Field－Programmable Gate Array）、可编程逻辑阵列PLA（Programmable LogicArray）中的至少一种硬件形式来实现。处理器420也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器CPU（CentralProcessing Unit）；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器420可以集成有图像处理器GPU（Graphics Processing Unit），GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器420还可以包括人工智能AI（Artificial Intelligence）处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器410可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器410还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器410至少用于存储以下计算机程序411，其中，该计算机程序411被处理器420加载并执行之后，能够实现前述任一实施例公开的用于集成电路的半导体芯片测试方法中的相关步骤。另外，存储器410所存储的资源还可以包括操作系统412和数据413等，存储方式可以是短暂存储或者永久存储。其中，操作系统412可以为Windows。数据413可以包括但不限于上述方法所涉及到的数据。
在一些实施例中，用于集成电路的半导体芯片测试设备还可包括有显示屏430、电源440、通信接口450、输入输出接口460、传感器470以及通信总线480。
本领域技术人员可以理解，图4中示出的结构并不构成对用于集成电路的半导体芯片测试设备的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的用于集成电路的半导体芯片测试设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的用于集成电路的半导体芯片测试方法，效果同上。
实施例十
需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。
为此，本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如用于集成电路的半导体芯片测试方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器ROM（Read-OnlyMemory）、随机存取存储器RAM（Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的用于集成电路的半导体芯片测试方法的步骤，效果同上。
以上对本申请所提供的一种用于集成电路的半导体芯片测试方法及其测试装置、测试系统、测试设备、计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、系统、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (7)

1.一种用于集成电路的半导体芯片测试方法，其特征在于，基于主控板，包括：
为待测的半导体芯片分配唯一标识；
利用分选机将待测的所述半导体芯片送入测试位，以利用所述测试位对应的测试设备对待测的所述半导体芯片进行性能测试，并将测试数据与所述半导体芯片的唯一标识进行关联存储；
按预设分类规则分析所述半导体芯片的测试数据，得到所述半导体芯片的分类结果；
在完成对所述半导体芯片的测试后，根据所述半导体芯片的唯一标识和所述半导体芯片的分类结果生成所述半导体芯片的打标序列号；
将所述打标序列号和所述半导体芯片的唯一标识、所述半导体芯片的测试数据、所述半导体芯片的分类结果进行关联存储；
控制打标机将所述打标序列号打印在所述半导体芯片上；
按所述半导体芯片的分类结果，控制所述分选机通过分选梭将所述半导体芯片分类输出至不同的收料管中；
其中，所述为待测的半导体芯片分配唯一标识，具体包括：
向扫码枪发送扫码指令，以获取所述扫码枪扫描得到的待测的所述半导体芯片的生产信息标识；
根据所述生产信息标识为待测的所述半导体芯片分配所述生产信息标识下的流水号；
根据所述生产信息标识和所述流水号生成待测的所述半导体芯片的唯一标识；
所述生产信息标识为用于存储待测的所述半导体芯片的上料管的上料管编号；所述上料管编号包括待测的所述半导体芯片的型号、生产日期；
所述利用分选机将待测的所述半导体芯片送入测试位，以利用所述测试位对应的测试设备对待测的所述半导体芯片进行性能测试，并将测试数据与所述半导体芯片的唯一标识进行关联存储，具体包括：
当待测的所述半导体芯片进入所述分选机上第一个所述测试位时，为待测的所述半导体芯片分配临时编号；
利用所述测试设备对待测的所述半导体芯片进行性能测试，并将所述测试设备输出的所述半导体芯片的单项测试数据存入所述半导体芯片的临时编号对应的结构体类型数组；
将所述结构体类型数组中存储的单项测试数据汇总入所述半导体芯片的测试数据，以与所述半导体芯片的唯一标识进行关联存储；
所述按预设分类规则分析所述半导体芯片的测试数据，得到所述半导体芯片的分类结果，具体包括：
按所述预设分类规则分析所述半导体芯片的单项测试数据，得到所述半导体芯片的单项分类结果，并将所述单项分类结果存入所述结构体类型数组；
以所述结构体类型数组存储的各所述单项分类结果为完成测试的所述半导体芯片的分类结果。
2.根据权利要求1所述的半导体芯片测试方法，其特征在于，在所述利用分选机将待测的所述半导体芯片送入测试位，以利用所述测试位对应的测试设备对待测的所述半导体芯片进行性能测试，并将测试数据与所述半导体芯片的唯一标识进行关联存储之前，还包括：
获取待测的所述半导体芯片的相关测试项；
根据所述相关测试项配置各所述测试位对应的所述测试设备对待测的所述半导体芯片的测试项目。
3.根据权利要求1所述的半导体芯片测试方法，其特征在于，所述根据所述半导体芯片的唯一标识和所述半导体芯片的分类结果生成所述半导体芯片的打标序列号，具体包括：
组合所述半导体芯片的唯一标识和所述半导体芯片的分类结果，得到所述半导体芯片的初始序列号；
对所述半导体芯片的初始序列号进行加密，得到所述半导体芯片的打标序列号；
其中，对所述半导体芯片的初始序列号进行加密，得到所述半导体芯片的打标序列号，具体包括：
将所述初始序列号各位相加求和得到第一和值，将所述第一和值除以10的第一余数作为校验码，将所述校验码置于所述初始序列号的最后一位，而后在整数0至9中取一个随机数置于校验码后一位，得到第一编码；
记所述第一编码最后一位定义为X，记所述第一编码倒数第二位定义为Y，计算X+Y除以10的余数，记为所述第一编码倒数第二位对应的第二余数；
继而记所述第二余数为Z，记所述第一编码倒数第三位为W，计算W+(X+1)Z+C除以10的余数得到第三余数；
循环开始，令X等于Z，令Z为上一步求得的所述第三余数，令W为所述第一编码倒数第四位，计算W+(X+1)Z+C除以10的余数得到当前计算中的所述第三余数后，回到循环开始，直至取完所述第一编码所有位的数字；
将上述计算得到的所述第二余数和各所述第三余数按计算顺序逆序排列，得到第二编码；
根据预先约定的所述随机数与随机排列方式的对应关系，根据所述第一编码中的所述随机数对所述第二编码进行重新排列，得到第三编码；
将所述随机数置于所述第三编码的约定位置，得到所述打标序列号。
4.一种用于集成电路的半导体芯片测试装置，其特征在于，应用于主控板，包括：
标识分配单元，用于为待测的半导体芯片分配唯一标识；具体用于向扫码枪发送扫码指令，以获取所述扫码枪扫描得到的待测的所述半导体芯片的生产信息标识；根据所述生产信息标识为待测的所述半导体芯片分配所述生产信息标识下的流水号；根据所述生产信息标识和所述流水号生成待测的所述半导体芯片的唯一标识；所述生产信息标识为用于存储待测的所述半导体芯片的上料管的上料管编号；所述上料管编号包括待测的所述半导体芯片的型号、生产日期；
测试单元，用于利用分选机将待测的所述半导体芯片送入测试位，以利用所述测试位对应的测试设备对待测的所述半导体芯片进行性能测试，并将测试数据与所述半导体芯片的唯一标识进行关联存储；具体用于当待测的所述半导体芯片进入所述分选机上第一个所述测试位时，为待测的所述半导体芯片分配临时编号；利用所述测试设备对待测的所述半导体芯片进行性能测试，并将所述测试设备输出的所述半导体芯片的单项测试数据存入所述半导体芯片的临时编号对应的结构体类型数组；将所述结构体类型数组中存储的单项测试数据汇总入所述半导体芯片的测试数据，以与所述半导体芯片的唯一标识进行关联存储；
分类单元，用于按预设分类规则分析所述半导体芯片的测试数据，得到所述半导体芯片的分类结果；具体用于按所述预设分类规则分析所述半导体芯片的单项测试数据，得到所述半导体芯片的单项分类结果，并将所述单项分类结果存入所述结构体类型数组；以所述结构体类型数组存储的各所述单项分类结果为完成测试的所述半导体芯片的分类结果；
生成单元，用于在完成对所述半导体芯片的测试后，根据所述半导体芯片的唯一标识和所述半导体芯片的分类结果生成所述半导体芯片的打标序列号；将所述打标序列号和所述半导体芯片的唯一标识、所述半导体芯片的测试数据、所述半导体芯片的分类结果进行关联存储；
打标单元，用于控制打标机将所述打标序列号打印在所述半导体芯片上；
输出单元，用于按所述半导体芯片的分类结果，控制所述分选机通过分选梭将所述半导体芯片分类输出至不同的收料管中。
5.一种用于集成电路的半导体芯片测试系统，其特征在于，包括：主控板，分选机，打标机和测试设备；
其中，所述分选机、所述打标机和所述测试设备分别与所述主控板通信连接；所述测试设备安装于所述分选机的测试位，所述打标机安装于所述分选机的打标位；
所述主控板用于执行如权利要求1至3任意一项所述的用于集成电路的半导体芯片测试方法。
6.一种用于集成电路的半导体芯片测试设备，其特征在于，包括：
存储器，用于存储指令，所述指令包括权利要求1至3任意一项所述用于集成电路的半导体芯片测试方法的步骤；
处理器，用于执行所述指令。
7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至3任意一项所述用于集成电路的半导体芯片测试方法的步骤。
CN202111046392.1A 2021-09-08 2021-09-08 一种用于集成电路的半导体芯片测试方法及其测试装置 Active CN113492114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111046392.1A CN113492114B (zh) 2021-09-08 2021-09-08 一种用于集成电路的半导体芯片测试方法及其测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111046392.1A CN113492114B (zh) 2021-09-08 2021-09-08 一种用于集成电路的半导体芯片测试方法及其测试装置

Publications (2)

Publication Number Publication Date
CN113492114A CN113492114A (zh) 2021-10-12
CN113492114B true CN113492114B (zh) 2021-11-16

Family

ID=77996058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111046392.1A Active CN113492114B (zh) 2021-09-08 2021-09-08 一种用于集成电路的半导体芯片测试方法及其测试装置

Country Status (1)

Country Link
CN (1) CN113492114B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113945788B (zh) * 2021-10-14 2024-01-30 深圳市杰普特光电股份有限公司 检测方法、装置、检测设备、电子设备及可读存储介质
CN114076891B (zh) * 2021-11-18 2024-08-30 中大智能科技股份有限公司 一种芯片检测系统
CN114289339B (zh) * 2021-12-10 2023-09-26 郑州信大捷安信息技术股份有限公司 一种芯片自动化检测方法和装置
CN114505257B (zh) * 2022-01-18 2023-02-14 深圳格芯集成电路装备有限公司 分料方法、分料装置、终端设备及计算机可读存储介质
CN115792768B (zh) * 2023-01-04 2023-05-12 俐玛光电科技(北京)有限公司 一种集成电路测试的监测方法、装置及电子设备
CN115904915B (zh) * 2023-02-06 2024-02-23 北京智芯微电子科技有限公司 芯片功能验证系统、方法、存储介质及处理器
CN115983724B (zh) * 2023-03-20 2023-06-23 锱云(上海)物联网科技有限公司 一种产品质量验收方法和系统
CN117973419B (zh) * 2023-12-02 2024-07-19 德浦勒仪表(广州)有限公司 一种用于硅麦克风的校准参数的数据搬运方法、装置、电子设备及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
KR100660640B1 (ko) * 2005-08-18 2006-12-21 삼성전자주식회사 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
CN104923494A (zh) * 2015-06-30 2015-09-23 歌尔声学股份有限公司 一种电子元器件规模化自动分辨合格品的方法及其系统
US10108925B1 (en) * 2016-07-07 2018-10-23 Xilinx, Inc. Chip tracking with marking database
CN106311633B (zh) * 2016-08-30 2019-01-22 福州派利德电子科技有限公司 集成电路芯片多工位串联带打标测试分选装置
CN107138435B (zh) * 2017-07-12 2023-08-08 富士电机（中国）有限公司 功率半导体器件的分类系统和分类方法
CN107808831B (zh) * 2017-11-10 2021-03-16 上海华岭集成电路技术股份有限公司 全程可溯源半导体测试数据记录方法
CN112415358A (zh) * 2019-08-22 2021-02-26 上海为彪汽配制造有限公司 一种故障追溯方法、存储介质、电子设备及系统

Also Published As

Publication number Publication date
CN113492114A (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
CN113492114B (zh) 一种用于集成电路的半导体芯片测试方法及其测试装置
CN110675163A (zh) 实现生产流程追溯的方法、系统、存储介质及电子设备
CN105573902B (zh) 一种应用程序的测试方法及系统
CN105988815A (zh) 一种业务流程开发方法及系统
CN106682492B (zh) 一种内存越界的管理方法及装置
CN103986669B (zh) 一种云计算中资源分配策略的评估方法
CN111190814B (zh) 软件测试用例的生成方法、装置、存储介质及终端
CN110176420A (zh) 一种芯片map坐标标记方法、装置和封装芯片
CN112256581A (zh) 高仿真证券业交易类系统的日志回放测试方法及装置
US11409928B2 (en) Configurable digital twin
CN109558191A (zh) 一种配置页面的方法、装置、存储介质及计算机设备
KR102291141B1 (ko) 생산 계획 시뮬레이션 장치 및 방법
CN115965230A (zh) 一种晶圆制程良率分析方法、设备及系统
CN114968816A (zh) 基于数据模拟的策略测试方法、装置、设备及存储介质
CN108388753A (zh) 一种sis机柜接线的设计方法、装置、系统和存储介质
CN114201346A (zh) 一种can通讯接口的hil测试方法、装置及电子设备
CN106708445B (zh) 链路选择方法及装置
CN104898040A (zh) 印刷电路板的自动化测试方法及系统
US7559042B2 (en) Layout evaluating apparatus
US6845478B2 (en) Method and apparatus for collecting and displaying bit-fail-map information
CN107443556A (zh) 自动配料方法及装置
CN111158827A (zh) 一种图形组态工具关联计算值信息的方法及装置
CN111382068B (zh) 一种大批量数据的层次测试方法及装置
US10817366B2 (en) Method and apparatus for tracing common cause failure in integrated drawing
CN109977007B (zh) 一种plm模具测试管理方法及其系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 215000 Building 1, No. 150, Jici Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province

Patentee after: Suzhou Baker Microelectronics Co.,Ltd.

Address before: 215000 78 Keling Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province

Patentee before: SUZHOU BAKER MICROELECTRONICS Co.,Ltd.