CN113475170B - 包括共用焊盘和位于空腔中的组件的电子板 - Google Patents
包括共用焊盘和位于空腔中的组件的电子板 Download PDFInfo
- Publication number
- CN113475170B CN113475170B CN202080016294.0A CN202080016294A CN113475170B CN 113475170 B CN113475170 B CN 113475170B CN 202080016294 A CN202080016294 A CN 202080016294A CN 113475170 B CN113475170 B CN 113475170B
- Authority
- CN
- China
- Prior art keywords
- electronic component
- cavity
- insulating layer
- electronic
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000679 solder Inorganic materials 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 26
- 238000005476 soldering Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 230000004907 flux Effects 0.000 claims description 9
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 141
- 238000007650 screen-printing Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000012856 packing Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种电子板，该电子板包括：‑印刷电路板(10)，该印刷电路板包括：第一绝缘层(11)；第二绝缘层(13)，该第二绝缘层附接到第一绝缘层(11)，并且在该第二绝缘层中形成有贯通的空腔(5)；以及至少第二导电层，该第二导电层附接到第二绝缘层(13)，所述第二导电层被处理以形成至少一个表面焊盘(14，16)；以及‑至少一个第一电子组件(2)和至少一个第二电子组件(3)，第一电子组件(2)被容纳在第二绝缘层(13)的空腔(5)中，第二电子组件(3)被置于第二绝缘层(13)上，第一电子组件(2)和第二电子组件(3)各自包括被焊接到表面焊盘(14)的端子(2a，3a)。
Description
技术领域
本发明涉及电子板的领域，特别是当这些电子板旨在被集成到便携式和嵌入式装置中，例如在航空航天领域中，以及更具体地涉及将组件附接到印刷电路板。
背景技术
以本身已知的方式，电子板可以包括表面安装组件(CMS)，即通过组件直接焊接到电子板的印刷电路板的表面上、或焊接到其他印刷电路板的表面上的电子组件。
通常，CMS是通过回流焊接或通过波峰焊接来进行表面焊接的。
在回流焊接的情况下，首先通过用焊膏覆盖印刷电路板的导电层(通常由铜制成)而使用模板对裸露的印刷电路板进行模板印制，使得只有旨在接纳组件端子的位置被焊膏覆盖。焊膏以其本身已知的方式包含悬浮在焊剂中的金属合金。然后，在进行回流热处理之前，将组件(CMS)的端子置于焊膏上，在此期间，热量使合金回流并且使焊剂蒸发，从而使存在于焊膏中的金属合金形成焊点。
为了增加包括表面安装组件的印刷电路板的组件的封装密度，文献US2014/158414规定了将组件埋入印刷电路板中。更确切地说，在制造印刷电路板之后，通过激光切割在印刷电路板中形成空腔，以露出空腔底部处的焊盘。然后将组件置于空腔的底部处并且焊接在焊盘上，然后对电子板进行模板印制，以便将组件沉入绝缘层中。因此，该解决方案使得能够释放电子板表层上的空间。然而，组件沉入其中的绝缘层阻碍了在组件发生故障的情况下对组件进行更换，并使电子板的开发阶段复杂化。此外，由于组件必须由印刷电路板供应商进行组装，因此埋入组件改变了供应链并且增加了印刷电路板的制造成本。
在申请人的名义下的文献FR 3 069 127中也提供了一种用于制造包括多层印刷电路板的电子板的方法，该多层印刷电路板具有由绝缘层成对地隔开的至少四个导电层，该至少四个导电层包括：
-第一导电表层和第二导电表层，第一导电表层和第二导电表层分别附接到第一绝缘层和第二绝缘层，第一导电表层基本上是平面的并且限定正交于轴线Z的平面，
-第一内部导电层和第二内部导电层，第一内部导电层和第二内部导电层分别在第一绝缘层和第二绝缘层之间延伸，并由第三绝缘层隔开，至少第一内部导电层被处理以形成至少一个焊盘。
第一空腔形成在第一导电表层和第一绝缘层中，第一空腔面向第一内部导电层的焊盘，以露出焊盘的至少一部分。然后用伴随有焊剂(例如焊膏)的金属合金来填充该空腔，然后面向第一空腔放置电子组件。最后，对放置有组件的印刷电路板进行回流类型的热处理，以便使伴随有焊剂的金属合金在焊点处进行转变，以将第一组件附接到印刷电路板。
因此，该方法使得能够通过形成空腔来有效地增加表面安装组件的封装密度和可混合性，从而能够减小电子板的总体尺寸，同时使得能够更换有缺陷的CMS。
因此，这些方法已经能够增加电子板中的组件的封装密度。然而，航空航天工业仍然不断地寻找电子板的改进。尤其是在微分滤波器的领域，对于微分滤波器，必须将多个离散的电子组件连接在一起。这是因为微分滤波器的电子组件越靠近，微分滤波器的效率就越高。然而，相反地，制造公差要求电子组件充分分开，以避免在焊接步骤期间电子组件彼此粘附，因为这种粘附具有使焊点变形并因此大大缩短电子组件的使用寿命的效果。
文献US 2015/262841描述了一种包括印刷电路板的电子板，该印刷电路板包括绝缘层，在绝缘层中形成有空腔以及附接到绝缘层的表面焊盘。电子组件被置于空腔中，同时一个或多个电子组件被表面焊接在该空腔的上方。空腔还填充有保护树脂，并且置于空腔上的一个或多个组件使用多层粘合剂层进行堆叠。这种构造使得能够增加封装密度。然而，这种电子板难以进行维修，因为与组件都被置于同一个表面上的情况相比，这些组件的可接近性更差，因为它们不易接近。
文献US 2018/020547和US 2017/0181286描述了一种包括印刷电路板的电子板，该印刷电路板包括绝缘层，在绝缘层中形成有空腔以及附接到绝缘层的表面上的焊盘。一个电子组件被置于空腔中，同时一个或多个电子组件被焊接在该空腔上方的表面处。然而，正如在文献US 2015/262841中，在组件的可修复性/更换方面，这些电子板并不是最佳的。
发明内容
因此，本发明的一个目的是提供一种新的方法，该方法通过使得能够在没有限制的情况下(无论这些组件是精细间距的还是大尺寸的组件，无论这些组件的端子具有何种形状)组装各种组件，从而能够进一步增大印刷电路板上的电子组件的封装密度和可混合性，而不降低这些电子组件的使用寿命，此外，这种新的方法制造简单，成本适中，且不影响电子板的组装产量。
为此，本发明提供了一种电子板，该电子板包括：
-印刷电路板，该印刷电路板包括：第一绝缘层；第二绝缘层，该第二绝缘层附接到第一绝缘层，并且在该第二绝缘层中形成有敞开的空腔；以及至少第二导电层，该第二导电层附接到第二绝缘层，所述第二导电层被处理以形成至少一个表面焊盘，以及
-至少第一电子组件和至少第二电子组件，第一电子组件被容纳在第二绝缘层的空腔中。
此外，第二电子组件被置于第二绝缘层上，并且第一电子组件和第二电子组件各自包括位于表面焊盘上的焊接端子，第二电子组件被置于第二绝缘层上且不与空腔重叠。
因此，焊盘由表面安装组件(即在表面平面中)和空腔中的组件共用。
由于使用了对组件各自的端子进行连接并因此消除将组件分隔开的需要的共用单片焊点，因此证明了这种构造在成本和总体尺寸方面是特别有利的。
此外，由于空腔是敞开的空腔，因此第一电子组件是可接近的。(该第一电子组件既不沉入绝缘层中，也不埋入绝缘层中)。因此，相比于例如被埋入或沉入的组件(即空腔不是敞开的空腔或者填充有绝缘材料的空腔)，该第一电子组件易于进行维修或更换。
电子板的某些优选的但非限制性的特征如下，这些特征被单独地或组合地采用：
-电子板还包括至少第一导电层，该第一导电层附接在第一绝缘层和第二绝缘层之间，并且该第一导电层被处理以在空腔的底部处形成至少一个焊盘，所述腔底焊盘至少部分地从空腔露出，并且第一电子组件的端子也被焊接在腔底焊盘上。
-空腔具有在第一导电层和表面焊盘之间延伸的侧壁，所述侧壁被金属化。
-第二电子组件包括印刷电路板，在该印刷电路板上组装有一个或多个电子组件、表面安装组件。
-第一电子组件和/或第二电子组件包括至少一个附加端子，所述附加端子被焊接在第二附加焊盘上，该第二附加焊盘在第二导电层中形成。
-第一电子组件和第二电子组件包括多个端子，所述多个端子成对地共用对应的表面焊盘。
-电子板还包括附加表面焊盘和第三电子组件，该附加表面焊盘在第二导电层中形成，该第三电子组件被置于第二绝缘层上且不与空腔重叠，第一电子组件和第三电子组件各自包括被焊接在附加表面焊盘上的端子。
-第二电子组件被置于第二绝缘层上，且不与空腔重叠。
-第二电子组件被置于第二绝缘层上，以至少部分地覆盖空腔。
根据第二方面，本发明提供了包括如上所述的电子板的微分滤波器。
根据第三方面，本发明提供了一种用于制造如上所述的电子板或如上所述的微分滤波器的方法，该方法包括以下步骤：
-提供印刷电路板，该印刷电路板包括：第一绝缘层；第二绝缘层，该第二绝缘层附接到第一绝缘层；以及至少第二导电层，该第二导电层附接到第二绝缘层，所述第二导电层被处理以形成至少一个表面焊盘，并且所述第二导电层包括在第二绝缘层中形成的敞开的空腔，
-将至少第一电子组件置于空腔中，
-将至少第二电子组件置于第二绝缘层上，
-将第一电子组件的端子和第二电子组件的端子焊接在表面焊盘上。
该制造方法的某些优选的但非限制性的特征如下，这些特征单独地或组合地被采用：
-焊接步骤是通过波峰焊接和/或回流焊接进行的。
-该方法还包括附加步骤，在该附加步骤期间，将包含悬浮在焊剂中的金属合金的焊膏施加到至少一个表面焊盘，所述附加步骤在将第一电子组件插入到空腔中之前或之后进行。
-在放置至少一个第一电子组件的步骤期间，使所述第一电子组件在空腔的底部处放置就位。
-该方法还包括以下步骤：将金属层附接在第二绝缘层上，并且通过所述金属层和第二绝缘层形成具有预定图案的空腔，以形成标记。
附图说明
通过阅读以下详细的描述，并参考以非限制性示例的方式给出的附图，本发明的其他特征、目的和优点将变得明显，在附图中：
图1至图4是根据本发明的电子板的示例性实施例的多个变型的侧视图。
图5是示出了用于制造根据本发明的第一实施例的电子板的方法的不同步骤的框图。
图6是示出了用于制造根据本发明的第二实施例的电子板的方法的不同步骤的框图。
图7是形成可用于根据本发明的制造方法的标记的空腔的示例性实施例。
具体实施方式
电子板1包括印刷电路板10，该印刷电路板包括由绝缘层隔开的导电层，电子组件附接在该绝缘层上。
通常，印刷电路板10可以是单层的(也被称为单层)类型并且仅包括单个导电层，可以是双层的(也被称为双面)并且在绝缘层11、13的任一侧上包括导电层，或者是多层的并且包括至少四个导电层。
绝缘层11、13可以以本身已知的方式包括环氧树脂和玻璃纤维。同时，导电层可以由铜(或铜合金)制成。
在下文中，术语“电子组件”应理解为表示旨在与其他元件进行组装以执行一项或多项电子功能的任何元件。通过非限制性示例，电子组件可以包括离散电子组件，诸如表面安装组件(CMS)(通常是电阻器、电容器、球栅阵列(Ball Grid Array，BGA)等)或通过组件，或者附接有一个或多个离散电子组件的印刷电路板。
电子板1包括印刷电路板10、至少第一电子组件2以及第二电子组件3。印刷电路板10可以是单层、双层或多层。
印刷电路板10包括第一绝缘层11和附接到第一绝缘层11的第二绝缘层13。如将在下文看到的，第一绝缘层11和第二绝缘层13可以完全由单个部件形成，或者在变型中由第一导电层隔开，该第一导电层被处理以形成至少一个腔底焊盘12。
第二导电层附接到与第一绝缘层11相对的第二绝缘层13。第二导电层被处理以形成至少一个表面焊盘14。在第二绝缘层13中形成容纳第一电子组件2的敞开的空腔5。术语“贯通”在此应被理解为表示空腔未被密封，并且在第二绝缘层13的表面的水平处是敞开的。
为了增加电子板1的电子组件的封装密度，并且在合适的情况下实现电子组件的可混合性，第二电子组件3以与空腔5重叠或不重叠的方式被置于第二绝缘层13上。此外，第一电子组件2和第二电子组件3各自包括端子2a、3a，该端子被焊接在形成于第二导电层中的表面焊盘14上。换句话说，第一电子组件2和第二电子组件3共用同一个表面焊盘14，使得第一电子组件和第二电子组件的焊点6在该表面焊盘14上是单片的。因此这种共用(通过共用焊盘和对组件的相应端子进行连接的单片焊点)在第一电子组件2和第二电子组件3之间形成连接，与通常将电子组件彼此分开以避免电子组件在焊接期间(特别是在回流步骤期间)发生粘附的现有技术相比，这种共用显著地节省了表面面积。
通过将第一电子组件2置于空腔5中，避免了由于第一电子组件2和第二电子组件3彼此靠近而导致并排地粘合的任何风险，同时减小了第一电子组件和第二电子组件间隔的距离。特别地，第一电子组件2仍然被容纳在空腔5中。因此，共用表面焊盘14使得能够增加组件的封装密度，而不存在使焊点6变形的风险，这也使得能够增加组件的使用寿命。
第二电子组件3可以被置于第二绝缘层13上，且不与空腔重叠(图1至图4)。在变型中，第二电子组件3可以被置于第二绝缘层13上，以至少部分地覆盖空腔5(图2至图4)。因此在该变型实施例中，第一电子组件2和第二电子组件3被叠置，这使得能够增加组件的封装密度，而不存在使焊点6变形的风险。
当电子组件包括微分滤波器时，这种技术具有特定应用。这是因为可以通过将离散的电子组件2、3焊接在同一个表面焊盘14上，电子组件中的一个被容纳在空腔5中，而另一个被置于靠近空腔5的表面处，来将离散的电子组件2、3连接在一起。有利地，与将电子组件2、3分开以避免焊点变形的现有技术相比，焊接在同一个表面焊盘14上的电子组件2、3也更靠近彼此，这也使得能够提高与电子组件之间的距离直接相关的微分滤波器的效率。
应当注意，空腔5是敞开的空腔，使得第一电子组件2不是被埋入或不沉入绝缘层中，而是简单地容纳在所述空腔5中。因此，第一电子组件2是可被维修的，因为接近第一电子组件的通道不被绝缘层阻塞。另外，如将在下文中看到的，组装电子板1的方法仍然与当前的方法很相似。特别地，可以使用用于组装(特别是焊接)的标准机器和工艺，这简化了在工业规模上实施组装。
术语“容纳”在此被理解为表示第一电子组件2基本上被包含在空腔5中，即，该第一电子组件与第一绝缘层11的自由面齐平，该第一电子组件相对于印刷电路板10的自由面凹陷(即，在空腔5内远离自由面)或者该第一电子组件从印刷电路板的自由面略微突出(以与自由面相距非常小的距离突出)。在所有情况下，电子组件的至多10％的高度从空腔5突出。
在附图中所示的示例性实施例中，印刷电路板10是双层的并且包括被焊接在与第二导电层相对的面上的电子组件6。这不是限制性的。印刷电路板10可以是单层的或多层的。此外，由于第一导电层和第二导电层已经被处理以形成焊盘，因此参考附图示出对应的焊盘。
在图3中所示的第一实施例中，印刷电路板10还包括第一导电层，该第一导电层被处理以形成至少一个腔底焊盘12。此外，空腔5通向该腔底焊盘12，以露出该腔底焊盘。于是，除了表面焊盘14之外，第一电子组件2的端子2a被焊接到空腔5底部处的腔底焊盘12上。
在图2中所示的第二实施例中，印刷电路板10包括第一导电层，该第一导电层被处理以形成至少一个腔底焊盘12，并且空腔5通向该腔底焊盘12以露出该腔底焊盘。此外，空腔5的壁被金属化，以对腔底焊盘12和表面焊盘14进行连接。于是，第一电子组件2的端子2a被焊接在空腔5底部处的腔底焊盘12上、表面焊盘14上以及空腔的金属壁7上。
在图1中所示的第三实施例中，印刷电路板10在空腔5的底部处不具有任何焊盘，该空腔的壁未被金属化。因此，第一电子组件2的端子2a仅被焊接在表面焊盘14上。因此，在该变型实施例中，第一绝缘层11和第二绝缘层13可以完全由单个部件形成或组装(例如通过粘合)，以形成整体的块。
在图4中所示的第四实施例中，第一印刷电路板10在空腔5的底部上不具有任何焊盘。另一方面，第二导电层被处理以形成至少一个表面焊盘14，并且空腔5的壁被金属化。于是，第一电子组件2的端子2a被焊接在表面焊盘14上和空腔的金属化壁7上。
当然，当印刷电路板包括多个空腔5(每个空腔5中至少容纳有第一电子组件2)时，每个第一电子组件2可以如上述任何变型实施例中所述的那样被焊接在印刷电路板上。特别地，不一定以相同的方式来对同一个印刷电路板的所有电子组件1进行焊接，因此焊接技术可以适用于不同的电子组件的端子类型。
最后，同一个空腔5可以容纳多个电子组件，每个电子组件被焊接在相关的表面焊盘14上。
第一电子组件2和第二电子组件3可以各自包括多个端子2a、3a，这些端子被分别焊接在形成于第二导电层中的附加表面焊盘15、16上。在适用的情况下，第一电子组件2的附加的一个或多个端子也可以在适用的情况下被焊接在空腔底部5处的一个或多个相关的第一附加焊盘12上。例如，图1至图4示出了具有两个可见端子2a、2b的第一电子组件2，其中一个端子2a被焊接在与第二电子组件3共用的表面焊盘14上，另一个端子2b相对地延伸并被焊接在表面焊盘16上。同时，第二电子组件3也具有两个可见端子3a、3b，其中一个端子3a被焊接在与第一电子组件2的端子2a共用的表面焊盘14上，另一个端子3b相对地延伸并被置于与空腔5和表面焊盘14相距一定距离处。
在实践中，端子2a、3a的构造以及第一电子组件2和第二电子组件3的尺寸决定了空腔5的尺寸、焊盘14、15的数目以及这些焊盘在第二绝缘层13上的位置。
在适用的情况下，第一电子组件2和第二电子组件3还可以包括多个端子2a、3a，这些端子成对地共用对应的表面焊盘14。
在一个实施例中，电子板1可以包括附加的电子组件。
在第一示例性实施例中，印刷电路板可以是双层的或多层的，并且包括第三导电层，该第三导电层相对于第一绝缘层11以与第二导电层相对的方式延伸，该第三导电层被处理以形成一个或多个第三焊盘17。于是，电子组件可以被焊接在第三焊盘17上。在适用的情况下，这些第三焊盘17中的一个可以由两个相邻的电子组件共用，如针对表面焊盘14所描述的那样。因此，敞开的空腔5还可以形成在其上附接有导电层的绝缘层中，以在该空腔中容纳电子组件中的一个，并且该电子组件的端子中的至少一个可以被焊接在与另一个电子组件共用的焊盘上，以仅形成单个共用的焊点。
在可以与第一示例性实施例结合的另一示例性实施例中，第三电子组件4可以被焊接在形成于第二导电层中的至少一个附加表面焊盘16上。可选地，该第三电子组件4和第一电子组件2可以各自包括被焊接在附加表面焊盘16上的端子2b、4b。因此，第一电子组件1共用表面焊盘16，并具有与第二电子组件3共用的第一焊点6以及与第三电子组件4共用的第二焊点6。
优选地，第一电子组件2包括CMS类型的离散电子组件。
同时，第二电子组件3可以包括CMS类型的离散电子组件或者至少一个印刷电路板，在该至少一个印刷电路板上组装有一个或多个电子组件。
根据本发明的电子板1可以根据以下制造步骤获得。
在第一实施例S中，在丝网印刷步骤之后，将焊膏模板印制在一个或多个第一电子组件2的上方，将该一个或多个第一电子组件预置在空腔5中，并且在焊膏涂覆第二绝缘层13后，将顶部的一个或多个第二电子组件3放置就位。
为此，在第一步骤S1期间，提供印刷电路板10。该印刷电路板10包括第一绝缘层11、附接到第一绝缘层11的第二绝缘层13、附接到第二绝缘层13的至少第二导电层、以及在适用的情况下包括在第一绝缘层11和第二绝缘层13之间延伸的第一导电层。该第二导电层被预处理以形成至少一个表面焊盘14、15、16，或者在子步骤期间，该第二导电层被处理以形成一个或多个第二焊盘14、15、16。第二焊盘14、16中的至少一个以充分靠近空腔5的方式形成，以使得能够对被容纳在空腔5中的电子组件进行焊接。
例如，每个焊盘12、14、15、16可以通过蚀刻对应的导电层来获得。
第二绝缘层13可以先前已存在于印刷电路板上，或者通过任何方式被施加到第一绝缘层11。例如，在第一实施方式中，可以通过表面光刻将第二绝缘层13施加在第一绝缘层11上(或者在适用的情况下施加在第一导电层上)。在这种情况下，这些空腔5也可以通过表面光刻来形成。特别地，读者可参阅在申请人名义下的文献FR 3 069 128来了解空腔5的制造技术的更多细节。
在第二实施例中，可以例如通过层压或使用粘合剂层进行粘合来将第二绝缘层13添加并附接到第一绝缘层11(或者在适用的情况下添加并附加到第一导电层)。粘合剂层可以包括在印刷电路板领域中通常用于将多个层粘合在一起的任何类型的粘合材料，通常为环氧树脂。然后，在将第二绝缘层13置于连接面上之前，或者在附接第二绝缘层之后，可以在第二绝缘层13中预成形一个或多个空腔5。例如，可以通过切割第二绝缘层13来形成一个或多个空腔5。切割可以机械地(在置于第一绝缘层11上之前使用机械加工或机械钻孔或激光钻孔类型的切割工具)或者通过化学工艺来进行。读者同样可参阅在申请人名义下的文献FR 3 069 128来了解空腔5的制造技术的更多细节。
可选地，根据为第一电子组件2的焊接而选择的变型实施例，空腔5的壁可以被金属化。
在第二步骤S2期间，至少将第一电子组件2置于空腔5中。优选地，第一电子组件2被定位成被完全容纳在该空腔5中，或者相对于第二绝缘层13的自由表面凹陷，或者与所述表面齐平。这使得能够通过丝网印刷将焊膏施加在两个焊盘14、15、16上。在变型中，第一电子组件可以从空腔5略微突出。
在任何情况下，第一电子组件2被置于空腔5的底部处。换句话说，第一电子组件2与空腔5的底部接触，并且离空腔的底部不远。有利地，于是可以发现第二电子组件3与第二电子组件3的表面相距非常小的距离(小于50微米)，因为第一电子组件2的端子2a和2b不在第二焊盘14和16上延伸，而是在第二绝缘层13的表面下面(或与表面齐平地)延伸。
此外，当第一电子组件2被焊接在至少第二焊盘14、15、16上时，第一电子组件2的端子2a、2b在空腔5内部位于相关焊盘的下方，这使得能够增加电子组件2的端子和焊盘之间的距离，从而限制当电子板1暴露在温度、振动或冲击的恶劣环境中时焊点所承受的应力。
可选地，可以在空腔5的底部施加一点粘合剂，以在第一电子组件2的焊接期间使第一电子组件在空腔5中保持就位。粘合剂例如包括环氧树脂粘合剂，诸如3609粘合剂。
在第三步骤S3期间，例如通过丝网印刷将包含悬浮在焊剂中的金属合金的焊膏施加到电子板的一个或多个导电焊盘和一个或多个第一电子组件的端子2a、2b，同时将一个或多个第一电子组件2置于空腔5中。
例如，如果第一印刷电路板10不包括在空腔5的底部处露出的任何腔底焊盘12，则将焊膏施加到第二焊盘14、15、16和端子2a、2b。
当然，如果第一印刷电路板10包括在空腔5的底部处露出的第一焊盘12，则通过丝网印刷和/或通过使用喷嘴或针进行分配，将焊膏也施加到这些焊盘12。优选地，在丝网印刷之前，例如在将第一电子组件2置于空腔中之前(在步骤S1和S2之间)完成分配。
可选地，可以例如通过分配来将焊膏施加到第一电子组件2的端子2a、2b。特别地，这使得能够制备端子2a和2b的顶部的表面，并且也使得能够在该表面上形成焊点。如果空腔5不包括任何腔底焊盘12(例如参见图1和图4，第三变型实施例和第四变型实施例)，这也使得能够避免第一电子组件2在润湿力的作用下上升回到第二绝缘层13的自由表面的上方。
在第四步骤S4期间，至少将第二电子组件3以及在适用的情况下将第三电子组件4以与空腔5重叠或不重叠并靠近一个或多个第二焊盘的方式置于对第二导电层13进行涂覆的焊膏上。
在第五步骤S5期间，对电子板1进行热处理，使得将第一电子组件2、第二电子组件3以及在适用的情况下将第三电子组件4附接到一个或多个第二焊盘14、15、16，以形成一个或多个单片的共用焊盘6。
热处理通常包括对存在于焊膏中的金属合金进行回流处理，以获得焊点6。在此，读者可再次参阅在申请人名义下的文献FR 3 069 128来了解回流焊接的更多细节。
因此，第一电子组件2和第二电子组件同时被焊接在电子板1上。因此，焊膏的焊剂同时制备第一电子组件2的端子2a的顶部的表面和第二电子组件3的端子3a的底部的表面，从而提高制造产量。
因此，因为在无需显著改变生产线的配置的情况下，可以同时对电子组件2、3、4进行焊接，该实施例S使得能够使用经验证的且工业化开发的焊接技术并提高生产率。
在第二实施例S’中，在将一个或多个第一电子组件2和一个或多个第二电子组件3置于电子板1上之前，对焊膏进行模板印制。
为此，在第一步骤S1’期间提供第一印刷电路板10。该步骤与第一实施方式的第一步骤S1相同。
在第二步骤S2’期间，例如通过丝网印刷将包含悬浮在焊剂中的金属合金的焊膏施加到电子板1的导电焊盘14、15、16，以及施加在空腔5中的布置有第一电子组件2的端子2a、2b的位置处。此时，第一电子组件2、第二电子组件3以及在适用的情况下第三电子组件4尚未被置于电子板1上。
例如，如果第一印刷电路板10不包括在空腔5的底部处露出的任何腔底焊盘12，则焊膏被施加到第二焊盘14、15、16以及空腔5中的旨在接纳端子2a、2b的位置处。
然而，当然，当第一印刷电路板10包括在空腔5的底部处露出的一个或多个第一焊盘12时，焊膏也被施加到这些焊盘12。
可选地，焊膏例如可以通过分配被施加到第一电子组件2的端子2a、2b。特别地，这使得能够制备端子2a和2b的顶部的表面，并且也能够在该表面上形成焊点。如果空腔不包括任何腔底焊盘12(参见例如图1和图4，第三变型实施例和第四变型实施例)，这也使得能够避免第一电子组件2在润湿力的作用下上升回到第二绝缘层13的自由表面的上方。
第三步骤S3’和第四步骤S4’与第一实施方式的第二步骤S2和第四步骤S4相同。
特别地，在第三步骤S3’期间，通过使至少第一电子组件2在空腔5的底部上保持就位来将至少第一电子组件2置于空腔5中。为此，特别地，第一电子组件2可以凹陷到已经被模板印制在空腔5中的焊膏中，以保证组件2确实位于空腔5的底部处。
可选地，可以将一点粘合剂施加到空腔5的底部。
在第四步骤S4’期间，第二电子组件3被置于对表面焊盘14(以及在适用的情况下表面焊盘16)进行涂覆的焊膏上。第二电子组件3可以被布置成不与空腔重叠(图1至图4中所示的示例)，或者在变型中，该第二电子组件可以以至少部分地与空腔5重叠的方式被置于第一组件2的顶部(图2和图4中所示的示例性实施例)。
在适用的情况下，第三电子组件4可以被置于对表面焊盘14和附加表面焊盘15进行涂覆的焊膏上。
在与第一实施方式的第五步骤S5相同的第六步骤S5’期间，对电子板1进行热处理，以将第一电子组件2附接到空腔5中，将第二电子组件3以及在适用的情况下将第三电子组件4附接到表面焊盘14上。
因此，电子组件2、3、4再次同时被焊接在电子板1上，从而通过使用经验证的且工业化地开发的焊接技术来提高制造产量。
无论是何种实施例(在放置第一电子组件2之后或之前进行丝网印刷)，第一电子组件2都被插入到空腔5中。为此，以本身已知的方式，放置机器通常在印刷电路板的表面上使用两个印刷掩膜，从而使得这些放置机器能够在掩膜的参考系中确定印刷电路板、焊盘等的位置，以便在丝网印刷期间施加焊膏并放置电子组件。
然而，申请人已经注意到，第二导电层13中的空腔5的尺寸和位置公差使得空腔5可以相对于由掩膜限定的参考系沿每个方向偏移150微米。然而，正如我们在上文所看到的，有必要将第一电子组件2引入到空腔5中。
因此，为了能够在工业规模上将第一电子组件2引入到空腔5中，一种可能性是增加空腔5的尺寸。特别地，这使得尽管存在位置公差，仍可以以自动化的方式将第一电子组件2引入到空腔5中。然而，这会导致空腔的尺寸沿着两个方向增加300微米，这对小的组件来说有显著影响。
可替代地，第一印刷电路板10可以包括形成于第二绝缘层13中并起到标记8的作用的空腔8b，从而取代常规的掩膜。于是，这些空腔8b在与被构造成接纳第一电子组件2的一个空腔5(或多个空腔5)相同的过程期间形成，这使得能够消除空腔5相对于焊盘14的偏移，并且增加关于空腔5在形成标记8的空腔8b的参考系中的位置的确定性。例如，形成标记8的空腔8b和空腔5可以使用同一个工具、通过机械加工或激光切割来制造。
例如，这种标记8可以通过如下方法来获得：将金属层8a附接到第一印刷电路板10的表面，以及按照预定的图案将该金属层8a和第二绝缘层13挖空以形成空腔8b并获得标记8。金属层8a用作屏幕，相比之下，横穿金属层8a的空腔8b使得图案能够形成。
例如，金属层8a可以包括铜。该金属层可以具有与常规标记相似的形状，例如正方形。此外，空腔8b可以具有呈十字形、正方形或三角形形状的截面(在金属层的平面中)，或者包括一个或多个同心圆，或者具有能够形成目标的任何其他形状。
在图7中示出了标记8的示例。
Claims (10)
1.一种电子电路板（1），所述电子电路板包括：
- 印刷电路板（10），所述印刷电路板包括：第一绝缘层（11）；第二绝缘层（13），所述第二绝缘层附接到所述第一绝缘层（11），并且在所述第二绝缘层中形成有敞开的空腔（5）；以及第二导电层，所述第二导电层附接到所述第二绝缘层（13），所述第二导电层被处理以形成至少一个表面焊盘（14，16），以及
- 第一电子组件（2）和第二电子组件（3），所述第一电子组件（2）被容纳在所述第二绝缘层（13）的空腔（5）中，
所述电子电路板（1）的特征在于，所述第二电子组件（3）被置于所述第二绝缘层（13）上，并且所述第一电子组件（2）和所述第二电子组件（3）各自包括被焊接在所述表面焊盘（14）上的端子（2a，3a），所述表面焊盘（14）由第一电子组件（2）和第二电子组件（3）共用，所述第二电子组件（3）被置于所述第二绝缘层（13）上且不与所述空腔（5）重叠。
2.根据权利要求1所述的电子电路板（1），所述电子电路板还包括第一导电层，所述第一导电层附接在所述第一绝缘层（11）和所述第二绝缘层（13）之间，并且所述第一导电层被处理以在所述空腔的底部处形成至少一个焊盘（12），所述空腔的底部处的焊盘（12）至少部分地被所述空腔（5）露出，并且所述第一电子组件（2）的端子（2a）也被焊接在所述焊盘（12）上。
3.根据权利要求2所述的电子电路板（1），其中，所述空腔（5）具有在所述第一导电层和所述表面焊盘（14，16）之间延伸的侧壁，所述侧壁被金属化。
4.根据权利要求1至3中任一项所述的电子电路板（1），其中，所述第二电子组件（3）包括印刷电路板，在所述印刷电路板上组装有一个或多个电子组件、表面安装组件。
5.根据权利要求1至3中任一项所述的电子电路板（1），其中，所述第一电子组件（2）和/或所述第二电子组件（3）包括至少一个附加端子（2a，2b，3a，3b），所述附加端子（2a，2b，3a，3b）被焊接在第二附加焊盘（15，16）上，所述第二附加焊盘在所述第二导电层中形成。
6.根据权利要求1至3中任一项所述的电子电路板（1），所述电子电路板还包括附加表面焊盘（16）和第三电子组件（4），所述附加表面焊盘在所述第二导电层中形成，所述第三电子组件被置于所述第二绝缘层（13）上且不与所述空腔（5）重叠，所述第一电子组件（2）和所述第三电子组件（4）各自包括被焊接在所述附加表面焊盘（16）上的端子（2b，4b）。
7.一种用于制造根据权利要求1至6中任一项所述的电子电路板（1）的方法，所述方法包括以下步骤：
- 提供印刷电路板（10），所述印刷电路板包括：第一绝缘层（11）；第二绝缘层（13），所述第二绝缘层附接到所述第一绝缘层（11）；以及第二导电层，所述第二导电层附接到所述第二绝缘层（13），所述第二导电层被处理以形成至少一个表面焊盘（14，16），并且所述第二导电层包括形成于所述第二绝缘层（13）中的敞开的空腔（5），
- 将第一电子组件（2）置于所述空腔（5）中，
- 将第二电子组件（3）置于所述第二绝缘层（13）上，且不与所述空腔（5）重叠，
- 将所述第一电子组件（2）的端子（2a）和所述第二电子组件（3）的端子（3a）焊接在所述表面焊盘（14）上。
8.根据权利要求7所述的方法，所述方法还包括附加步骤，在所述附加步骤期间，将包含悬浮在焊剂中的金属合金的焊膏施加到所述至少一个表面焊盘（14），所述附加步骤在将所述第一电子组件（2）插入到所述空腔（5）中之前或之后进行。
9.根据权利要求7或8所述的方法，其中，在所述将第一电子组件（2）置于所述空腔（5）中期间，将所述第一电子组件定位在所述空腔（5）的底部处。
10.根据权利要求7或8所述的方法，所述方法还包括以下步骤：将金属层（8a）附接在所述第二绝缘层（13）上，并且通过所述金属层（8a）和所述第二绝缘层（13）形成具有预定图案（8b）的空腔（8b），以形成标记（8）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1901926 | 2019-02-25 | ||
| FR1901926A FR3093271B1 (fr) | 2019-02-25 | 2019-02-25 | Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées |
| PCT/FR2020/050363 WO2020174181A1 (fr) | 2019-02-25 | 2020-02-25 | Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113475170A CN113475170A (zh) | 2021-10-01 |
| CN113475170B true CN113475170B (zh) | 2023-11-24 |
Family
ID=67587819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080016294.0A Active CN113475170B (zh) | 2019-02-25 | 2020-02-25 | 包括共用焊盘和位于空腔中的组件的电子板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11770899B2 (zh) |
| EP (1) | EP3932152A1 (zh) |
| CN (1) | CN113475170B (zh) |
| FR (1) | FR3093271B1 (zh) |
| WO (1) | WO2020174181A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3114214B1 (fr) * | 2020-09-15 | 2023-03-24 | Safran Electronics & Defense | Carte électronique comprenant des composants enterrés dans des cavités |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1160984A (zh) * | 1996-03-28 | 1997-10-01 | 三菱电机株式会社 | 半导体器件的制造方法和半导体器件的封装 |
| JP2005109165A (ja) * | 2003-09-30 | 2005-04-21 | J Macc Co Ltd | 実装用回路基板とその製造方法 |
| CN2841340Y (zh) * | 2003-08-13 | 2006-11-29 | 兄弟工业株式会社 | 喷墨头 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459593B1 (en) * | 2000-08-10 | 2002-10-01 | Nortel Networks Limited | Electronic circuit board |
| JP2004079666A (ja) * | 2002-08-13 | 2004-03-11 | Seiko Epson Corp | プリント基板、プリント基板の製造方法および電子部品の実装方法 |
| JP2004214258A (ja) * | 2002-12-27 | 2004-07-29 | Renesas Technology Corp | 半導体モジュール |
| US7592202B2 (en) * | 2006-03-31 | 2009-09-22 | Intel Corporation | Embedding device in substrate cavity |
| JP2008041995A (ja) * | 2006-08-08 | 2008-02-21 | Yazaki Corp | プリント配線基板及びプリント配線基板の製造方法 |
| US20120037935A1 (en) * | 2010-08-13 | 2012-02-16 | Wen-Kun Yang | Substrate Structure of LED (light emitting diode) Packaging and Method of the same |
| US9041840B2 (en) * | 2012-08-21 | 2015-05-26 | Semiconductor Components Industries, Llc | Backside illuminated image sensors with stacked dies |
| US9293426B2 (en) * | 2012-09-28 | 2016-03-22 | Intel Corporation | Land side and die side cavities to reduce package Z-height |
| US20140158414A1 (en) | 2012-12-11 | 2014-06-12 | Chris Baldwin | Recessed discrete component mounting on organic substrate |
| KR102171021B1 (ko) * | 2014-03-14 | 2020-10-28 | 삼성전자주식회사 | 회로기판 및 반도체 패키지 제조방법 |
| JP2016066745A (ja) * | 2014-09-25 | 2016-04-28 | イビデン株式会社 | プリント配線基板およびこれを備えた半導体装置 |
| US20160141234A1 (en) * | 2014-11-17 | 2016-05-19 | Qualcomm Incorporated | Integrated device package comprising silicon bridge in photo imageable layer |
| KR102295105B1 (ko) * | 2014-12-29 | 2021-08-31 | 삼성전기주식회사 | 회로기판 및 회로기판 제조방법 |
| US10159152B2 (en) * | 2015-12-21 | 2018-12-18 | Intel Corporation | Development of the advanced component in cavity technology |
| JP2017123459A (ja) * | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板 |
| US20180020547A1 (en) * | 2016-07-13 | 2018-01-18 | Alcatel-Lucent Canada Inc. | Underlying recessed component placement |
| FR3069128B1 (fr) | 2017-07-13 | 2020-06-26 | Safran Electronics & Defense | Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante |
| FR3069127B1 (fr) | 2017-07-13 | 2019-07-26 | Safran Electronics & Defense | Carte electronique comprenant des cms brases sur des plages de brasage enterrees |
-
2019
- 2019-02-25 FR FR1901926A patent/FR3093271B1/fr active Active
-
2020
- 2020-02-25 US US17/431,653 patent/US11770899B2/en active Active
- 2020-02-25 WO PCT/FR2020/050363 patent/WO2020174181A1/fr unknown
- 2020-02-25 CN CN202080016294.0A patent/CN113475170B/zh active Active
- 2020-02-25 EP EP20713355.4A patent/EP3932152A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1160984A (zh) * | 1996-03-28 | 1997-10-01 | 三菱电机株式会社 | 半导体器件的制造方法和半导体器件的封装 |
| CN2841340Y (zh) * | 2003-08-13 | 2006-11-29 | 兄弟工业株式会社 | 喷墨头 |
| JP2005109165A (ja) * | 2003-09-30 | 2005-04-21 | J Macc Co Ltd | 実装用回路基板とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11770899B2 (en) | 2023-09-26 |
| EP3932152A1 (fr) | 2022-01-05 |
| FR3093271B1 (fr) | 2021-11-05 |
| FR3093271A1 (fr) | 2020-08-28 |
| CN113475170A (zh) | 2021-10-01 |
| WO2020174181A1 (fr) | 2020-09-03 |
| US20220141959A1 (en) | 2022-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6512335B1 (ja) | コイル部品及びその製造方法 | |
| US20130044448A1 (en) | Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement | |
| US6490168B1 (en) | Interconnection of circuit substrates on different planes in electronic module | |
| US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
| EP0530840A1 (en) | Electric circuit board module and method for producing electric circuit board module | |
| US20100202126A1 (en) | Stacked Mounting Structure and Method of Manufacturing Stacked Mounting Structure | |
| EP2624673B1 (en) | Substrate with built-in component and method for manufacturing substrate with built-in component | |
| US9480172B2 (en) | Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board | |
| US20120228012A1 (en) | Circuit board and method for manufacturing circuit board | |
| TWI664881B (zh) | 零件模組 | |
| CN113475170B (zh) | 包括共用焊盘和位于空腔中的组件的电子板 | |
| EP4025019B1 (en) | Electronic device | |
| JP2007158233A (ja) | 配線構造およびその製造方法ならびに治具 | |
| US8365397B2 (en) | Method for producing a circuit board comprising a lead frame | |
| JP2016082074A (ja) | 電装装置およびその製造方法 | |
| JP4850084B2 (ja) | 電線複合プリント配線基板、電線複合プリント配線基板製造方法、電線部品、電線部品製造方法、および電子機器 | |
| US20220377882A1 (en) | Transparent package for use with printed circuit boards | |
| JP2001144399A (ja) | 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法 | |
| CN217608052U (zh) | 一种印制电路板 | |
| TWI831215B (zh) | 配線基板、配線基板的製造方法及半導體裝置 | |
| WO2008117213A2 (en) | An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards | |
| CN113747681B (zh) | 嵌埋元件的软硬结合电路板及其制作方法 | |
| US7827679B1 (en) | Thermal management circuit board and methods of producing the same | |
| WO2022243990A1 (en) | Transparent package for use with printed circuit boards | |
| CN116110806A (zh) | 封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |