CN113471074A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113471074A CN113471074A CN202010239666.8A CN202010239666A CN113471074A CN 113471074 A CN113471074 A CN 113471074A CN 202010239666 A CN202010239666 A CN 202010239666A CN 113471074 A CN113471074 A CN 113471074A
- Authority
- CN
- China
- Prior art keywords
- gate
- forming
- initial
- layer
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000002955 isolation Methods 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000005192 partition Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 45
- 230000000903 blocking effect Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 239000011133 lead Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000005520 cutting process Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成初始栅极结构，所述初始栅极结构沿第一方向延伸；去除部分所述初始栅极结构，在所述初始栅极结构内形成隔断沟槽，所述隔断沟槽沿第二方向延伸；去除部分所述初始栅极结构，形成栅极结构以及位于所述栅极结构顶部的栅极开口；在所述隔断沟槽与所述栅极开口内形成隔离层。通过在初始栅极结构内形成隔断沟槽，以及在去除部分初始栅极结构，在所述介质层内形成栅极开口之后，在隔断沟槽与栅极开口内形成隔离层。利用一次步骤分别在隔断沟槽与栅极开口内形成隔离层，有效的减少了制程步骤，进而提升了生产效率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
电子工业已经历对更小和更快的电子器件需求的不断增长，更小和更快的电子器件能够同时支持更多数量的越来越复杂和尖端的功能。因此，半导体工业的持续趋势是制造低成本、高性能和低功率的集成电路(IC)。到目前为止，已经通过按比例缩小半导体IC尺寸(例如，最小特征尺寸)并且从而提高生产效率以及降低相关成本，在很大程度上实现了这些目标。然而，这种按比例缩小也使半导体制造工艺的复杂度增加。因此，半导体IC和器件的持续进步的实现需要半导体制造工艺和技术中的类似进步。
栅极作为器件的一部分，其材料极大地影响了器件的性能。传统的多晶硅栅极工艺由于存在“多晶硅耗尽”效应，影响器件导通，所以引入了金属栅极。为了获得更好的外延应力，需要在金属栅极超过5nm节点时将伪栅极(dummy gate)进行切断，这一个过程不但能够获得良好的外形轮廓，而且能够收缩超过20nm的特征尺寸。
然而，现有技术中在金属栅极切断过程中的生产效率还有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，利用一次步骤分别在所述隔断沟槽与所述栅极开口内形成隔离层，有效的减少了制程步骤，进而提升了生产效率。
为解决上述问题，本发明提供一种半导体结构，包括：提供衬底；在所述衬底上形成初始栅极结构，所述初始栅极结构沿第一方向延伸；去除部分所述初始栅极结构，在所述初始栅极结构内形成隔断沟槽，所述隔断沟槽沿第二方向延伸，所述第一方向与所述第二方向不同；去除部分所述初始栅极结构，形成栅极结构以及位于所述栅极结构顶部的栅极开口；在所述隔断沟槽与所述栅极开口内形成隔离层。
可选的，在形成所述隔断沟槽之后形成所述栅极开口。
可选的，在形成所述栅极开口之后形成所述隔断沟槽。
可选的，所述衬底包括基底以及位于所述基底上的若干相互分立的鳍部，所述初始栅极结构横跨所述鳍部，且所述初始栅极结构覆盖所述鳍部的部分侧壁与顶部表面。
可选的，在所述衬底上形成隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，所述隔断沟槽位于所述隔离结构上。
可选的，所述初始栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、以及位于所述栅极层和所述栅介质层侧壁表面的侧墙。
可选的，所述栅介质层的材料包括高K介质材料。
可选的，所述栅极层的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。
可选的，所述侧墙的材料包括氮化硅、氧化硅和氮氧化硅中的一种或多种组合。
可选的，在去除部分所述初始栅极结构之前，还包括：在所述衬底上形成介质层，所述介质层位于所述初始栅极结构侧壁表面，且所述介质层暴露出所述初始栅极结构的顶部表面。
可选的，所述介质层与所述初始栅极结构形成方法包括：在所述衬底上形成伪栅层；在所述伪栅层的侧壁表面形成所述侧墙；在所述衬底上形成初始介质层，所述初始介质层覆盖所述伪栅层与所述侧墙；平坦化所述初始介质层直至暴露出所述伪栅层为止，形成所述介质层；在形成所述介质层之后，去除所述伪栅层形成开口；在所述开口的底部表面形成所述栅介质层；在所述栅介质层上形成所述栅极层。
可选的，所述隔断沟槽的形成方法包括：在所述介质层与所述初始栅极结构上形成掩膜结构，所述掩膜结构暴露出部分所述初始栅极结构；以所述掩膜结构为掩膜刻蚀所述初始栅极结构，形成所述隔断沟槽。
可选的，所述初始栅极结构的数量为多个，且多个所述初始栅极结构均平行于所述第一方向；所述隔断沟槽贯穿多个所述初始栅极结构。
可选的，所述第一方向与所述第二方向相垂直。
可选的，去除部分所述初始栅极结构，形成栅极结构以及位于栅极结构顶部的开口的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
可选的，所述栅极结构顶部表面低于所述介质层顶部表面5nm～40nm。
可选的，所述隔离层的形成方法包括：在所述隔断沟槽与所述栅极开口内形成初始隔离层；对所述初始隔离层进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述隔离层。
可选的，对所述初始隔离层进行平坦化处理的工艺包括化学机械抛光工艺或湿法刻蚀工艺。
可选的，所述隔离层的材料包括：氮化硅、氮氧化硅、低K介质材料和超低K介质材料中的一种或多种组合。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明技术方案的半导体结构的形成方法中，通过在所述初始栅极结构内形成隔断沟槽，以及在去除部分所述初始栅极结构，在所述介质层内形成栅极开口之后，在所述隔断沟槽与所述栅极开口内形成隔离层。利用一次步骤分别在所述隔断沟槽与所述栅极开口内形成隔离层，有效的减少了制程步骤，进而提升了生产效率。
进一步，在形成所述隔断沟槽之后形成所述栅极开口。由于在形成隔断沟槽的过程中，部分所述初始栅极结构的金属材料残留物会积累在所述隔断沟槽内，这些金属材料有可能会导致相邻的初始栅极结构发生漏电的问题，通过在形成隔断沟槽之后形成栅极开口的制程顺序，利用在形成栅极开口过程中的刻蚀溶液将所述隔断沟槽内的金属残留物进行去除，减少相邻的所述初始栅极结构发生漏电的问题，进而提升最终形成的半导体结构的电学性能。
进一步，在形成所述栅极开口之后形成所述隔断沟槽。由于形成栅极开口之后的初始栅极结构的厚度降低，在后续进行切断所述栅极结构形成的隔断沟槽的深宽比降低，使得切断所述栅极结构的工艺难度有效降低。
附图说明
图1至图5是一种半导体结构的结构示意图；
图6至图14是本发明半导体结构的形成方法一实施例各步骤结构示意图。
图15至图23是本发明半导体结构的形成方法另一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中在金属栅极切断过程中的生产效率还有待提升。以下将结合附图进行具体说明。
图1至图5是一种半导体结构的形成过程中各步骤结构示意图。
请参考图1、图2与图3，图2是图1沿着A-A线的截面示意图，图3是图1沿B-B线的截面示意图；提供衬底100；在所述衬底100上形成初始栅极结构101，所述初始栅极结构101沿第一方向Y延伸；在所述衬底100上形成介质层102，所述初始栅极结构101位于所述介质层102内，且所述介质层102暴露出所述初始栅极结构101的顶部表面；去除部分所述初始栅极结构101，在所述初始栅极结构101内形成隔断沟槽103，所述隔断沟槽103沿第二方向延伸X，所述第一方向Y与所述第二方向X不同。
请参考图4，图4与图2的视图方向一致，在所述隔断沟槽103内形成第一隔离层104。
请参考图5，图5与图3的视图方向一致，去除部分所述初始栅极结构101，在所述介质层102内形成栅极结构106以及位于所述栅极结构106顶部的栅极开口(未标示)；在所述栅极开口的顶部表面形成第二隔离层105。
在本实施例中，通过在隔断沟槽103内形成第一隔离层104的目的在于，防止相邻的所述栅极结构106之间发生漏电问题，进而影响最终形成的半导体结构的电学性能；通过在所述栅极结构106的顶部表面形成第二隔离结构105的目的在于，防止所述栅极结构106与其他的器件结构(如源掺杂层或漏掺杂层)之间发生漏电问题，进而影响最终形成的半导体结构的电学性能。
然而在本实施例中，所述第一隔离层104与所述第二隔离层105分别在形成隔断沟槽103和栅极开口之后对应形成，使得所述第一隔离层104与所述第二隔离层105的形成需要两个独立的步骤，因此会造成生产效率的降低。
在此基础上，本发明提供一种半导体结构的形成方法，通过在所述初始栅极结构内形成隔断沟槽，以及在去除部分所述初始栅极结构，在所述介质层内形成栅极开口之后，在所述隔断沟槽与所述栅极开口内形成隔离层。利用一次步骤分别在所述隔断沟槽与所述栅极开口内形成隔离层，有效的减少了制程步骤，进而提升了生产效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图6至图14是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图6；提供衬底。
在本实施例中，所述衬底包括基底200以及位于所述基底200上的若干相互分立的鳍部201。
在本实施例中，所述基底200的材料为单晶硅。在其他实施例中，所述基底还可以为多晶硅或非晶硅。所述基底的材料还可以为锗、锗化硅、砷化镓等半导体材料。
在本实施例中，所述基底200与所述鳍部201的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底200与所述鳍部201。
在本实施例中，所述鳍部201的材料为单晶硅。在其它实施例中，所述鳍部的材料还可以为单晶锗硅或者其它半导体材料。
在其他实施例中，所述衬底还可以是不具有所述鳍部的结构。
请参考图7，在所述衬底上形成隔离结构202，所述隔离结构202覆盖部分所述鳍部201的侧壁。
所述隔离结构202的形成方法包括：在所述衬底上形成初始隔离结构(未图示)，所述初始隔离结构覆盖所述鳍部201；对所述初始隔离结构进行平坦化处理，直至暴露出所述鳍部201的顶部表面为止；在所述平坦化处理之后，去除部分所述初始隔离结构，形成所述隔离结构202，所述隔离结构202的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，所述隔离结构202的材料包括氧化硅；在其他实施例中，所述隔离结构的材料还可以包括氮化硅或氮氧化硅。
请参考图8至图10，图8是图8沿着C-C线的截面示意图，图10是图8沿D-D线的截面示意图，在所述衬底上形成初始栅极结构204，所述初始栅极结构204沿第一方向Y延伸。
在本实施例中，还包括：在所述衬底上形成介质层203，所述介质层203位于所述初始栅极结构204侧壁表面，且所述介质层203暴露出所述初始栅极结构204的顶部表面。
在本实施例中，所述介质层203与所述初始栅极结构204具体位于所述隔离结构202上。
在本实施例中，所述初始栅极结构204包括：栅介质层205、位于所述栅介质层205上的栅极层206、以及位于所述栅极层206和所述栅介质层205侧壁表面的侧墙207。
在本实施例中，所述栅介质层205的材料包括高K介质材料。
所述栅极层206的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。在本实施例中，所述栅极层206的材料采用钨。
所述侧墙207的材料包括氮化硅、氧化硅和氮氧化硅中的一种或多种组合。在本实施例中，所述侧墙207的材料采用氮化硅。
所述介质层203的材料包括氮化硅、氧化硅或氮氧化硅。在本实施例中，所述介质层203的材料采用氧化硅。
在本实施例中，所述介质层203与所述初始栅极结构204形成方法包括：在所述隔离结构202上形成伪栅层(未图示)；在所述伪栅层的侧壁表面形成所述侧墙207；在所述隔离结构202上形成初始介质层(未图示)，所述初始介质层覆盖所述伪栅层与所述侧墙207；平坦化所述初始介质层直至暴露出所述伪栅层为止，形成所述介质层203；在形成所述介质层203之后，去除所述伪栅层形成开口；在所述开口的底部表面形成所述栅介质层205；在所述栅介质层205上形成所述栅极层206。
在本实施例中，平坦化所述初始介质层的工艺采用化学机械抛光工艺(简称CMP)。
在本实施例中，所述伪栅层的材料采用多晶硅。
在本实施例中，所述侧墙207的形成方法包括：在所述伪栅层的侧壁与顶部表面、以及所述隔离结构202的顶部表面形成侧墙材料层(未图示)；刻蚀所述侧墙材料层，直至暴露出所述伪栅层与所述隔离结构202的顶部表面为止，形成所述侧墙207。
在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。
请参考图11，图11与图9的视图方向一致，在形成所述初始栅极结构204与所述介质层203之后，去除部分所述初始栅极结构204，在所述初始栅极结构204内形成隔断沟槽208，所述隔断沟槽208沿第二方向X延伸，所述第一方向Y与所述第二方向X不同。
在本实施例中，所述隔断沟槽208具体位于所述隔离结构202上。
在本实施例中，所述隔断沟槽208的形成方法包括：在所述介质层203上和所述初始栅极结构204上形成掩膜结构(未图示)，所述掩膜结构暴露出部分所述初始栅极结构204；以所述掩膜结构为掩膜刻蚀所述初始栅极结构204，形成所述隔断沟槽208。
在本实施例中，刻蚀所述初始栅极结构204采用干法刻蚀工艺，所述干法刻蚀的刻蚀气体为SF6和CH4；在其他实施例中，所述干法刻蚀的刻蚀气体还可以为HB2和CH4。
在本实施例中，所述掩膜结构包括第一掩膜层以及位于所述第一掩膜层上的第二掩膜层，所述第一掩膜层与所述第二掩膜层的材料不同。
在本实施例中，所述第一掩膜层的材料为掺氮的碳氧化硅；通过掺氮的碳氧化硅所形成的第一掩膜层与介质层203的结合能力好，在后续以刻蚀后的第一掩膜层为掩膜刻蚀初始栅极结构204时，所述第一掩膜层不易发生剥离或曲翘，因此所述第一掩膜层保持刻蚀图形的能力好，有利于使形成于初始栅极结构204内的隔断沟槽208形貌良好，有效提升了刻蚀后图形的精准性。
在本实施例中，所述第二掩膜层的材料为氮化钛；所述第二掩膜层与第一掩膜层之间的结合能力好，所述第二掩膜层能够在后续刻蚀待刻蚀层时保护第一掩膜层表面，使所述第一掩膜层不会被减薄；而且，所述第二掩膜层的物理强度较大，在后续刻蚀初始栅极结构204时，所述第二掩膜层和第一掩膜层的图形能够保持稳定，有利于形成形貌良好的隔离沟槽208。
在本实施例中，所述初始栅极结构204的数量为多个，且多个所述初始栅极结构204均平行于所述第一方向Y，所述隔断沟槽208贯穿多个所述初始栅极结构204。
在本实施例中，所述第一方向Y与所述第二方向X相互垂直。
请参考图12，图12与图10的视图方向一致，在形成所述隔断沟槽208之后，去除部分所述初始栅极结构204，在所述介质层203内形成栅极结构209以及位于所述栅极结构209顶部的栅极开口210。
由于在形成隔断沟槽208的过程中，部分所述初始栅极结构204的金属材料残留物会积累在所述隔断沟槽208内，这些金属材料有可能会导致相邻的初始栅极结构204发生漏电的问题，通过在形成隔断沟槽208之后形成栅极开口210的制程顺序，利用在形成栅极开口210过程中的刻蚀溶液或刻蚀气体将所述隔断沟槽208内的金属残留物进行去除，减少相邻的所述初始栅极结构204发生漏电的问题，进而提升最终形成的半导体结构的电学性能。
在本实施例中，去除部分所述初始栅极结构204，在所述介质层203内形成栅极结构209以及位于栅极结构209顶部的栅极开口210的工艺采用湿法刻蚀工艺。在其他实施例中，去除部分所述初始栅极结构，在所述介质层内形成栅极结构以及位于栅极结构顶部的开口的工艺还可以采用干法刻蚀工艺。
在本实施例中，所述栅极结构209顶部表面低于所述介质层203顶部表面5nm～40nm，即所述栅极开口210的深度为5nm～40nm，在后续的制程中，需要在所述栅极开口210内形成隔离层，利用所述隔离层对所述栅极结构209起到隔离保护的作用，避免所述栅极结构209与其他的器件结构(如源掺杂层或漏掺杂层)之间发生漏电问题。通过5nm～40nm深度的栅极开口210，既能够保证形成的隔离层的厚度可以起到很好的隔离保护效果，同时可避免过多的损伤所述栅极结构209。
请参考图13与图14，在所述隔断沟槽208与所述栅极开口210内形成隔离层211。
由于在形成所述栅极开口210的过程中，刻蚀溶液会对隔离沟槽208的侧壁进行部分损伤，导致隔离沟槽208的开口变大。
通过在所述初始栅极结构204内形成隔断沟槽208，以及在去除部分所述初始栅极结构204，形成栅极开口210之后，在所述隔断沟槽208与所述栅极开口210内形成隔离层211。利用一次步骤分别在所述隔断沟槽208与所述栅极开口210内形成隔离层211，有效的减少了制程步骤，进而提升了生产效率。
在本实施例中，所述隔离层211的形成方法包括：在所述隔断沟槽208与所述栅极开口210内形成初始隔离层(未图示)；对所述初始隔离层进行平坦化处理，直至暴露出所述介质层203的顶部表面为止，形成所述隔离层211。
在本实施例中，对所述初始隔离层进行平坦化处理的工艺采用化学机械抛光工艺。在其他实施例中，对所述初始隔离层进行平坦化处理的工艺还可以采用湿法刻蚀工艺。
在本实施例中，所述隔离层211的材料采用氮化硅。在其他实施例中，所述隔离层的材料还可以采用氮氧化硅、低K介质材料和超低K介质材料中的一种或多种组合。
图15至图23是本发明另一实施例的一种半导体结构的形成过程的结构示意图。
请参考图15，提供衬底。
在本实施例中，所述衬底包括基底300以及位于所述基底300上的若干相互分立的鳍部301。
在本实施例中，所述基底300的材料为单晶硅。在其他实施例中，所述基底还可以为多晶硅或非晶硅。所述基底的材料还可以为锗、锗化硅、砷化镓等半导体材料。
在本实施例中，所述基底300与所述鳍部301的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底300与所述鳍部301。
在本实施例中，所述鳍部301的材料为单晶硅。在其它实施例中，所述鳍部的材料还可以为单晶锗硅或者其它半导体材料。
在其他实施例中，所述衬底还可以是不具有所述鳍部的结构。
请参考图16，在形成所述衬底之后，在所述衬底上形成隔离结构302，所述隔离结构302覆盖部分所述鳍部301的侧壁。
所述隔离结构302的形成方法包括：在所述衬底上形成初始隔离结构(未图示)，所述初始隔离结构覆盖所述鳍部301；对所述初始隔离结构进行平坦化处理，直至暴露出所述鳍部301的顶部表面为止；在所述平坦化处理之后，去除部分所述初始隔离结构，形成所述隔离结构302，所述隔离结构302的顶部表面低于所述鳍部301的顶部表面。
在本实施例中，所述平坦化处理的工艺包括化学机械抛光工艺；在其他实施例中，所述平坦化处理的工艺还可以是湿法刻蚀工艺或干法刻蚀工艺。
在本实施例中，去除部分所述初始隔离结构，形成所述隔离结构的工艺包括湿法刻蚀工艺。在其他实施例中，去除部分所述初始隔离结构，形成所述隔离结构的工艺还可以包括干法刻蚀工艺。
在本实施例中，所述隔离结构302的材料包括氧化硅；在其他实施例中，所述隔离结构的材料还可以包括氮化硅或氮氧化硅。
请参考图17至图19，图18是图17沿着E-E线的截面示意图，图19是图17沿F-F线的截面示意图，在所述衬底上形成介质层303与初始栅极结构304，所述初始栅极结构304沿第一方向Y延伸。
在本实施例中，还包括：在所述衬底上形成介质层303，所述介质层303位于所述初始栅极结构304侧壁表面，且所述介质层303暴露出所述初始栅极结构304的顶部表面。
在本实施例中，所述介质层303与所述初始栅极结构304具体位于所述隔离结构302上。
在本实施例中，所述初始栅极结构304包括：栅介质层305、位于所述栅介质层305上的栅极层306、以及位于所述栅极层306和所述栅介质层305侧壁表面的侧墙307。
在本实施例中，所述栅介质层305的材料包括高K介质材料。
所述栅极层306的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。在本实施例中，所述栅极层306的材料采用钨。
所述侧墙307的材料包括氮化硅、氧化硅和氮氧化硅中的一种或多种组合。在本实施例中，所述侧墙307的材料采用氮化硅。
所述介质层303的材料包括氮化硅、氧化硅或氮氧化硅。在本实施例中，所述介质层303的材料采用氧化硅。
在本是实施例中，所述介质层303与所述初始栅极结构304形成方法包括：在所述隔离结构302上形成伪栅层(未图示)；在所述伪栅层的侧壁表面形成所述侧墙307；在所述隔离结构302上形成初始介质层(未图示)，所述初始介质层覆盖所述伪栅层与所述侧墙307；平坦化所述初始介质层直至暴露出所述伪栅层为止，形成所述介质层303；在形成所述介质层303之后，去除所述伪栅层形成开口；在所述开口的底部表面形成所述栅介质层305；在所述栅介质层305上形成所述栅极层306。
在本实施例中，平坦化所述初始介质层的工艺采用化学机械抛光工艺。
在本实施例中，所述伪栅层的材料采用多晶硅。
在本实施例中，所述侧墙307的形成方法包括：在所述伪栅层的侧壁与顶部表面、以及所述隔离结构302的顶部表面形成侧墙材料层(未图示)；刻蚀所述侧墙材料层，直至暴露出所述伪栅层与所述隔离结构302的顶部表面为止，形成所述侧墙307。
在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。
请参考图20，图20与图19的视图方向一致，在形成初始栅极结构304与所述介质层303之后，去除部分所述初始栅极结构304，在所述介质层303内形成栅极开口310。
在本实施例中，去除部分所述初始栅极结构304，在所述介质层303内形成栅极开口310的工艺采用湿法刻蚀工艺。在其他实施例中，去除部分所述初始栅极结构，在所述介质层内形成栅极开口的工艺还可以采用干法刻蚀工艺。
在本实施例中，所述栅极开口310的深度为5nm～40nm，在后续的制程中，需要在所述栅极开口310内形成隔离层，利用所述隔离层起到对后续形成的栅极结构的隔离保护的作用，避免所述栅极结构与其他的器件结构(如源掺杂层或漏掺杂层)之间发生漏电问题。通过5nm～40nm深度的栅极开口310，既能够保证形成的隔离层的厚度可以起到很好的隔离保护效果，同时可避免过多的损伤所述栅极结构。
请参考图21，图21与图18的视图方向一致，在形成所述栅极开口310之后，去除部分所述初始栅极结构304，形成栅极结构309，在所述栅极结构309内形成隔断沟槽308，所述隔断沟槽308沿第二方向X延伸，所述第一方向Y与所述第二方向X不同。
由于形成栅极开口310之后的初始栅极结构304的厚度降低，在后续进行切断所述初始栅极结构304形成的隔断沟槽308的深宽比降低，使得切断所述初始栅极结构304的工艺难度有效降低。
在本实施例中，所述隔断沟槽308具体位于所述隔离结构302上。
在本实施例中，所述隔断沟槽308的形成方法包括：在所述介质层303上和所述初始栅极结构304上形成掩膜结构(未图示)，所述掩膜结构暴露出部分所述初始栅极结构304；以所述掩膜结构为掩膜刻蚀所述初始栅极结构304，形成所述隔断沟槽308。
在本实施例中，刻蚀所述初始栅极结构204采用干法刻蚀工艺，所述干法刻蚀的刻蚀气体为SF6和CH4；在其他实施例中，所述干法刻蚀的刻蚀气体还可以为HB2和CH4。
在本实施例中，所述掩膜结构包括第一掩膜层以及位于所述第一掩膜层上的第二掩膜层，所述第一掩膜层与所述第二掩膜层的材料不同。
在本实施例中，所述第一掩膜层的材料为掺氮的碳氧化硅；通过掺氮的碳氧化硅所形成的第一掩膜层与介质层的结合能力好，在后续以刻蚀后的第一掩膜层为掩膜刻蚀初始栅极结构304时，所述第一掩膜层不易发生剥离或曲翘，因此所述第一掩膜层保持刻蚀图形的能力好，有利于使形成于初始栅极结构内的隔断沟槽308形貌良好，有效提升了刻蚀后图形的精准性。
在本实施例中，所述第二掩膜层的材料为氮化钛；所述第二掩膜层与第一掩膜层之间的结合能力好，所述第二掩膜层能够在后续刻蚀待刻蚀层时保护第一掩膜层表面，使所述第一掩膜层不会被减薄；而且，所述第二掩膜层的物理强度较大，在后续刻蚀初始栅极结构时，所述第二掩膜层和第一掩膜层的图形能够保持稳定，有利于形成形貌良好的隔断沟槽308。
在本实施例中，所述初始栅极结构304的数量为多个，且多个所述初始栅极结构304均平行于所述第一方向Y，所述隔断沟槽308贯穿多个所述初始栅极结构304。
在本实施例中，所述第一方向Y与所述第二方向X相互垂直。
请参考图22与图23，在所述隔断沟槽308与所述栅极开口310内形成隔离层311。
在本实施例中，所述隔离层311的形成方法包括：在所述隔断沟槽308与所述栅极开口310内形成初始隔离层(未图示)；对所述初始隔离层进行平坦化处理，直至暴露出所述介质层303的顶部表面为止，形成所述隔离层311。
通过在所述初始栅极结构304内形成隔断沟槽308，以及在去除部分所述初始栅极结构304，形成栅极开口310之后，在所述隔断沟槽308与所述栅极开口310内形成隔离层311。利用一次步骤分别在所述隔断沟槽308与所述栅极开口310内形成隔离层311，有效的减少了制程步骤，进而提升了生产效率。
在本实施例中，对所述初始隔离层进行平坦化处理的工艺采用化学机械抛光工艺。在其他实施例中，对所述初始隔离层进行平坦化处理的工艺还可以采用湿法刻蚀工艺。
在本实施例中，所述隔离层311的材料采用氮化硅。在其他实施例中，所述隔离层的材料还可以采用氮氧化硅、低K介质材料和超低K介质材料中的一种或多种组合。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成初始栅极结构，所述初始栅极结构沿第一方向延伸；
去除部分所述初始栅极结构，在所述初始栅极结构内形成隔断沟槽，所述隔断沟槽沿第二方向延伸，所述第一方向与所述第二方向不同；
去除部分所述初始栅极结构，形成栅极结构以及位于所述栅极结构顶部的栅极开口；
在所述隔断沟槽与所述栅极开口内形成隔离层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述隔断沟槽之后形成所述栅极开口。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述栅极开口之后形成所述隔断沟槽。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底以及位于所述基底上的若干相互分立的鳍部，所述初始栅极结构横跨所述鳍部，且所述初始栅极结构覆盖所述鳍部的部分侧壁与顶部表面。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，在所述衬底上形成隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，所述隔断沟槽位于所述隔离结构上。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、以及位于所述栅极层和所述栅介质层侧壁表面的侧墙。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料包括高K介质材料。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述栅极层的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述侧墙的材料包括氮化硅、氧化硅和氮氧化硅中的一种或多种组合。
10.如权利要求6所述的半导体结构的形成方法，其特征在于，在去除部分所述初始栅极结构之前，还包括：在所述衬底上形成介质层，所述介质层位于所述初始栅极结构侧壁表面，且所述介质层暴露出所述初始栅极结构的顶部表面。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述介质层与所述初始栅极结构形成方法包括：在所述衬底上形成伪栅层；在所述伪栅层的侧壁表面形成所述侧墙；在所述衬底上形成初始介质层，所述初始介质层覆盖所述伪栅层与所述侧墙；平坦化所述初始介质层直至暴露出所述伪栅层为止，形成所述介质层；在形成所述介质层之后，去除所述伪栅层形成开口；在所述开口的底部表面形成所述栅介质层；在所述栅介质层上形成所述栅极层。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述隔断沟槽的形成方法包括：在所述介质层与所述初始栅极结构上形成掩膜结构，所述掩膜结构暴露出部分所述初始栅极结构；以所述掩膜结构为掩膜刻蚀所述初始栅极结构，形成所述隔断沟槽。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始栅极结构的数量为多个，且多个所述初始栅极结构均平行于所述第一方向；所述隔断沟槽贯穿多个所述初始栅极结构。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一方向与所述第二方向相垂直。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分所述初始栅极结构，形成栅极结构以及位于栅极结构顶部的开口的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构顶部表面低于所述介质层顶部表面5nm～40nm。
17.如权利要求10所述的半导体结构的形成方法，其特征在于，所述隔离层的形成方法包括：在所述隔断沟槽与所述栅极开口内形成初始隔离层；对所述初始隔离层进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述隔离层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，对所述初始隔离层进行平坦化处理的工艺包括化学机械抛光工艺或湿法刻蚀工艺。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的材料包括：氮化硅、氮氧化硅、低K介质材料和超低K介质材料中的一种或多种组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010239666.8A CN113471074A (zh) | 2020-03-30 | 2020-03-30 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010239666.8A CN113471074A (zh) | 2020-03-30 | 2020-03-30 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113471074A true CN113471074A (zh) | 2021-10-01 |
Family
ID=77865992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010239666.8A Pending CN113471074A (zh) | 2020-03-30 | 2020-03-30 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113471074A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150340461A1 (en) * | 2014-05-20 | 2015-11-26 | Globalfoundries Inc. | Metal gate structure and method of formation |
| US9806166B2 (en) * | 2016-01-13 | 2017-10-31 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| US20180261514A1 (en) * | 2017-03-10 | 2018-09-13 | Globalfoundries Inc. | Fin-type field effect transistors (finfets) with replacement metal gates and methods |
| CN108807378A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
-
2020
- 2020-03-30 CN CN202010239666.8A patent/CN113471074A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150340461A1 (en) * | 2014-05-20 | 2015-11-26 | Globalfoundries Inc. | Metal gate structure and method of formation |
| US9806166B2 (en) * | 2016-01-13 | 2017-10-31 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| US20180261514A1 (en) * | 2017-03-10 | 2018-09-13 | Globalfoundries Inc. | Fin-type field effect transistors (finfets) with replacement metal gates and methods |
| CN108807378A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11682697B2 (en) | Fin recess last process for FinFET fabrication | |
| KR102100790B1 (ko) | 조면화된 배리어층을 갖는 금속 게이트용 구조체 및 방법 | |
| US10535654B2 (en) | Cut metal gate with slanted sidewalls | |
| US20220301940A1 (en) | Prevention of Contact Bottom Void in Semiconductor Fabrication | |
| CN106252411A (zh) | 半导体器件结构的结构和形成方法 | |
| US20230275138A1 (en) | Method of forming semiconductor device structure with gate structure | |
| US20230155003A1 (en) | Structure of isolation feature of semiconductor device structure | |
| CN106960844B (zh) | 半导体元件及其制作方法 | |
| TWI593105B (zh) | 半導體裝置結構之形成方法 | |
| CN109559978B (zh) | 半导体结构及其形成方法 | |
| US20230238279A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR102408590B1 (ko) | 나노구조체를 갖는 반도체 디바이스 구조체 및 이를 형성하기 위한 방법 | |
| CN113471074A (zh) | 半导体结构的形成方法 | |
| US11551924B2 (en) | Semiconductor structure and method for forming the same | |
| TW201933612A (zh) | 接觸結構 | |
| US10930549B2 (en) | Cap structure | |
| CN114203671A (zh) | 半导体结构及其形成方法 | |
| CN114078744A (zh) | 半导体结构及其形成方法 | |
| CN108666272B (zh) | 半导体结构及其形成方法 | |
| KR100642413B1 (ko) | 다마신 금속 게이트 형성 방법 | |
| CN115249743A (zh) | 半导体结构及其形成方法 | |
| CN117476464A (zh) | 半导体结构的形成方法 | |
| CN115692416A (zh) | 半导体结构及其形成方法 | |
| CN113823690A (zh) | 半导体器件及其形成方法 | |
| CN113823689A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |