CN113469320A - 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路 - Google Patents

用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路 Download PDF

Info

Publication number
CN113469320A
CN113469320A CN202110823018.1A CN202110823018A CN113469320A CN 113469320 A CN113469320 A CN 113469320A CN 202110823018 A CN202110823018 A CN 202110823018A CN 113469320 A CN113469320 A CN 113469320A
Authority
CN
China
Prior art keywords
conductive
chip
connection
substrate
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110823018.1A
Other languages
English (en)
Other versions
CN113469320B (zh
Inventor
C·马蒂厄
B·奥弗曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Publication of CN113469320A publication Critical patent/CN113469320A/zh
Application granted granted Critical
Publication of CN113469320B publication Critical patent/CN113469320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07733—Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明涉及一种制造用于芯片卡模块(2)的柔性电路的方法。本发明包括：利用与用于与读卡器建立连接的接触部(6)位于模块(2)的同一表面上的导电区块(14)，以在天线与电子芯片(8)之间制造电连接。与导电区块的所述连接部分地位于封装区域内并且部分地位于所述封装区域外，并且分别位于同一封装区域的两侧中的一侧上。本发明还涉及一种用于执行该方法的柔性电路。

Description

用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路
技术领域
本发明涉及芯片卡领域。芯片卡被公众广为知晓，对于公众，芯 片卡具有多种用途：支付卡、用于手机的SIM卡、交通卡、信用卡等。
背景技术
芯片卡包括传输器件，所述传输器件用于将数据从芯片传输给读 卡装置(读取)或从该装置传输给卡(写入)。这些传输器件可以是 “接触式”、“无接触式的”或者具有将前述两种器件结合的双接口。 本发明尤其涉及双-接口芯片卡领域。如果“接触式”和“无接触式” 模式被单个芯片管理，则双-接口芯片卡被称为“双”；或如果“接触 式”和“无接触式”模式被两个物理独立的芯片管理，则称为“混合”。
双-接口芯片卡通常包括刚性支撑部，所述刚性支撑部由PVC、 PVC/ABS、PET或聚碳酸酯类型的形成卡的本体的塑料制成，单独制 造的电子模块和天线集成在所述刚性支撑部中。电子模块包括配置有 电子芯片(集成电路)的大致柔性的印刷电路板以及接触部，所述接 触部电连接至芯片并在支撑表面上与电子模块齐平以用于通过电接触 与读卡装置连接。双-接口芯片卡还包括至少一个天线，所述天线用于 芯片和允许数据的无接触式读取/写入的射频系统之间传输数据。
在现有技术中，通常建议将天线连接至实施在包括接触部的那一 侧相反的一侧上的导电区块。或者，将被插入卡中的电子模块被称为 “双面”电路板，该“双面”电路板具有一个包括接触部的导电侧以 及一个包括天线的导电区块的导电侧，这两个导电侧的每个分别定位 在绝缘衬底的两侧中的一侧上。
发明内容
本发明的一个目的在于设计用于“双”卡的、能被更具有经济效 益地制造的模块。
为此，一种用于制造用于芯片卡模块的柔性电路的方法被提供， 在该方法中，绝缘衬底和用于被该绝缘衬底支撑的单一导电层被提供。 接触部实施在该导电层中。接触部的实施可以通过蚀刻之前已经接合 至和/或层叠在绝缘衬底上(绝缘衬底与导电层之间具有或没有粘附剂 层)的导电材料板、比如铜合金板来执行。替代地，接触部的实施可 以通过在将导电材料板、比如铜合金板接合和/或层叠在绝缘衬底上 (绝缘衬底与导电层之间具有或没有粘附剂层)之前在导电材料板、 比如铜合金板中将接触部“引线框架化”来执行。
根据该方法，绝缘衬底被穿孔以形成连接阱。在接触部是在导电 层被转移在衬底的一侧上后在导电层上蚀刻出的情况下，该穿孔步骤 有利地通过在绝缘衬底接收导电层之前冲压绝缘衬底来执行。
由此，在任何情况下，导电层最终由绝缘衬底支撑，其中，所述 导电层具有面向绝缘衬底的第一侧和旨在通过电接触与芯片读卡器建 立连接的第二侧。
此外，导电层至少部分地覆盖连接阱，导电层的第一侧旨在用来 在连接阱的所在高度建立与电子芯片的电连接。通常而言，导电层完 全覆盖连接阱以形成盲孔。然而，特别地是，可以在导电层中于覆盖 连接阱的区域的所在高度制出微孔。
至少两个相对于接触部电隔离的导电区块也在导电层中制出，在 所述导电区块的所在高度，导电层的第一侧至少部分地关闭至少一个 旨在将电子芯片连接至天线的连接阱。
由此制造的、用于芯片卡模块的柔性电路由此包括仅仅一个导电 侧并允许节省位于绝缘衬底的另一侧上的导电材料层。尽管如此，借 助于相对于旨在连接至读卡器的接触部分开并电隔离的导电区块，能 够穿过连接阱将芯片连接至天线。
例如，五个接触部以及附加的两个导电区块在导电层中制出，这 五个接触部分别用于接地、接电源、接输入部/输出部、接时钟以及接 电子芯片的重置部。所述附加的两个导电区块然后分别用于连接至天 线的一个端部(或端子)。
在目标在于使得模块和/或它的导电区块小型化时，特别在于减小 连接至芯片的接触部的数量时，根据本发明的方法尤为有利。借助根 据本发明的方法，可以优化芯片卡模块中各导电区块和接触部的尺寸 和数量。由此，例如，两个导电区块被制出，每个导电区块分别基本 上位于旨在容放电子芯片的中央区域的两侧中的一侧上。由于在一些 情况下接触部可能布置并分布成两排(每排分别位于旨在容放电子芯 片的中央区域的两侧中的一侧上)，这两排之间的两个区域可能被保 留以在这两个区域的每一个上形成导电区块。然后，我们具有了两个 导电区块，每个导电区块分别基本上位于旨在容放电子芯片的中央区 域的两侧中的一侧上，其中，所述两个导电区块和旨在容放电子芯片 的中央区域分布成位于接触部所形成的排之间的一排。这种布置方式 是尤为有利的，这是因为在矩形芯片卡中，模块可以定向成使两排接 触部垂直于卡的最大尺寸，其中，每排接触部分别基本上定位在芯片 的两侧中的一侧上。天线的每个端部然后可以到达模块及它的腔的基 本上垂直于卡的最小边的边缘的所在高度。由于无论如何这些端部之 间必须留有用于芯片和它的封装树脂的空间，因此旨在用于电子芯片 对天线的连接的连接阱在两个导电区块中的每个的所在高度以下述方 式制出：阱之间的距离大于卡上制出的用以容放电子芯片和它的封装 树脂的腔的尺寸。
存在多种将芯片连接至天线的方式。对于每个导电区块，可以制 出至少两个连接阱，即被绝缘衬底的一部分隔开的两个连接阱。在每 个导电区块上，连接阱中的一个被用于对电子芯片的电连接，而连接 阱中的另一个用于对天线的电连接。沿着平行于导电层的第一和第二 侧的平面具有足够尺寸(例如为长圆形的)的单一阱也可被制出，该 单一阱用以在同一导电区块上在两个位置处电连接电子芯片和天线。 有利地，对电子芯片的连接(穿过一阱，该阱可以专用于该连接或并 非专用于该连接)在对应于下述区域的封装区域内被制出：该区域由 用于保护芯片和它对接触部以及对导电区块的连接的材料所覆盖。具体而言，在成品芯片卡模块中，芯片被布置在衬底的与布置导电层的 那一侧相反的一侧上或者布置在衬底中所制出的引线框架中，并且芯 片和它的连接结构被封装在树脂中(“球形封装(globe top)”或“围 坝填充封装(dam and fill)”，对应于UV或热封装)。每个导电区 块对天线的连接可以在该封装步骤后制出。然后，该连接可以穿过一 阱于封装区域以外地来执行，该阱可以专用于该连接或并非专用于该 连接。
根据本发明的方法的步骤可以被同一个制造者或不同的生产者执 行。例如，电子芯片可以被附接至用于包括绝缘衬底和导电层的芯片 卡模块的电路，然后被与制造用于芯片卡模块的电路(没有芯片和它 的连接结构)的制造者不同的制造者穿过连接阱连接至接触部以及导 电区块二者。天线至支撑芯片的芯片卡模块的电路(该电路可能已经 被封装在保护树脂中)的连接可能被再一制造者执行。然而，将被理 解的是，在任何情况下，必需的是，用于芯片卡模块的电路(被称为 “单一侧”)适用于通过位于模块的被称为“前侧”或“接触部侧” 上的导电层将芯片连接至天线。为此，如上指出的，它必须包括至少 两个导电区块，所述至少两个导电区块相对于接触部电隔离，在导电 区块的所在高度，导电层的第一侧至少部分地关闭用于将电子芯片连 接至天线的至少一个连接阱。
为了便于操作以将模块集成在芯片卡中，可以将绝缘衬底设置成 基本上包括不能发生热反应的粘结材料。该材料由于下述原因被视作 粘附剂：它粘附至其被施加的支撑部上(如果它为液体形式，可以通 过涂敷来施加，如果它为膜的形式，则可以通过层叠来施加)。还可 将绝缘衬底设置成基本上包括能发生热反应的(“热熔”)粘结材料。 在这种情况下，它也由于下述原因为粘附剂：即使在涂敷并干燥后， 它的粘结性也可以通过加热而被重新激活。不能发生热反应的粘结材 料的玻璃化转变温度Tg优选地低于100℃。例如，它具有50℃的数量 级(或更普遍地位于40℃与60℃之间)的玻璃化转变温度Tg。粘结 材料例如为被热塑性材料(例如聚酰胺类型的热塑性材料)改型的环 氧树脂。
如果粘结材料通过涂敷来施加，那么它的粘度适合于使它能够在 环境温度下分布于导电层或可移除的中间衬底上。例如，它在溶剂相 位中的粘度为80mPa.s的数量级(或更普遍地位于60与100mPa.s之 间)。
天线穿过连接阱对导电区块的连接可以以多种方式执行：利用导 电墨或膏来填充连接阱并在连接阱上方基本上形成相对于衬底的与接 触部侧相反的那侧的表面的凸起；利用导电墨或膏来在天线的端部上 形成凸起以在连接阱的底部处建立连接；利用导电线(金)穿过连接 阱等。(可能是粘结性的)衬底可也以被使用，该衬底具有各向异性 的电特性：沿着一个平面为电绝缘的，而垂直于该平面为导电的。
在特定情况下，尤其在需要加强天线的端部对导电区块的固定和/ 或连接时，两个以上连接阱在至少一个导电区块的所在高度制出。例 如，连接阱可以形成由孔组成的基本上规则的阵列(网格图案、以同 心圆、玫瑰花形状布置的孔等)。然后，导电膏、胶或墨在封围衬底 的保留在孔之间的部分的同时，形成对导电区块的机械固定和电链接。
这些多个连接阱还允许能够被更好地控制基本上液态的导电材料 (膏，墨或胶)的分散和分布。
根据另一方面，本发明涉及一种用于执行用来制造芯片卡模块(或 用来制造完整的芯片卡)的方法的柔性电路，在所述柔性电路中，这 样的导电区块被使用以在天线与电子芯片之间建立电连接：这些导电 区块与旨在用来建立与读卡器的连接的接触部位于模块的同一侧上。
由此，所述柔性电路包括绝缘衬底，所述绝缘衬底的厚度、柔软 性和柔性一方面与它在卷筒-至-卷筒织造方法的应用兼容，另一方面 与确定成品芯片卡的最大厚度的规范和标准兼容。该衬底呈具有基本 上彼此平行的第一和第二主侧的板的形式。该介电衬底通常是较薄。 它的厚度有利地小于400μm，例如为20至200μm的数量级，或甚至位 于50与150μm之间。该衬底例如是塑料(聚酰亚胺、PET、PEN、PVC 等)或复合材料(玻璃-环氧树脂)制成的柔性膜。它还可以由单一层 粘附剂组成，该粘附剂的粘结性潜在地为能发生热反应的(在130℃ 与200℃之间的温度)。这种潜在上粘结性的绝缘材料还可以具有各 向异性的导电性。
绝缘衬底包括连接阱，所述连接阱贯通绝缘衬底的整个厚度，以 能够在被称为“背”或“接合”侧的那侧上的芯片与位于被称为“前” 或“接触部”侧的那侧上的接触部、导电区块之间建立连接，所述导 电区块相对于接触部电隔离。
由此，绝缘衬底包括被绝缘衬底支撑的导电层，导电层具有朝向 绝缘衬底的第一侧以及具有第二侧。接触部和导电区块在该导电层中 形成。
在接触部的所在高度，导电层的第二侧旨在通过电接触与芯片读 卡器建立连接。导电层的第一侧旨在在连接阱的所在高度与电子芯片 建立电连接。
在导电区块的所在高度，导电层的第一侧至少部分地关闭至少一 个旨在将电子芯片连接至天线的连接阱。
利用该电路，芯片卡模块由此可以被实施成包括遵循芯片卡的标 准的接触部以及用于连接至天线的导电区块。然后，所述模块包括用 于将芯片连接至接触部的第一盲孔(至少部分地被接触部关闭的连接 阱)以及用于将芯片连接至天线的第二盲孔(至少部分地被导电区块 关闭的连接阱)。天线(卡中的)至模块的连接要么可以通过相对于 第二盲孔隔开的第三盲孔(至少部分地被导电区块关闭的连接阱)实 现，要么可以通过与用来将芯片直接连接至导电区块的盲孔为同一盲 孔的第二盲孔实现，要么直接通过沿着它的厚度导电并沿着垂直于该 厚度的平面电绝缘的衬底实现。
电子芯片至衬底的机械固定通过至少一种已知技术、比如芯片附 着来实现，并且它对接触部以及对天线的电连接通过至少一种、比如 芯片倒置技术、导线接合等已知技术来执行。
附图说明
本发明的其它特征和优点将从下属详细说明和附图中显而易见， 在附图中：
图1为根据本发明旨在用来容放用于芯片卡的电路的芯片卡的透 视图；
图2为具有接触部的电路的正视图，该电路旨在实施用来执行如图 1所示的卡的模块；
图3采用与图2类似的方式示出图2的电路一个变型例；
图4采用与图2类似的方式示出图2和3的电路的一个变型例以及它 在芯片卡腔中的集成；
图5、6、7、8(a、b、c)、9、10、11和12为电路的各种示例性 实施例、如图2至4的电路的剖视图，所述电路与芯片以及天线连接， 图8a和8b示出获得图8c所示的结构的步骤。
具体实施方式
在本文中，“导电区域17”指代导电层16的可能旨在用于通过接 触在芯片8与读卡器之间连接的区域(根据ISO Standard 7816-2定位并 且还在本文中被称为“接触部”6)，或者指代导电层16的根据本发明 可能旨在用于将芯片连接至天线的区域(还被称为导电区块14)。由 此，导电区块14对应于与接触部6类似但是没有连接至芯片8以通过接 触与读卡器通信的导电区域17。由此，它们可以用于连接至天线。
如图1所示，本发明可以用于芯片卡1(银行卡或其它类型卡的芯 片卡)的实施。所述卡1包括模块2，所述模块2将被插入腔3内，所述 腔例如被铣削(milled)到卡1的本体内。所述模块2包括电绝缘衬底4， 所述电绝缘衬底4有利地为柔性的。在所述衬底4的一侧、即所谓的前 侧5上，彼此电隔离的导电区域(即接触部和导电区块)在导电层16 中制出。
在另一侧、即所谓的背侧7上，衬底4支撑芯片8。衬底4连同接触 部6和导电区块构成金属化的柔性电路。
由此，导电层16被衬底4支撑，其中，导电层16的第一侧面向衬底 4而第二侧将通过电接触而与芯片读卡器(未示出)建立连接。
天线9(例如，该天线具有根据ISO Standard 14443-1的Class 1或 Class 2的大小)于两个层叠的层之间插入卡1的本体内。在腔3被铣削 出以后能够在腔3内接近所述天线9的端部10，用于连接至芯片8。
接触部通过导线(不能在图1中观察到，但在图5至11中示出)穿 过在衬底4上制出的连接阱11连接至芯片8。这些连接阱11是在将导电 层16叠至在衬底4上之前例如通过对衬底4穿孔而制成。导电层16至少 部分地覆盖连接阱11，由此，导电层16的第一侧形成这些连接阱的底 部。然后，连接阱11形成盲孔并允许在前侧5上具有单一导电层16的情 况下从背侧7接近前侧5。
导电层16可以在它的第一侧和/或它的第二侧上接收各种金属化 (镍、金等)层。导电层16的(通常为金属化的)第一侧的品质是重 要的，从而确保对芯片例如借助焊接导线13的良好连接。
如图2中示意性示出的，导电区域17(导电区域17的尺寸和位置由 ISO Standard7816-2限定)的数量例如为8个(C1，C2，C3，C4，C5， C6，C7和C8)。绕着参考标记C1至C8的简单的长方形虚线代表根据 ISO Standard 7816-2导电区域C1至C8的最小尺寸以及位置。导电区域 C1、C2、C3、C5和C7经常用作芯片8与读卡装置之间连接的接触部。 除了NFC应用之外，导电区域C6没有被使用，并且除了USB应用之 外，导电区域C4和C8没有被用于双接口银行卡应用。在这些情况下， 对应于接触部C6、C4和C8的导电区块14没有用来建立芯片8与读卡器 之间的电连接。由此，根据本发明，导电区块C4和C8可以用来连接 天线9。具体地，在穿通衬底4地加工盲孔12(盲孔12可以类似于连接 阱11，但是例如更大、为长圆形等)时，能够利用两个导电区块(在 该示例中为C4和C8)将天线9连接至芯片8。
用来实现上述连接的各种方式将结合图5至11予以描述。
根据图3示出的一个变型例，导电区域17的数量为七个，严格来讲， 这七个中五个为接触部6而两个为导电区块14。导电区域C5的表面面 积被可观地减小，导电区域C6被移走，更总体而言，用于实施接触部 6和导电区块14的金属化的导电表面被最小化，以在一方面基本上覆盖 ISO Standard 7816-2所要求的用于导电区域C1、C2、C3、C4、C5、C7和C8的最小表面面积并在另一方面覆盖连接阱11和盲孔12。需要说 明的是，连接阱11和盲孔12占据了和前述示例一样的位置。
根据图4示出的又一变型例，导电区域17的数量为八个，严格来讲， 八个中的五个是接触部6(C1，C2，C3，C5和C7)，而两个为用于连 接天线的导电区块14，导电区域C6除了美观目的以外没有被使用。连 接阱11和长圆孔12以虚线示出，用于允许接触部6和导电区块14借助连 接导线13穿过衬底连接(通过连接阱11与芯片8之间的实线示意性示 出)至芯片8(位于背面上)。对应于芯片8及它的连接导线13的封装 区域15的圆避开长圆孔12，以使得它们在后续中可以连接至天线9。确 实，如图4的右边所示，在对腔3铣削的过程中天线的端部10没有被覆 盖。在将模块2插入腔3的过程中，导电区块14会面向端部10(如箭头 所示)以连接至所述端部10。
这种构造在微型化方面以及在相对于天线的定向方面尤为有利。
具体而言，由于两个导电区块14中的每个实际上可以分别实施在 将容放电子芯片8的中央区域的两侧中的一侧上，因此模块的宽度在很 大程度上实质上限制于以一排的方式布置并分布的三个接触部6。由 此，我们具有两排且每排三个接触部6，这些接触部分别位于将容放电 子芯片8的中央区域的两侧中的一侧上。可以用来形成导电区块14的两个区域于所述中央区域的两侧中的一侧上保持在这两排之间。这些导 电区块14在腔3的两侧中的一侧上面向天线的端部10。
导电区块与天线9的连接可以通过多种方式实现。
图5以剖视图示出带有导电层16的衬底4，接触部6和导电区块14 已经在所述导电层16中制出。芯片8固定至衬底的与设置导电层16的那 侧相反的一侧上。连接阱11允许芯片8借助金或铜类型的连接导线13 连接至导电层16的第一侧。在该示例性实施例中，天线9的端部10也借 助连接导线13连接至导电层16的第一侧。在这种情况下，一个天线端 部10和芯片8穿过同一个连接阱11至导电区块14，该连接阱11比将芯片 8连接至接触部6所需的那些连接阱显著增大。
根据图6示出的变型例，一个天线9端部10和芯片8借助被衬底4的 一部分隔开的两个独立的孔(例如圆连接阱11和长圆盲孔12)连接至 导电区块14。
根据图7所示的变型例，天线9的端部10至导电区块14的导线连接 被带电的导电膏、胶或墨18替代。导电膏例如为包括二元或三元金属 合金(比如AgSn、AgSnBi或AgSnCu)的焊膏。导电胶和墨被充有 比如银或铜的导电金属颗粒。
根据图8a至8c所示的变型例，用来保护衬底4的支撑膜19(尤其 在热熔性粘结衬底4的情况下需要)被用来形成例如为50至100μm的 导电膏18(图8a)的凸起。保护膜19在后续中被移除，例如刚好在模 块插入卡之前被移除，以留下导电膏18作为凸起(图8b)，从而可以 在将模块集成在卡中时(图8c)便于对一个天线9端部10的连接。模块 的其它元件例如与上文描述的变型例基本相同。
根据图9所示的变型例，导电膏18被设置成在衬底4的背侧上从盲 孔12溢出，以如此方式以便能够再次形成凸起，该凸起在模块向卡集 成的过程便于向天线9端部10的连接。
图10是如图4所示的实施例的导电区块14从上方观察时的示意图。 天线的端部尤其在它们已经如图7至9所示的实施例中那样被制出时对 导电区块14的固定和连接可以利用多个连接阱11而被增强。例如，连 接阱11形成一种栅格，其中，导电膏、胶或墨18通过所述栅格被分配。
替代地，如图11所示，盲孔12为空的并没有封装树脂，以使得它 可以容放设置有导电膏18形成凸起的天线9端部10，并从而允许与导电 区块14的第一侧连接。
根据图12所示的变型例，能发生热反应的粘结衬底4被使用，所述 能发生热反应的粘结衬底4具有各向异性的导电性。这种衬底4允许在 压力和热下插入卡的操作过程中建立天线9端部10与导电区块14的第 一侧之间的直接电连接(由黑色箭头表示)。
利用具有能发生热反应的粘结性能的衬底4这一事实允许将芯片8 直接结合至衬底4，而无需添加芯片和模块2对卡1的芯片附着所通常使 用的胶(参见白色箭头)。有利地，能发生热反应的粘结衬底4被选取， 以使得：
–它可以在卷筒(reel)上获得以与卷筒-对-卷筒(reel-to-reel)的 方法兼容；
–它能耐受高达至少130℃的热；
–它能在化学上耐受在化学蚀刻铜的方法中所使用的溶剂、碱和 酸；
-它能在化学上耐电解金属浴(镍、金、银等)；
–它允许芯片以芯片的表面面积(单位为mm2)1.2倍的剪切力(单 位为kgf)接合；
-它允许将芯片8连接至导电层16的导电导线13以大于或等于3gf 的力超声波焊接；并且
-它允许模块2接合至卡1后获得的模块2的粘结强度具有大于或等 于60N的力。
与这些要求兼容的衬底4例如对应于下述参考：
Figure BDA0003172527120000111
的844或 8410、
Figure BDA0003172527120000112
的G185A、
Figure BDA0003172527120000113
的HiBond-3或
Figure BDA0003172527120000114
的FB-ML4。 更一般而言，基于共聚酰胺、腈-酚醛树脂、聚烯烃、聚酯、聚氨酯、 EVA或环氧化学的衬底4可以与本发明兼容。
能发生热反应的粘结衬底4可以通过织造或非织造的有机(PET) 或无机(玻璃)纺织纤维而增强，以改善该粘结衬底的在其接连进行 的步骤过程中的机械特性。例如，参考
Figure BDA0003172527120000115
的1080-Greige或G106 的玻璃织品可以被连续地热层压以制造具有优化的机械特性的复合衬 底4。
可以以颗粒形式获取的、例如利用槽模技术热涂覆在纺织纤维上 的树脂可以被使用，以得到能发生热反应的粘结衬底4。
由此，借助这种类型的衬底4(强化的或未强化的)，芯片8可以 直接接合在所述衬底上，而在现有技术的方法中，胶必须在将模块2 集成在卡1中前以附加的步骤来分布。这在一方面用来制造模块2的步 骤、与另一方面用来将模块2集成在卡1中的步骤被单独的操作者执行 时是尤其有利的。
此外，利用粘结衬底的技术方案一方面避免了例如在玻璃环氧树 脂类型的介电衬底与导电层之间施加胶涂层，另一方面还避免了在将 导电层层叠在衬底上之前将这种胶交联。
除了它的能发生热反应的粘结性之外，衬底还可以如上文指出的 那样具有各向异性的导电性(用于“各向异性的导电膜”的“ACF”)。 具有这种特性的衬底例如对应于
Figure BDA0003172527120000121
的HAF8412和
Figure BDA0003172527120000122
的 HAF8414，这两种参考分别具有酚醛和共聚酰胺本体以确保粘结功能， 并且分别以例如60/mm2的密度充有以玻璃和铜制成的包覆有银的微 珠以确保沿着衬底的厚度方向的导电功能。
根据本发明可以用于制造电路的具有各向异性的导电性的衬底也 可以如上所示那样被机械增强。
将两个功能(接合和电连接)赋予单个元件(衬底4)这一事实 允许用于芯片卡的模块与这两个功能被不同的元件执行的模块相比被 微型化。

Claims (23)

1.芯片卡，其包括：
芯片卡模块，其中所述芯片卡模块包括：
衬底，其包括第一侧、相反的第二侧以及穿过所述衬底的连接阱；
在所述衬底上的电路；以及
连接到所述电路的芯片，
其中所述电路包括在所述衬底的所述第一侧上的层，其中所述层包括多个导电构件，其中所述多个导电构件中的每个包括在所述层的第一侧上的导电垫，其中所述多个导电构件中的至少一些各自包括在所述层的第二侧上的接触区域，其中所述接触区域被构造成将所述电路连接到读取器；以及
连接到所述芯片卡模块的天线，其中所述电路的所述导电垫中的第一导电垫将所述天线连接到所述芯片，其中所述连接阱定位在所述导电垫处，其中穿过所述连接阱中的第一连接阱所述芯片被连接到所述第一导电垫，并且其中穿过同样的第一连接阱所述天线的第一端部被连接到所述第一导电垫。
2.根据权利要求1所述的芯片卡，其中所述第一连接阱具有非圆形状。
3.根据权利要求2所述的芯片卡，其中所述第一连接阱具有细长形状。
4.根据权利要求1所述的芯片卡，其中所述连接阱中的第二连接阱具有相对于所述第一连接阱不同的形状。
5.根据权利要求1所述的芯片卡，其中所述第一导电垫形成导电区块，其中所述导电区块通过第二电导体被连接到所述天线，所述第二电导体包括以下中的至少一个：
导电墨，
导电膏，
导电胶，
导电焊料，或
导电线。
6.根据权利要求1所述的芯片卡，其中所述衬底包括在所述衬底的所述相反的第二侧上的封装区域，所述封装区域被构造成具有连接到其的封装以封装电子芯片以及多个连接阱，其中所述第一导电垫通过所述第一连接阱相对于所述封装区域定位，所述定位包括既定位在所述封装区域内侧又定位在所述封装区域外侧。
7.根据权利要求6所述的芯片卡，其中所述第一连接阱完全定位在所述封装区域内侧。
8.根据权利要求6所述的芯片卡，其中所述第一连接阱包括定位在所述封装区域外侧的、相对于所述封装区域直径相对的部分。
9.根据权利要求6所述的芯片卡，其中所述第一导电垫形成导电区块，其中所述导电区块通过第二电导体被连接到所述天线，并且其中所述第二电导体未被所述封装覆盖。
10.根据权利要求6所述的芯片卡，其中所述封装封装所述芯片到所述第一导电垫的连接而不封装所述天线的所述第一端部到所述第一导电垫的连接。
11.一种方法，其包括：
提供衬底，其中所述衬底包括第一侧、相反的第二侧以及穿过所述衬底的连接阱；
提供在所述衬底的所述第一侧上形成电路的层，其中所述电路包括多个导电构件，其中所述导电构件中的每个包括在所述层的第一侧上的导电垫，其中所述连接阱定位在所述导电垫处，其中所述多个导电构件中的至少一些包括在所述层的第二侧上的接触区域，其中所述接触区域被构造成将所述电路连接到读取器，并且其中所述导电垫被构造成将所述电路连接到电子芯片以及连接到天线；
在所述电路的所述导电垫中的第一导电垫处穿过所述连接阱中的第一连接阱连接所述芯片；以及
穿过同样的第一连接阱将所述天线的第一端部连接到所述第一导电垫。
12.根据权利要求11所述的方法，进一步包括将所述电子芯片连接到所述衬底以及将所述电子芯片通过电导体电连接到所述导电垫中的一些，其中所述电导体延伸穿过所述第一连接阱；以及将所述封装连接到所述电子芯片、在所述封装区域处的所述衬底和以及所述电导体。
13.根据权利要求12所述的方法，进一步包括：
将所述衬底连接到卡本体，其中所述卡本体包括腔并且所述衬底定位在所述腔内侧；以及
在所述卡本体上在所述腔处将所述层连接到所述天线。
14.根据权利要求13所述的方法，其中所述导电垫中的两个形成导电区块，其中所述导电区块通过相应的第二电导体被连接到所述天线，所述第二电导体包括以下中的至少一个：
导电墨，
导电膏，
导电胶，
导电焊料，或
导电线。
15.根据权利要求14所述的方法，其中所述第二电导体未被所述封装覆盖，并且所述天线包括所述天线的未被所述封装覆盖的电连接垫。
16.根据权利要求11所述的方法，其中所述衬底被提供有在所述衬底的所述相反的第二侧上的封装区域，所述封装区域被构造成具有连接到其的封装以封装电子芯片以及多个连接阱，其中所述第一导电垫通过所述第一连接阱相对于所述封装区域定位，所述定位包括既定位在所述封装区域内侧又定位在所述封装区域外侧。
17.根据权利要求16所述的方法，其中所述第一连接阱被提供为既定位在所述封装区域内侧又定位在所述封装区域外侧。
18.根据权利要求16所述的方法，其中所述连接阱中的第二连接阱被提供为完全定位在所述封装区域内侧。
19.根据权利要求18所述的方法，其中所述第一连接阱被提供有非圆形状，并且所述第二连接阱具有相对于所述第一连接阱不同的形状。
20.根据权利要求16所述的方法，其中所述第一连接阱被提供有定位在所述封装区域外侧的、相对于所述封装区域直径相对的部分。
21.根据权利要求16所述的方法，其中所述封装封装所述芯片到所述第一导电垫的连接而不封装所述天线的所述第一端部到所述第一导电垫的连接。
22.电路，其包括：
衬底，其包括第一侧、相反的第二侧以及穿过所述衬底的连接阱；以及
在所述衬底的所述第一侧上的层，其中所述层包括多个导电构件，其中所述多个导电构件中的每个包括在所述层的第一侧上的导电垫，其中所述多个导电构件中的至少一些各自包括在所述层的第二侧上的接触区域，其中所述接触区域被构造成将所述电路连接到读取器，并且其中所述导电垫被构造成将所述电路连接到电子芯片以及连接到具有天线端部的天线；
其中所述连接阱定位在所述导电垫处，其中所述连接阱中的第一连接阱被构造成允许穿过所述第一连接阱使所述芯片被连接到所述导电垫中的第一导电垫，并且其中所述第一连接阱还被构造成允许穿过同样的第一连接阱使所述天线端部中的第一天线端部被连接到所述第一导电垫。
23.芯片卡，其包括：
根据权利要求22所述的电路；
连接到所述衬底的电子芯片，其中所述电路和所述电子芯片形成芯片卡模块；
连接到所述电路的天线，其中穿过所述第一连接阱所述第一天线端部被连接到所述第一导电垫并且穿过所述第一连接阱所述电子芯片被连接到所述第一导电垫。
CN202110823018.1A 2014-05-14 2015-05-13 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路 Active CN113469320B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR1454287A FR3021145B1 (fr) 2014-05-14 2014-05-14 Procede de fabrication d'un circuit pour module de carte a puce et circuit pour module de carte a puce
FR1454287 2014-05-14
CN201580031910.9A CN106415613B (zh) 2014-05-14 2015-05-13 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路
PCT/FR2015/051254 WO2015173514A1 (fr) 2014-05-14 2015-05-13 Procédé de fabrication d'un circuit pour module de carte à puce et circuit pour module de carte à puce

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580031910.9A Division CN106415613B (zh) 2014-05-14 2015-05-13 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路

Publications (2)

Publication Number Publication Date
CN113469320A true CN113469320A (zh) 2021-10-01
CN113469320B CN113469320B (zh) 2022-08-23

Family

ID=51518927

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110823018.1A Active CN113469320B (zh) 2014-05-14 2015-05-13 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路
CN201580031910.9A Active CN106415613B (zh) 2014-05-14 2015-05-13 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580031910.9A Active CN106415613B (zh) 2014-05-14 2015-05-13 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路

Country Status (8)

Country Link
US (2) US10417548B2 (zh)
EP (2) EP3143557B1 (zh)
KR (2) KR102296702B1 (zh)
CN (2) CN113469320B (zh)
ES (2) ES2901301T3 (zh)
FR (1) FR3021145B1 (zh)
PL (2) PL3567527T3 (zh)
WO (1) WO2015173514A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034552B1 (fr) * 2015-04-02 2017-05-05 Oberthur Technologies Module dual pour carte duale a microcircuit
EP3151167B1 (en) * 2015-09-30 2020-05-20 Nxp B.V. Dual-interface ic card module
FR3047101B1 (fr) 2016-01-26 2022-04-01 Linxens Holding Procede de fabrication d’un module de carte a puce et d’une carte a puce
FR3049739B1 (fr) * 2016-03-30 2021-03-12 Linxens Holding Procedes de fabrication de cartes a puce et de supports d’antenne pour carte a puce
FR3051063B1 (fr) 2016-05-06 2021-02-12 Linxens Holding Procede de fabrication de cartes a puce et carte a puce obtenue par ce procede
DE102016110780A1 (de) * 2016-06-13 2017-12-14 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
US10977540B2 (en) 2016-07-27 2021-04-13 Composecure, Llc RFID device
US10762412B2 (en) 2018-01-30 2020-09-01 Composecure, Llc DI capacitive embedded metal card
US10121305B2 (en) 2016-12-09 2018-11-06 Capital One Services, Llc Soft touch resin and transaction card comprising the same
WO2019045638A1 (en) * 2017-08-28 2019-03-07 Smartflex Technology Pte Ltd INTEGRATED CIRCUIT MODULES AND INTELLIGENT CARDS INCORPORATING THEM
SG11202002064SA (en) 2017-09-07 2020-04-29 Composecure Llc Transaction card with embedded electronic components and process for manufacture
US11151437B2 (en) 2017-09-07 2021-10-19 Composecure, Llc Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting
ES2929116T3 (es) * 2017-10-18 2022-11-24 Composecure Llc Tarjeta de transacción de metal, cerámica, o con revestimiento cerámico con ventana o patrón de ventana y retroiluminación opcional
CN109948767A (zh) * 2018-02-01 2019-06-28 华为技术有限公司 存储卡和终端
US11088087B2 (en) * 2018-07-25 2021-08-10 Stmicroelectronics, Inc. Micro module with a support structure
FR3086098B1 (fr) * 2018-09-18 2020-12-04 Smart Packaging Solutions Procede de fabrication d'un module electronique pour objet portatif
TWI719866B (zh) * 2020-03-25 2021-02-21 矽品精密工業股份有限公司 電子封裝件及其支撐結構與製法
CN111626395A (zh) * 2020-05-29 2020-09-04 东信和平科技股份有限公司 一种双界面安全芯片卡及制作方法
KR20220032774A (ko) * 2020-09-08 2022-03-15 엘지이노텍 주식회사 스마트 ic 기판, 스마트 ic 모듈 및 이를 포함하는 ic 카드
JP2022099100A (ja) * 2020-12-22 2022-07-04 富士フイルム株式会社 処理回路モジュール、及び非接触式通信媒体の製造方法
FR3119692B1 (fr) * 2021-02-08 2023-12-22 Linxens Holding Procédé de fabrication de modules de carte à puce et bande de matériau flexible supportant de tels modules

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1816593A1 (fr) * 2006-02-03 2007-08-08 Axalto SA Connecteur de carte a puce
EP1887494A1 (fr) * 2006-07-31 2008-02-13 Axalto SA Dispositif électronique disposant de plusieurs interfaces de communication court-circuitables
US20130062419A1 (en) * 2010-08-12 2013-03-14 Féinics AmaTech Nominee Limited Rfid antenna modules and methods of making
EP2579187A1 (fr) * 2011-10-03 2013-04-10 Oberthur Technologies Dispositif à microcircuit équipé de plages de contact et procédé de fabrication d'un tel dispositif
CN103377395A (zh) * 2012-04-17 2013-10-30 Nxp股份有限公司 Rfid电路和方法
CN103577872A (zh) * 2012-08-09 2014-02-12 英飞凌科技股份有限公司 具有分离的天线的芯片卡模块以及使用该模块的芯片卡嵌体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2716281B1 (fr) 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
EP0676716A1 (fr) 1994-03-07 1995-10-11 Eric Bauer Support portable d'informations numériques
US5898215A (en) * 1996-12-16 1999-04-27 Motorola, Inc. Microelectronic assembly with connection to a buried electrical element, and method for forming same
FR2810768B1 (fr) 2000-06-26 2003-11-28 Gemplus Card Int Procede de fabrication de cartes a puce hybrides et cartes a puce obtenues par ledit procede
EP1535240B1 (en) * 2002-08-26 2009-03-11 Dai Nippon Printing Co., Ltd. Sim, ic module and ic card
KR20040049981A (ko) * 2002-12-06 2004-06-14 (주)제이티 호일 적층을 통한 ｉｃ카드 제조방법
FR2861201B1 (fr) * 2003-10-17 2006-01-27 Oberthur Card Syst Sa Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue.
FR2880160B1 (fr) * 2004-12-28 2007-03-30 K Sa As Module electronique double face pour carte a puce hybride
CN101416206A (zh) * 2006-03-30 2009-04-22 王子制纸株式会社 Ic模块、ic引入线以及ic封装体
US8366009B2 (en) * 2010-08-12 2013-02-05 Féinics Amatech Teoranta Coupling in and to RFID smart cards
US9112272B2 (en) * 2010-08-12 2015-08-18 Feinics Amatech Teoranta Antenna modules for dual interface smart cards, booster antenna configurations, and methods
EP2575086A1 (fr) * 2011-09-27 2013-04-03 Gemalto SA Procédé de connexion d'un microcircuit à des zones conductrices noyées dans un support
CN103176676B (zh) * 2013-02-28 2015-10-14 合肥京东方光电科技有限公司 一种触摸屏触摸点定位检测电路、触摸屏及显示装置
US9390365B2 (en) * 2014-04-10 2016-07-12 American Banknote Corporation Integrated circuit module for a dual-interface smart card

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1816593A1 (fr) * 2006-02-03 2007-08-08 Axalto SA Connecteur de carte a puce
EP1887494A1 (fr) * 2006-07-31 2008-02-13 Axalto SA Dispositif électronique disposant de plusieurs interfaces de communication court-circuitables
US20130062419A1 (en) * 2010-08-12 2013-03-14 Féinics AmaTech Nominee Limited Rfid antenna modules and methods of making
EP2579187A1 (fr) * 2011-10-03 2013-04-10 Oberthur Technologies Dispositif à microcircuit équipé de plages de contact et procédé de fabrication d'un tel dispositif
CN103377395A (zh) * 2012-04-17 2013-10-30 Nxp股份有限公司 Rfid电路和方法
CN103577872A (zh) * 2012-08-09 2014-02-12 英飞凌科技股份有限公司 具有分离的天线的芯片卡模块以及使用该模块的芯片卡嵌体

Also Published As

Publication number Publication date
US10810477B2 (en) 2020-10-20
CN106415613B (zh) 2021-07-09
CN113469320B (zh) 2022-08-23
US20190362213A1 (en) 2019-11-28
ES2745806T3 (es) 2020-03-03
US10417548B2 (en) 2019-09-17
EP3143557B1 (fr) 2019-07-03
WO2015173514A1 (fr) 2015-11-19
PL3567527T3 (pl) 2022-05-02
EP3143557A1 (fr) 2017-03-22
KR102296702B1 (ko) 2021-08-31
KR20170033275A (ko) 2017-03-24
FR3021145B1 (fr) 2018-08-31
EP3567527B1 (fr) 2021-10-13
CN106415613A (zh) 2017-02-15
PL3143557T3 (pl) 2019-11-29
US20170270398A1 (en) 2017-09-21
FR3021145A1 (fr) 2015-11-20
KR102069334B1 (ko) 2020-02-11
ES2901301T3 (es) 2022-03-22
EP3567527A1 (fr) 2019-11-13
KR20200009135A (ko) 2020-01-29

Similar Documents

Publication Publication Date Title
CN113469320B (zh) 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路
US11222861B2 (en) Dual-interface IC card module
US10366320B2 (en) Dual-interface IC card
KR102190847B1 (ko) 플렉시블 인쇄 회로 제조 방법, 상기 방법에 의해 획득된 플렉시블 인쇄 회로, 및 그러한 플렉시블 인쇄 회로를 포함하는 칩 카드 모듈
KR102481332B1 (ko) 칩 카드 제조 방법, 및 상기 방법에 의해 획득된 칩 카드
CN108496187B (zh) 用于制造芯片卡模块的方法和芯片卡
KR102069747B1 (ko) 균열-방지 전자 디바이스를 만들기 위한 방법
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
KR20210087944A (ko) 칩 카드용 전자 모듈
EP2790131B1 (en) Smart card contact pad with oxidation protection
US20150278673A1 (en) Dual interface ic card components and method for manufacturing the dual-interface ic card components
JP4952266B2 (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
US8763912B1 (en) Dual interface module and dual interface card having a dual interface module
JP2008269648A (ja) 接触型非接触型共用ｉｃカード
JP2010072930A (ja) Ｉｃモジュール、及びこれを用いたｉｃカード
KR20210060476A (ko) 휴대용 오브젝트용 전자 모듈을 제조하기 위한 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40051873

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant