KR20200009135A - 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로 - Google Patents

칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로 Download PDF

Info

Publication number
KR20200009135A
KR20200009135A KR1020207001583A KR20207001583A KR20200009135A KR 20200009135 A KR20200009135 A KR 20200009135A KR 1020207001583 A KR1020207001583 A KR 1020207001583A KR 20207001583 A KR20207001583 A KR 20207001583A KR 20200009135 A KR20200009135 A KR 20200009135A
Authority
KR
South Korea
Prior art keywords
conductive
connection
chip
contacts
electronic chip
Prior art date
Application number
KR1020207001583A
Other languages
English (en)
Other versions
KR102296702B1 (ko
Inventor
크리스또프 마띠유
베르트랑 오브망
Original Assignee
랑셍 홀딩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 랑셍 홀딩 filed Critical 랑셍 홀딩
Publication of KR20200009135A publication Critical patent/KR20200009135A/ko
Application granted granted Critical
Publication of KR102296702B1 publication Critical patent/KR102296702B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07733—Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 칩 카드 모듈(2)을 위한 가요성 회로를 생성하기 위한 방법에 관한 것이다. 본 발명은, 안테나와 전자 칩(8) 사이에 전기 접속을 생성하기 위해, 카드 판독기와 접속을 설정하도록 의도된 콘택트들(6)과 동일한 모듈(2)의 면 상에 위치되는 전도성 패드들(14)을 사용하는 것으로 구성된다. 전도성 패드들과의 접속부들은, 부분적으로는 캡슐화 영역 내에 그리고 부분적으로는 상기 캡슐화 영역 외부에 위치되고, 각각 그 양측에 위치된다. 본 발명은 또한 이러한 방법을 구현하기 위한 가요성 회로에 관한 것이다.

Description

칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로{METHOD FOR PRODUCING A CIRCUIT FOR A CHIP CARD MODULE AND CIRCUIT FOR A CHIP CARD MODULE}
본 발명은 칩 카드(chip card)들의 분야에 관한 것이다. 칩 카드들은, 이들이 다수의 용도들, 즉, 결제 카드들, 셀 폰들을 위한 SIM 카드들, 교통 카드들, 아이덴티티 카드들 등을 갖기 때문에 대중에게 널리 공지되어 있다.
칩 카드들은, 칩으로부터 카드 판독기 디바이스로(판독) 또는 이러한 디바이스로부터 카드로(기록) 데이터를 송신하기 위한 송신 수단을 포함한다. 이러한 송신 수단은 "접촉", "무접촉" 또는 상기 2개의 수단을 결합한 듀얼 인터페이스를 갖는 형태일 수 있다. 본 발명은 특히 듀얼-인터페이스 칩 카드들의 분야에 관한 것이다. 듀얼-인터페이스 칩 카드들은, "접촉" 및 "무접촉" 모드들이 단일 칩에 의해 관리되면 "듀얼"로, 또는 "접촉" 및 "무접촉" 모드들이 2개의 물리적으로 별개인 칩들에 의해 관리되면 "하이브리드"로 지칭된다.
듀얼-인터페이스 칩 카드들은 일반적으로, 카드의 본체를 형성하는 PVC, PVC/ABS, PET 또는 폴리카보네이트 타입의 플라스틱 재료로 형성된 견고한 지지부로 구성되고, 여기서 별개로 생성된 전자 모듈 및 안테나가 통합된다. 전자 모듈은 일반적으로, 전자 칩(집적 회로)을 구비한 가요성 인쇄 회로 기판(flexible printed circuit board), 및 칩에 전기 접속되고, 카드 판독기 디바이스와 전기 접촉에 의한 접속을 위한, 지지 표면 상의 전자 모듈과 동일 평면에 있는 콘택트 랜드(land)들을 포함한다. 듀얼-인터페이스 칩 카드들은 또한, 데이터의 무접촉 판독/기록을 허용하는 라디오 주파수 시스템과 칩 사이에서 데이터를 송신하기 위한 적어도 하나의 안테나를 포함한다.
종래 기술에서는, 콘택트들을 포함하는 측면의 반대쪽 측면 상에 구현된 전도성 랜드들에 안테나를 접속시키는 것이 종종 제안되었다. 달리 말하면, 카드에 삽입될 전자 모듈은, 콘택트들을 갖는 하나의 전도성 측면 및 안테나의 전도성 랜드들을 갖는 하나의 전도성 측면을 갖는 "양면(double-sided)" 회로 기판으로 지칭되고, 이러한 2개의 전도성 측면 각각은, 절연 기판의 일 측면 상에 각각 위치된다.
본 발명의 하나의 목적은, 생성하기에 더 비용-효과적인 "듀얼" 카드들을 위한 모듈들을 설계하는 것이다.
이를 위해, 칩 카드 모듈을 위한 가요성 회로를 생성하기 위한 방법이 제시되며, 여기서 절연 기판 및 이러한 절연 기판에 의해 지지되는 단일 전도층이 제공된다. 콘택트들은 이러한 전도층에 구현된다. 콘택트들의 구현은, 절연 기판과 전도층 사이의 접착층을 이용하여 또는 접착층 없이 미리 절연 기판에 결합된 및/또는 절연 기판 상에 라미네이트된(laminated) 구리 합금과 같은 전기 전도성 재료의 시트(sheet)를 에칭함으로써 수행될 수 있다. 대안적으로, 콘택트들의 구현은, (또한 절연 기판과 전도층 사이의 접착층을 이용하여 또는 접착층 없이) 절연 기판에 결합 및/또는 절연 기판 상에 라미네이트되기 전에 구리 합금과 같은 전기 전도성 재료의 시트에서 콘택트들을 "리드프레이밍(leadframing)"함으로써 수행될 수 있다.
이 방법에 따르면, 접속 웰(well)들을 형성하기 위해 절연 기판은 천공된다. 전도층이 기판의 측면들 중 하나 상으로 전달된 후 전도층에 콘택트들이 에칭되는 경우, 이러한 천공 단계는, 절연 기판이 전도층을 수용하기 전에 절연 기판을 펀칭(punching)함으로써 유리하게 수행된다.
따라서, 어느 경우이든, 절연 기판을 향하는 제1 측면 및 칩 카드 판독기와의 전기 접촉에 의한 접속을 설정하도록 의도되는 제2 측면을 갖는 전도층이 궁극적으로 절연 기판에 의해 지지된다.
또한, 전도층은 접속 웰들을 적어도 부분적으로 커버하고, 전도층의 제1 측면은 접속 웰들의 레벨에서 전자 칩과 전기 접속을 설정하도록 의도된다. 일반적으로, 전도층은 블라인드 홀(blind hole)들을 형성하기 위해 접속 웰들을 완전히 커버한다. 그러나, 접속 웰을 커버하는 영역의 레벨에서 전도층에 마이크로-홀이 형성되는 것이 특히 발생할 수 있다.
콘택트들로부터 전기 절연되는 적어도 2개의 전도성 랜드들이 또한 전도층에 형성되고, 이러한 랜드들의 레벨에서, 전도층의 제1 측면은, 전자 칩을 안테나에 접속시키도록 의도되는 적어도 하나의 접속 웰을 적어도 부분적으로 폐쇄한다(close up).
따라서, 이렇게 생성된 칩 카드 모듈을 위한 가요성 회로는 오직 하나의 전도성 측면만을 포함하고, 절연 기판의 다른 하나의 측면 상에서 전도성 재료의 층이 절감되도록 허용한다. 그럼에도 불구하고, 카드 판독기에 접속하도록 의도되는 콘택트들로부터 분리 및 전기 절연되고 별개인 전도성 랜드들로 인해, 접속 웰들을 통해 안테나에 칩을 접속시키는 것이 가능하다.
예를 들어, 각각, 전자 칩의 리셋, 접지, 전원, 입력/출력, 및 클럭(clock)에 접속하기 위한 5개의 콘택트들 뿐만 아니라 2개의 추가적인 전도성 랜드들이 전도층에 형성된다. 그 다음, 2개의 추가적인 전도성 랜드들 각각은 안테나의 일 단부(또는 단자)에 접속하도록 각각 기능한다.
본 발명에 따른 방법은, 모듈들 및/또는 이의 전도성 랜드들을 최소화하는 것을 목적으로 하는 경우, 그리고 특히 칩에 접속된 콘택트들의 수가 감소될 수 있는 경우 특히 유리하다. 본 발명에 따른 방법에 의해, 칩 카드 모듈의 다양한 전도성 랜드들 및 콘택트들의 치수 및 배향이 최적화될 수 있다. 따라서, 예를 들어, 본질적으로, 2개의 전도성 랜드들 각각은 전자 칩을 수용하도록 의도된 중앙 영역의 양측에 각각 형성된다. 특정한 경우에, 콘택트들은, 전자 칩을 수용하도록 의도된 중앙 영역의 양측에 각각 위치되는 2개의 행(row)들에서 배열 및 분포될 수 있기 때문에, 이러한 2개의 행들 사이의 2개의 영역들은 그 각각의 영역에 전도성 랜드를 형성하기 위해 남겨질 수 있다. 그 다음, 2개의 전도성 랜드들이 형성되고, 이들 각각은 본질적으로 전자 칩을 수용하도록 의도된 중앙 영역의 양측에 각각 위치되고, 전자 칩을 수용하도록 의도된 중앙 영역 및 2개의 전도성 랜드들은 콘택트들의 행들 사이에 위치된 행에 분포된다. 이러한 배열은, 직사각형 칩 카드에서, 각각 본질적으로 칩의 양측에 각각 위치된 콘택트들의 2개의 행들이 카드의 최대 치수(dimension)에 수직이 되도록 모듈이 배향될 수 있기 때문에 특히 유리하다. 그 다음, 안테나의 단부들 각각은, 카드의 최소 사이드에 본질적으로 수직인 모듈의 캐비티(cavity) 및 모듈의 엣지의 레벨에 도달할 수 있다. 그럼에도 불구하고, 칩에 대한 이러한 단부들과 칩의 캡슐화 수지(resin) 사이에 공간이 남아 있어야 하기 때문에, 안테나로의 전자 칩의 접속을 위해 의도된 접속 웰은, 전자 칩 및 칩의 캡슐화 수지를 수용하기 위해 웰들 사이의 거리가 카드에 형성된 캐비티의 크기보다 큰 방식으로 2개의 전도성 랜드들 각각의 레벨에 형성된다.
칩을 안테나에 접속시키기 위한 다수의 방식들이 존재한다. 각각의 전도성 랜드의 경우, 적어도 2개의 접속 웰들이 형성될 수 있어서, 즉, 2개의 접속 웰들은 절연 기판의 일부에 의해 분리된다. 각각의 전도성 랜드 상에서, 접속 웰들 중 하나는 전자 칩으로의 전기 접속을 위해 사용되고, 다른 하나는 안테나로의 전기 접속을 위해 사용된다. 동일한 전도성 랜드 상의 2개의 위치들에서 전자 칩과 안테나를 전기 접속시키기 위해, 전도층(예를 들어, 긴 직사각형임)의 제1 및 제2 측면들에 평행한 평면을 따라 충분한 크기의 단일 웰이 또한 형성될 수 있다. 유리하게, 전자 칩으로의 접속부는, 칩 및 전도성 랜드들과 콘택트들에 대한 칩의 접속들을 보호하기 위한 재료에 의해 커버되도록 의도되는 영역에 대응하는 캡슐화 영역에 (오직 이러한 접속에 전용될 수 있거나 전용이 아닐 수 있는 웰을 통해) 형성된다. 구체적으로, 마감된 칩 카드 모듈에서, 칩은, 전도층이 위치된 측면의 반대쪽인 기판 측면 상에 또는 기판에 형성된 리드 프레임(lead frame)에 위치되고, 칩 및 칩의 접속부들은 수지(UV 또는 열 캡슐화에 대응하는 "글로브 탑(globe top)" 또는 "댐 앤 필(dam and fill)")에서 캡슐화된다. 안테나로의 각각의 전도성 랜드의 접속은 이러한 캡슐화 단계 이후 행해질 수 있다. 그 다음, 오직 이러한 접속에 전용될 수 있거나 전용이 아닐 수 있는 웰을 통해 캡슐화 영역 밖에서 접속이 수행된다.
본 발명에 따른 방법의 단계들은 하나의 동일한 생산자 또는 상이한 제조자들에 의해 수행될 수 있다. 예를 들어, 전자 칩은, (칩 및 칩의 접속부들 없이) 칩 카드 모듈을 위한 회로를 생산한 제조자와는 상이한 제조자에 의해, 절연 기판 및 전도층을 포함하는 칩 카드 모듈을 위한 회로에 부착될 수 있고, 그 다음 접속 웰들을 통해 콘택트들 및 전도성 랜드들 둘 모두에 접속될 수 있다. (잠재적으로 보호용 수지에서 이미 캡슐화된) 칩을 지지하는 칩 카드 모듈을 위한 회로로의 안테나의 접속은 잠재적으로 또 다른 제조자에 의해 수행될 수 있다. 그러나, 어느 경우이든, 칩 카드 모듈을 위한 회로("단일 측면"으로 지칭됨)는, 모듈의 "정면" 또는 "접촉면"으로 지칭되는 측면 상에 위치된 전도층을 통해 칩을 안테나에 접속시키기에 적합한 것이 필수적임을 이해할 것이다. 이를 위해, 앞서 적시된 바와 같이, 콘택트들로부터 전기 절연되는 적어도 2개의 전도성 랜드들을 포함해야 하고, 이러한 랜드들의 레벨에서, 전도층의 제1 측면은, 전자 칩을 안테나에 접속시키도록 의도되는 적어도 하나의 접속 웰을 적어도 부분적으로 폐쇄한다.
모듈을 칩 카드에 통합하기 위한 동작들을 용이하게 하기 위해, 절연 기판이 열적으로 비반응성인(non-reactivatable) 접착 재료로 본질적으로 구성되는 프로비전(provision)이 행해질 수 있다. 재료는, (액체 형태인 경우 코팅에 의해 또는 막 형태인 경우 라미네이션에 의해) 재료가 도포되는 지지부에 접착한다는 사실에 의해 접착성으로 간주된다. 절연 기판이 열적으로 반응성인("핫-멜트(hot-melt)") 접착 재료로 본질적으로 구성되는 프로비전이 또한 행해질 수 있다. 이러한 경우, 재료는 또한, 코팅 및 건조 이후에도 재료의 접착 특성들이 열에 의해 반응될 수 있다는 사실에 의해 접착성이다. 열적으로 비반응성인 접착 재료의 유리 전이 온도 Tg는 바람직하게는 100℃보다 낮다. 예를 들어, 재료는 50℃ 정도(또는 더 일반적으로는 40℃ 내지 60℃)의 유리 전이 온도 Tg를 갖는다. 접착 재료는, 예를 들어, (예를 들어, 폴리아미드 타입의) 열가소성에 의해 변형된 에폭시이다.
접착 재료가 코팅에 의해 도포되면, 재료의 점성은, 주위 온도에서 전기 전도층 또는 제거가능한 중간 기판 상에 확산될 수 있기에 적합하다. 예를 들어, 용액 상태의 재료의 점성은 80 mPa.s 정도(더 일반적으로는 60 내지 100 mPa.s)이다.
접속 웰들을 통한 전도성 랜드들로의 안테나의 접속은 다수의 방식으로, 즉, 접속 웰들을 채우고, 접촉 측면 반대쪽의 기판 측면의 표면에 대해 접속 웰들 위에 잠재적으로 범프(bump)를 형성하는 전도성 잉크 또는 페이스트(paste)를 사용하는 것, 접속 웰들의 바닥에서 접속을 설정하기 위해 안테나의 단부들 상에 범프를 형성하는 전도성 잉크 또는 페이스트를 사용하는 것, 접속 웰들을 통과하는 전도성 와이어(금)들을 사용하는 것 등에 의해 수행될 수 있다. 이방성 전기 특성들을 갖는, 즉, 일 평면을 따라서는 전기 절연성이고, 그 평면에 수직으로는 전도성인 (잠재적으로 접착성인) 기판이 또한 사용될 수 있다.
특정한 경우들에, 특히 전도성 랜드들로의 안테나의 단부들의 접속 및/또는 고정(fixation)을 강화하는 것이 필수적인 경우, 적어도 하나의 전도성 랜드의 레벨에서 두 개 초과의 접속 웰들이 형성된다. 예를 들어, 접속 웰들은 홀(hole)의 실질적으로 규칙적인 어레이(그리드 패턴, 동심원, 로제트(rosette) 등으로 배열되는 홀들)를 형성할 수 있다. 그 다음, 홀들 사이에 남은 기판의 부분들을 폐쇄하면서, 전도성 페이스트, 접착제 또는 잉크가 전도성 랜드들과 기계적 정박(anchorage) 및 전기적 링크를 형성한다.
이러한 다수의 접속 웰들은 또한, 실질적으로 액체인 전도성 재료(페이스트, 잉크 또는 접착제)의 확산 및 분포가 더 양호하게 제어되도록 허용한다.
다른 양태에 따르면, 본 발명은 칩 카드 모듈을 생성하기 위한(또는 완전한 칩 카드를 생성하기 위한) 방법을 구현하기 위한 가요성 회로에 관한 것이고, 여기서 안테나와 전자 칩 사이에 전기 접속을 형성하기 위해, 카드 판독기와 접속을 설정하도록 의도된 콘택트들과 동일한 모듈의 측면 상에 위치되는 전도성 랜드들이 사용된다.
따라서, 이러한 가요성 회로는, 한편으로는 릴-투-릴(reel-to-reel) 제조 방법에서의 그것의 구현과 호환가능하고, 다른 한편으로는 마감된 칩 카드들의 최대 두께를 결정하는 규범들 및 표준들과 호환가능한 두께, 유연성 및 가요성을 갖는 절연 기판을 포함한다. 이러한 기판은, 본질적으로 서로 평행한 제1 및 제2 메인 측면들을 갖는 시트의 형태이다. 이러한 유전체 기판은 일반적으로 얇다. 유리하게는 400 μm 미만인 기판의 두께는, 예를 들어, 20 내지 200 μm, 또는 심지어 50 내지 150 μm 정도이다. 이러한 기판은, 예를 들어, 플라스틱 재료(폴리이미드, PET, PEN, PVC 등) 또는 합성 재료(유리-에폭시)의 가요성 막이다. 기판은 또한, 잠재적으로 (130℃ 내지 200℃의 온도에서) 열적으로 반응성인 접착 특성들을 갖는 접착성의 단일 층으로 구성될 수 있다. 이러한 잠재적으로 접착성인 절연 재료는 또한 이방성 전도성 특성들을 가질 수 있다.
절연 기판은, "후면" 또는 "결합" 측면으로 지칭되는 측면 상에 위치되는 칩과 접속을 설정할 수 있기 위해 기판의 두께 전체를 관통하는 접속 웰들, 및 콘택트들, 및 "정면" 또는 "접촉" 측면으로 지칭되는 측면 상에 위치된, 콘택트들로부터 전기 절연되는 전도성 랜드들을 포함한다.
따라서, 절연 기판은 절연 기판에 의해 지지되는, 절연 기판을 향하는 제1 측면, 및 제2 측면을 갖는 전도층을 포함한다. 콘택트들 및 전도성 랜드들은 이러한 전도층에 형성된다.
콘택트들의 레벨에서, 전도층의 제2 측면은 칩 카드 판독기와의 전기 접촉에 의해 접속을 설정하도록 의도된다. 전도층의 제1 측면은 접속 웰들의 레벨에서, 전자 칩과의 전기 접속을 설정하도록 의도된다.
전도성 랜드들의 레벨에서, 전도층의 제1 측면은, 전자 칩을 안테나에 접속시키도록 의도되는 적어도 하나의 접속 웰을 적어도 부분적으로 폐쇄한다.
따라서, 이러한 회로에 있어서, 안테나에 접속하기 위한 전도성 랜드들 및 칩 카드들에 대한 표준에 부합하는 콘택트들을 포함하는 칩 카드 모듈이 구현될 수 있다. 그 다음, 이러한 모듈은, 칩을 콘택트들에 접속시키기 위한 제1 블라인드 홀들(콘택트들에 의해 적어도 부분적으로 폐쇄되는 접속 웰들), 및 칩을 안테나에 접속시키기 위한 제2 블라인드 홀들(전도성 랜드들에 의해 적어도 부분적으로 폐쇄되는 접속 웰들)을 포함한다. 모듈로의 (카드의) 안테나의 접속은, 제2 블라인드 홀들과는 별개인 제3 블라인드 홀들(전도성 랜드들에 의해 적어도 부분적으로 폐쇄되는 접속 웰들)에 의해, 또는 칩을 전도성 랜드들에 접속시키도록 기능하는 홀들과 동일한 제2 블라인드 홀들에 의해, 또는 기판의 두께를 따라 전기 도전성이고 이러한 두께에 수직인 평면을 따라 전기 절연성인 기판을 통해 직접 형성될 수 있다.
기판에 대한 전자 칩의 기계적인 고정은, 적어도 하나의 공지된 기술, 예를 들어, 다이 부착(die attach)에 의해 수행되고, 콘택트들 및 안테나에 대한 칩의 전기 접속은 적어도 하나의 공지된 기술, 예를 들어, 플립-칩 기술, 와이어 본딩 등에 의해 수행된다.
본 발명의 다른 특징들 및 이점들은, 상세한 설명 및 첨부된 도면들을 판독할 때 명백해질 것이다.
- 도 1은 본 발명에 따른 칩 카드를 위한 회로를 수용하도록 의도되는, 칩 카드 관점에서의 도식적 표현이다.
- 도 2는 콘택트들을 갖는 회로의 정면으로부터 관측된 도식적 표현이고, 이러한 회로는 도 1에 도시된 것과 같은 카드를 위한 모듈을 구현하도록 의도된다.
- 도 3은 도 2의 회로의 일 변형예를 도 2와 유사한 방식으로 도시한다.
- 도 4는 도 2 및 도 3의 회로의 일 변형예 및 이러한 회로의 칩 카드 캐비티에서의 통합을 도 2와 유사한 방식으로 도시한다.
- 도 5, 도 6, 도 7, 도 8(a, b, c), 도 9, 도 10, 도 11 및 도 12는 칩 및 안테나로의 접속부들을 갖는 도 2 내지 도 4의 회로와 같은 회로의 다양한 예시적인 실시예들의 단면에서의 도식적 표현들이고, 도 8a 및 도 8b는, 도 8c에 도시된 구조를 도출하는 단계들을 예시한다.
본 명세서에서, "전도성 영역(17)"은, 콘택트에 의해, 칩(8)과 카드 판독기 사이의 접속을 위해 의도될 수 있는 전도층(16)의 영역(ISO 표준 7816-2에 따라 위치되며 또한 본 명세서에서는 "콘택트"(6)로 지칭됨), 또는 그렇지 않으면, 본 발명에 따라 칩을 안테나로 접속시키도록 의도될 수 있는 전도층(16)의 영역(또는 전도성 랜드(14)로 지칭됨)을 지칭한다. 따라서, 전도성 랜드들(14)은, 콘택트들(6)과 유사하지만, 콘택트에 의해 카드 판독기와의 통신을 위해 칩(8)에 접속되지 않는 전도성 영역들(17)에 대응한다. 따라서, 이들은 안테나로의 접속을 위해 사용될 수 있다.
도 1에 도시된 바와 같이, 본 발명은 (은행 카드 또는 다른 타입의) 칩 카드(1)의 구현을 위해 사용될 수 있다. 이러한 카드(1)는, 예를 들어, 카드(1)의 본체 내로 밀링된(milled) 캐비티(3)에 삽입되도록 의도되는 모듈(2)을 포함한다. 이러한 모듈(2)은, 유리하게는 가요성인 전기 절연 기판(4)을 포함한다. 정면(5)으로 지칭되는, 이러한 기판(4)의 측면들 중 하나 상에, 서로 전기 절연되는 전도성 영역들(즉, 콘택트들 및 전도성 랜드들)이 전도층(16)에 형성된다.
후면(7)으로 지칭되는 다른 한 측면 상에서, 기판(4)은 칩(8)을 지지한다. 콘택트들(6) 및 전도성 랜드들과 함께 기판(4)은 금속화된 가요성 회로를 구성한다.
따라서, 기판(4)을 향하는 제1 측면 및 칩 카드 판독기(미도시)와의 전기 접촉에 의한 접속을 설정하도록 의도되는 제2 측면을 갖는 전도층(16)이 기판(4)에 의해 지지된다.
(예를 들어, ISO 표준 14443-1에 따른 클래스 1 또는 클래스 2 크기의) 안테나(9)가 2개의 라미네이트된 층들 사이에서 카드(1)의 본체로 삽입된다. 이러한 안테나(9)의 단부들(10)은, 밀링 이후, 칩(8)으로의 접속을 위해 캐비티(3)에서 액세스가능하다.
콘택트들은 기판(4)에 형성된 접속 웰들(11)을 통해 와이어들(도 1에는 없지만 도 5 내지 도 11에 도시됨)에 의해 칩(8)에 접속된다. 이러한 접속 웰들(11)은, 예를 들어, 전도층(16)을 기판(4)상으로 라미네이트하기 전에 기판(4)을 천공함으로써 형성된다. 전도층(16)은 적어도 부분적으로 접속 웰들(11)을 커버하고, 따라서 전도층(16)의 제1 측면은 이러한 접속 웰들의 바닥을 형성한다. 그 다음, 접속 웰들(11)은 블라인드 홀들을 형성하고, 정면(5) 상의 단일 전도층(16)에 의해, 후면(7)으로부터 정면(5)으로의 액세스를 허용한다.
전도층(16)은, 제1 및/또는 제2 측면(들) 상에, 다양한 금속화(니켈, 금 등) 층들을 수용할 수 있다. 전도층(16)의 제1(일반적으로 금속화된) 측면의 품질은, 예를 들어, 전도성 와이어들(13)을 납땜함으로써 칩으로의 양호한 접속을 보장하기 위해 중요하다.
도 2에 도식적으로 도시된 바와 같이, 전도성 영역들(17)(이의 치수들 및 위치는 ISO 표준 7816-2에 의해 정의됨)은, 예를 들어, 8개이다(C1, C2, C3, C4, C5, C6, C7 및 C8). 참조부호 C1 내지 C8 주위의 단순한 직사각형 형상들 및 점선들은 ISO 표준 7816-2에 따른 전도성 영역들 C1 내지 C8의 최소 치수들 및 위치들을 표현한다. 전도성 영역들 C1, C2, C3, C5 및 C7은 항상 칩(8)과 카드 판독기 디바이스 사이의 접속을 위한 콘택트들로서 사용된다. NFC 애플리케이션들을 제외하면, 전도성 영역 C6은 사용되지 않고, USB 애플리케이션들을 제외하면 전도성 영역들 C4 및 C8은 듀얼-인터페이스 뱅크 카드 애플리케이션들에 대해 사용되지 않는다. 이러한 경우들에서, 콘택트들 C6, C4 및 C8에 대응하는 전도성 랜드들(14)은 칩(8)과 카드 판독기 사이의 전기 접속을 설정하기 위해 사용되지 않는다. 따라서, 전도성 랜드들 C4 및 C8은, 본 발명에 따라 안테나(9)에 접속하도록 기능할 수 있다. 구체적으로, 기판(4)을 통해 블라인드 홀들(12)(접속 웰들(11)과 유사하지만, 예를 들어, 더 크고 더 긴 직사각형 등일 수 있음)을 형성하면서, 안테나(9)를 칩(8)에 접속시키기 위해 2개의 전도성 랜드들(이 예에서는 C4 및 C8)을 사용하는 것이 가능하다.
이러한 접속을 달성하기 위한 다양한 방식들이 도 5 내지 도 11과 관련하여 아래에서 제시된다.
도 3에 도시된 하나의 변형예에 따르면, 전도성 영역들(17)은 7개이고, 이 중 5개는 엄격한 관점에서 콘택트들(6)이고 2개는 전도성 랜드들(14)이다. 전도성 영역 C5의 표면적은 상당히 감소되고, 전도성 영역 C6은 제거되고, 더 일반적으로, 콘택트들(6) 및 전도성 랜드들(14)을 구현하기 위한 금속화된 전도성 표면들은, 한편으로는 본질적으로 전도성 영역들 C1, C2, C3, C4, C5, C7 및 C8에 대해 ISO 표준 7816-2에 의해 요구되는 최소 표면적을 커버하고, 다른 한편으로는 접속 웰들(11) 및 블라인드 홀들(12)을 커버하기 위해 최소화된다. 접속 웰들(11) 및 블라인드 홀들(12)은 앞선 예에서와 동일한 위치들을 점유함을 주목할 수 있다.
도 4에 도시된 또 다른 변형예에 따르면, 전도성 영역들(17)은 8개이고, 이 중 5개는 엄격한 관점에서 콘택트들(6)이고(C1, C2, C3, C5 및 C7), 2개는, 미학적 목적을 제외하고 미사용으로 남는 전도성 영역 C6과 안테나를 접속시키기 위한 전도성 랜드들(14)이다. 접속 웰들(11) 및 긴 직사각형 홀들(12)은 점선으로 도시되어, 콘택트들(6) 및 전도성 랜드들(14)이 접속 와이어들(13)로 인해 기판을 통해 (후면 상의) 칩(8)에 접속되도록(접속 웰들(11)과 칩(8) 사이의 실선으로 개략적으로 도시됨) 허용한다. 칩(8)의 캡슐화 영역(15)에 대응하는 원 및 접속 와이어들(13)은 긴 직사각형 홀들(12)을 자유롭게 남겨 두어, 이들은 후속적으로 안테나(9)에 접속될 수 있다. 실제로, 도 4의 우측에 도시된 바와 같이, 안테나의 단부들(10)은 캐비티(3)의 밀링 동안 노출된다. 모듈(2)의 캐비티(3)로의 삽입 동안, 전도성 랜드들(14)은 단부들(10)에 접속되도록 단부들(10)을 향하게 된다(화살표들로 도시됨).
이러한 구성은 최소화 뿐만 아니라 안테나에 대한 배향의 관점에서 특히 유리하다.
구체적으로, 2개의 전도성 랜드들(14) 각각은 본질적으로, 전자 칩(8)을 수용하도록 의도된 중앙 영역의 양측에 구현되기 때문에, 폭의 관점에서 모듈의 벌크(bulk)는 본질적으로, 행으로 배열 및 분포된 3개의 콘택트들(6)의 벌크로 제한된다. 전자 칩(8)을 수용하도록 의도된 중앙 영역의 양측에 각각 형성되는 3개의 콘택트들(6)의 2개의 행들이 형성된다. 이러한 중앙 영역의 양측에서, 이러한 2개의 행들 사이에 2개의 영역들이 남고, 이는 전도성 랜드들(14)을 형성하기 위해 사용될 수 있다. 이러한 전도성 랜드들(14)은 캐비티(3)의 양측에서 안테나의 단부들(10)을 향한다.
안테나(9)로의 전도성 랜드들의 접속은 다수의 방식으로 달성될 수 있다.
도 5는, 콘택트들(6) 및 전도성 랜드들(14)이 형성된 전도층(16)을 갖는 기판(4)을 단면으로 도시한다. 칩(8)은, 전도층(16)이 안착된 측면의 반대쪽 기판 측면에 고정된다. 접속 웰들(11)은, 금 또는 구리 타입의 접속 와이어들(13)로 인해 전도층(16)의 제1 측면에 칩(8)이 접속되도록 허용한다. 이러한 예시적인 실시예에서, 안테나(9)의 단부들(10)은 또한 접속 와이어들(13)로 인해 전도층(16)의 제1 측면에 접속된다. 이러한 경우, 하나의 안테나 단부(10) 및 칩(8)은, 칩(8)을 콘택트(6)에 접속시키기 위해 요구되는 웰에 비해 잠재적으로 확대된 하나의 동일한 접속 웰(11)을 통해 전도성 랜드(14)에 접속된다.
도 6에 의해 예시된 변형예에 따르면, 하나의 안테나(9) 단부(10) 및 칩(8)은, 기판(4)의 일부에 의해 분리된 2개의 별개의 홀들(예를 들어, 둥근 접속 웰(11) 및 긴 직사각형 블라인드 홀(12))을 통해 전도성 랜드(14)에 접속된다.
도 7에 예시된 변형예에 따르면, 전도성 랜드(14)로의 안테나(9)의 단부(10)의 와이어형 접속은 하전된 전도성 페이스트, 접착제 또는 잉크(18)로 대체된다. 전도성 페이스트는, 예를 들어, AgSn, AgSnBi 또는 AgSnCu와 같은 2분자(binary) 또는 3분자(ternary) 금속 합금을 포함하는 솔더 페이스트이다. 전도성 접착제 및 잉크는 은 또는 구리와 같은 전도성 금속 입자들로 하전된다.
도 8a 내지 도 8c에 의해 예시된 변형예에 따르면, 기판(4)을 보호하기 위한 (특히, 핫-멜트 접착성 기판(4)의 경우에 요구되는) 지지 막(19)이, 예를 들어, 50 내지 100 μm의 전도성 페이스트(18)(도 8a)의 범프를 형성하기 위해 사용된다. 보호 막(19)은 후속적으로, 예를 들어, 모듈이 카드로 삽입되기 직전에 제거되어, 모듈이 카드(도 8c)에 통합되는 경우 하나의 안테나(9) 단부(10)로의 접속을 용이하게 하기 위해 전도성 페이스트(18)를 범프(도 8b)로 남긴다. 모듈의 다른 엘리먼트들은, 예를 들어, 앞서 제시된 변형예들의 엘리먼트들과 본질적으로 동일하게 유지된다.
도 9에 의해 예시된 변형예에 따르면, 전도성 페이스트(18)는, 모듈의 카드에의 통합 동안 안테나(9) 단부(10)로의 접속을 용이하게 할 범프를 다시 한번 형성하기 위한 그러한 방식으로, 기판(4)의 후면 상에서 블라인드 홀(12)로부터 오버플로우(overflow)하도록 형성된다.
도 10은, 도 4에 의해 예시된 실시예의 전도성 랜드와 같은 전도성 랜드(14)의 위에서 본 도식적 표현이다. 안테나 단부들의 전도성 랜드들(14)로의 접속 및 고정은, 특히 이들이 도 7 내지 도 9에 예시된 실시예들에서와 같이 형성된 경우, 다수의 접속 웰들(11)을 사용함으로써 강화될 수 있다. 예를 들어, 접속 웰들(11)은, 전도성 페이스트, 접착제 또는 잉크(18)가 이를 통해 분산되는 일종의 그리드를 형성한다.
대안적으로, 도 11에 예시된 바와 같이, 블라인드 홀(12)은 캡슐화 수지 없이 비워진 채로 남겨져서, 전도성 페이스트(18)의 범프가 제공되는 안테나(9) 단부(10)를 수용할 수 있고, 그에 따라, 전도성 랜드(14)의 제1 측면과의 접속을 허용할 수 있다.
도 12에 예시된 변형예에 따르면, 이방성 전도성 특성들을 갖는 열적으로 반응성인 접착성 기판(4)이 사용된다. 이러한 기판(4)은, 압력 및 열 하에서 카드로의 삽입 동작 동안, 안테나(9) 단부(10)와 전도성 랜드(14)의 제1 측면 사이의 직접적 전기 접속(흑색 화살표로 표현됨)이 설정되도록 허용한다.
열적으로 반응성인 접착성 특성들을 갖는 기판(4)을 사용하는 사실은, 카드(1)(백색 화살표 참조)에 칩들 및 모듈(2)을 다이-부착(die-attach)하기 위해 통상적으로 사용되는 접착제를 추가함이 없이, 칩(8)이 기판(4)에 직접 결합되도록 허용한다. 유리하게, 열적으로 반응성인 접착성 기판(4)은,
- 릴-투-릴 방법에 호환가능하기 위한 릴 상에서 이용가능하고;
- 적어도 130℃까지 열 저항성이 있고;
- 구리를 화학 에칭하기 위한 방법들에서 사용되는 용액, 염기 및 산에 대해 화학적 저항성이 있고;
- 전해질 금속화 배쓰(bath)들(니켈, 금, 은 등)에 대해 화학적 저항성이 있고;
- 칩의 표면적(mm2 단위)보다 1.2 배 큰 전단력(kgf 단위)으로 칩이 결합되게 하고;
- 칩(8)을 전도층(16)에 접속시키는 전도성 와이어들(13)이, 3 gf와 동일하거나 그보다 큰 힘으로 초음파 납땜되도록 허용하고;
- 카드(1)에 결합된 후 60 N과 동일하거나 그보다 큰 힘을 갖는 모듈(2)의 접착 강도가 획득되도록 허용하도록
선택된다.
이러한 요구들에 호환가능한 기판들(4)은, 예를 들어, 참조들, Tesa®의 844 또는 8410, Scapa®의 G185A, Cardel®의 HiBond-3 또는 그렇지 않으면 Nitto®의 FB-ML4에 대응한다. 더 일반적으로, 코폴리아미드, 니트릴-페놀, 폴리올레핀, 폴리에스테르, 폴리우레탄, EVA 또는 에폭시 화학물질에 기반한 기판(4)이 본 발명에 호환가능할 수 있다.
열적으로 반응성인 접착성 기판(4)은, 연속적으로 실행되는 단계들 동안 그 기계적 특성들을 개선하기 위해, 직조된 또는 미직조된 유기(PET) 또는 무기(유리) 직물 섬유들에 의해 강화될 수 있다. 예를 들어, 최적의 기계적 특성들을 갖는 합성 기판(4)을 생성하기 위해, 참조들, Porcher®의 G106 또는 그렇지 않으면 1080-Greige을 갖는 유리 섬유들이 연속적으로 고온-코라미네이트(hot-colaminated)될 수 있다.
예를 들어, 슬롯-다이(slot-die) 기술을 사용함으로써 직물 섬유들 상에 고온-코딩되는 과립(granular) 형태로 이용가능한 수지가, 열적으로 반응성인 접착성 기판(4)을 획득하기 위해 사용될 수 있다.
따라서, 이러한 타입의 기판(4)으로 인해, 강화되든 강화되지 않든, 칩(8)은 기판(4)에 직접 결합될 수 있는 한편, 종래 기술의 방법들에서는, 카드(1)에 모듈(2)을 통합하기 전에 추가적인 단계에서 접착제가 분포되어야 한다. 이것은 특히, 한편으로는 모듈(2)을 생성하기 위한 단계들 및 다른 한편으로는 카드(1)에 모듈(2)을 통합하기 위한 단계들이 별개의 조작자들에 의해 수행되는 경우 특히 유리하다.
또한 접착성 기판을 사용하는 것으로 이루어진 솔루션은, 한편으로는, 예를 들어, 유리-에폭시 타입의 유전체 기판과 전도층 사이에 접착층 코팅을 도포해야 하고, 다른 한편으로는, 기판 상에 전도층을 라미네이트한 후 이러한 접착제를 교차-링크시켜야 하는 것을 회피한다.
기판의 열적으로 반응성인 접착성 특성들에 추가로, 기판은, 앞서 적시된 바와 같이, 이방성 전기 전도성 특성들("이방성 전도성 막"을 나타내는 "ACF")을 가질 수 있다. 이러한 타입의 특성을 갖는 기판들은, 예를 들어, 참조들 Tesa®의 HAF 8412 및 HAF 8414에 대응하고, 이는, 접착 기능을 보장하기 위해 페놀 수지(phenolic) 및 코폴리아미드 본체들로 각각 구성되고, 기판의 두께 방향을 따라 전기 전도성 기능을 보장하기 위해 예를 들어, 60/mm²의 밀도로 은으로 커버되는 유리 및 구리의 마이크로비드(microbead)들로 각각 하전된다.
본 발명에 따른 회로들의 생성을 위해 사용될 수 있는 이방성 전기 전도 특성들을 갖는 기판들은 또한 앞서 나타낸 바와 같이 기계적으로 강화될 수 있다.
단일 엘리먼트(기판(4))에 2개의 기능들(결합 및 전기 접속)을 부여하는 사실은, 이러한 2개의 기능들이 상이한 엘리먼트들에 의해 수행되는 모듈들에 비해, 칩 카드를 위한 모듈들이 최소화되도록 허용한다.

Claims (27)

  1. 칩 카드 모듈(2)을 위한 회로를 생성하기 위한 방법으로서,
    - 절연 기판(4)의 프로비전(provision) 단계,
    - 접속 웰(well)들을 형성하기 위한 상기 절연 기판(4)의 천공 단계,
    - 상기 절연 기판(4)에 의해 지지되며, 상기 절연 기판(4)을 향하는 제1 측면, 및 제2 측면을 갖는 전도층(16)의 프로비전 단계, 및
    - 상기 전도층(16)에서 콘택트들(6)을 형성하는 단계
    를 포함하고,
    상기 콘택트들(6)의 레벨에서,
    o 상기 제2 측면은 칩 카드 판독기와의 전기 접촉에 의한 접속을 설정하도록 디자인되고,
    o 상기 제1 측면은 상기 접속 웰들의 레벨에서, 전자 칩(8)과의 전기 접속을 설정하도록 디자인되고,
    상기 콘택트들(6)로부터 전기 절연되는 적어도 2개의 전도성 랜드(14)가 또한 상기 전도층(16)에 형성되고, 상기 전도성 랜드들의 레벨에서, 상기 전도층(16)의 제1 측면은, 상기 전자 칩(8)을 칩 카드(1) 바디에 삽입되는 안테나(9)에 접속시키도록 디자인되는 적어도 하나의 접속 웰을 적어도 부분적으로 폐쇄하고(close up),
    상기 적어도 2개의 전도성 랜드(14) 각각은 상기 전자 칩(8)을 카드 판독기에 접속하도록 디자인된 콘택트들(C1, C2, C3, C5, C7)의 2개의 행 사이에 위치하는 영역을 포함하고, 상기 적어도 2개의 전도성 랜드(14) 각각은 상기 전자 칩(8)이 지지되는 중앙 영역의 양측에 각각 위치하는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  2. 제1항에 있어서,
    상기 전자 칩(8)을 카드 판독기에 접속하도록 디자인된 콘택트들(C1, C2, C3, C5, C7)의 2개의 행 사이에 위치하는 상기 영역 각각은, 접속 와이어(13)로 상기 전자 칩(8)에 접속되고, 각각의 상기 적어도 2개의 전도성 랜드의 다른 영역은 상기 안테나(9)에 접속되도록 디자인되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  3. 제2항에 있어서,
    상기 전자 칩(8)을 카드 판독기에 접속하도록 디자인된 콘택트들(C1, C2, C3, C5, C7)의 2개의 행 사이에 위치하는 상기 영역 각각은 접속 웰을 포함하고, 상기 접속 웰을 통해 접속 와이어(13)가 상기 전자 칩(8)을 전도성 랜드(14)에 접속시키는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 전자 칩(8)과의 접속을 위한 웰들은, 상기 전자 칩(8), 및 상기 콘택트들(6)로의 및 상기 전도성 랜드(14)들로의 상기 전자 칩(8)의 접속부들(13)을 보호하기 위한 재료에 의해 커버되도록 디자인되는 영역에 대응하는 캡슐화 영역(15)에 형성되고, 상기 안테나(9)를 전도성 랜드(14)에 접속시키기 위한 2개의 웰들은 각각 상기 캡슐화 영역(15)의 양측에 각각 위치되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  5. 제1항에 있어서,
    상기 모듈(2)로의 상기 안테나(9)의 접속은, 상기 전자 칩(8)을 상기 전도성 랜드들에 접속시키도록 기능하는 접속 웰들과 동일한 접속 웰들에 의해 행해지고, 상기 동일한 접속 웰들은 상기 전도성 랜드들에 의해 적어도 부분적으로 폐쇄되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  6. 제1항 또는 제5항에 있어서,
    상기 모듈(2)의 벌크(bulk)는 폭의 관점에서, 행으로 배열 및 분포되는 3개의 콘택트들(6)의 폭으로 제한되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  7. 제1항 또는 제2항에 있어서,
    3개의 콘택트들(6)의 2개의 행들이 모듈(2) 상에 구현되고, 각각의 행은 상기 전자 칩(8)을 수용하도록 디자인되는 상기 중앙 영역의 양측에 각각 위치되고, 2개의 전도성 랜드가 이 중앙 영역의 양측에 각각 위치되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  8. 제1항 또는 제2항에 있어서,
    2개의 행들에 분포되는 콘택트들(6)이 구현되고, 2개의 전도성 랜드들, 및 상기 전자 칩(8)을 수용하도록 구성되는 중앙 영역은 상기 콘택트들의 행들 사이에 위치된 행에 분포되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  9. 제1항 또는 제2항에 있어서,
    안테나(9)로의 상기 전자 칩(8)의 접속을 위해 구성되는 접속 웰은 상기 2개의 전도성 랜드들 각각의 레벨에서 형성되고, 전도성 랜드의 레벨에 각각 위치되는 이들 2개의 접속 웰들 사이의 거리는, 상기 전자 칩(8) 및 캡슐화 수지를 수용하기 위해 상기 카드에 형성되는 캐비티의 크기보다 큰, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  10. 제1항 또는 제2항에 있어서,
    각각, 전자 칩(8)의 리셋, 접지, 전원, 입력 및 출력, 및 클럭(clock)을 각각 접속하기 위한 5개의 콘택트들(6) 뿐만 아니라 2개의 추가적인 전도성 랜드들이 상기 전도층(16)에 형성되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  11. 제1항 또는 제2항에 있어서,
    각각의 전도성 랜드의 레벨에서 접속 홀(hole)들의 어레이가 형성되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  12. 제1항 또는 제2항에 있어서,
    상기 전도성 랜드들에 의해 적어도 부분적으로 폐쇄되는 상기 접속 웰들은, 상기 전도층(16)의 상기 제1 및 제2 측면들에 평행한 평면을 따라 길어지는 형태를 갖는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  13. 제1항 또는 제2항에 있어서,
    상기 절연 기판(4)은 접착 재료를 포함하는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  14. 제10항에 있어서,
    상기 접착 재료는 열적으로 반응성인, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  15. 제10항에 있어서,
    상기 접착 재료는 이방성 전기 특성들을 갖는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  16. 제1항 또는 제2항에 있어서,
    적어도 하나의 전도성 랜드의 레벨에서 두 개 초과의 접속 웰들이 형성되는, 칩 카드 모듈(2)을 위한 회로 생성 방법.
  17. 칩 카드(1) 모듈(2)을 생성하기 위한 방법을 구현하기 위한 가요성 전기 회로로서,
    - 접속 웰들을 갖는 절연 기판(4), 및
    - 상기 절연 기판(4)에 의해 지지되며, 상기 절연 기판(4)을 향하는 제1 측면, 및 제2 측면을 갖는 전도층(16)
    을 포함하고,
    상기 전도층(16)은 상기 전도층(16)에 형성되는 콘택트들(6)을 가지며, 상기 콘택트들(6)의 레벨에서,
    o 상기 제2 측면은 칩 카드 판독기와의 전기 접촉에 의한 접속을 설정하도록 디자인되고,
    o 상기 제1 측면은 상기 접속 웰들의 레벨에서, 전자 칩(8)과의 전기 접속을 설정하도록 디자인되고,
    상기 전도층(16)은 또한, 상기 콘택트들(6)로부터 전기 절연되는 적어도 2개의 전도성 랜드를 포함하고, 상기 전도성 랜드들의 레벨에서, 상기 전도층(16)의 제1 측면은, 전자 칩을 칩 카드(1) 바디에 삽입되는 안테나(9)에 접속시키도록 구성되는 적어도 하나의 접속 웰을 적어도 부분적으로 폐쇄하고,
    상기 적어도 2개의 전도성 랜드(14) 각각은 상기 전자 칩(8)을 카드 판독기에 접속하도록 디자인된 콘택트들(C1, C2, C3, C5, C7)의 2개의 행 사이에 위치하는 영역을 포함하고, 상기 적어도 2개의 전도성 랜드(14) 각각은 상기 전자 칩(8)이 지지되는 중앙 영역의 양측에 각각 위치하는, 가요성 전기 회로.
  18. 제17항에 있어서,
    상기 전자 칩(8), 및 상기 콘택트들(6)로의 및 상기 전도성 랜드들로의 상기 전자 칩(8)의 접속부들(13)을 보호하기 위한 재료에 의해 커버되도록 구성되는 영역에 대응하는 캡슐화 영역(15)에서 상기 전자 칩(8)과의 접속을 위한 웰들, 및 상기 캡슐화 영역(15) 외부에서, 상기 안테나(9)를 전도성 랜드에 접속시키기 위한 접속 웰들을 포함하고, 및 상기 캡슐화 영역(15) 외부에 위치되며, 상기 안테나(9)를 전도성 랜드에 접속시키기 위한 2개의 웰들은 각각 상기 캡슐화 영역(15)의 양측에 각각 위치되는, 가요성 전기 회로.
  19. 제17항에 있어서,
    상기 전자 칩(8)을 상기 전도성 랜드들에 접속시키도록 기능하는 전도성 랜드들에 의해 적어도 부분적으로 폐쇄되는 접속 웰들이 상기 안테나(9)를 상기 모듈(2)에 접속시키도록 디자인되는, 가요성 전기 회로.
  20. 제17항 또는 제18항에 있어서,
    전도성 랜드에 의해 각각 적어도 부분적으로 폐쇄되고, 상기 전도층의 상기 제1 및 제2 측면들에 평행한 평면을 따라 길어지는 형태를 갖는 접속 웰들을 포함하는, 가요성 전기 회로.
  21. 제18항에 있어서,
    모듈(2)의 벌크는 폭의 관점에서, 행으로 배열 및 분포되는 3개의 콘택트들(6)의 폭으로 제한되는, 가요성 전기 회로.
  22. 제18항에 있어서,
    3개의 콘택트들(6)의 2개의 행들을 포함하고, 각각의 행은 상기 전자 칩(8)을 수용하도록 구성되는 상기 중앙 영역의 양측에 각각 위치되고, 2개의 전도성 랜드들이 이 중앙 영역의 양측에 각각 위치되는, 가요성 전기 회로.
  23. 제17항 내지 제22항 중 어느 한 항에 있어서,
    상기 2개의 전도성 랜드들 각각의 레벨에서 안테나(9)로의 상기 전자 칩(8)의 접속을 위해 구성되는 접속 웰을 포함하고, 전도성 랜드의 레벨에 각각 위치되는 이들 2개의 접속 웰들 사이의 거리는, 상기 전자 칩(8) 및 캡슐화 수지를 수용하기 위해 상기 카드에 형성되는 캐비티의 크기보다 큰, 가요성 전기 회로.
  24. 제17항 내지 제22항 중 어느 한 항에 있어서,
    상기 전도층(16)에, 각각, 상기 전자 칩의 리셋, 접지, 전원, 입력 및 출력, 및 클럭을 각각 접속하기 위한 5개의 콘택트들(6) 뿐만 아니라 안테나(9)를 접속하기 위한 2개의 추가적인 전도성 랜드들을 포함하는, 가요성 전기 회로.
  25. 제17항 내지 제22항 중 어느 한 항에 있어서,
    상기 절연 기판(4)은 접착 재료를 포함하는, 가요성 전기 회로.
  26. 제25항에 있어서,
    상기 접착 재료는 열적으로 반응성인, 가요성 전기 회로.
  27. 제25항에 있어서,
    상기 접착 재료는 이방성 전기 특성들을 갖는, 가요성 전기 회로.
KR1020207001583A 2014-05-14 2015-05-13 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로 KR102296702B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR1454287A FR3021145B1 (fr) 2014-05-14 2014-05-14 Procede de fabrication d'un circuit pour module de carte a puce et circuit pour module de carte a puce
FR1454287 2014-05-14
PCT/FR2015/051254 WO2015173514A1 (fr) 2014-05-14 2015-05-13 Procédé de fabrication d'un circuit pour module de carte à puce et circuit pour module de carte à puce
KR1020167034922A KR102069334B1 (ko) 2014-05-14 2015-05-13 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167034922A Division KR102069334B1 (ko) 2014-05-14 2015-05-13 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로

Publications (2)

Publication Number Publication Date
KR20200009135A true KR20200009135A (ko) 2020-01-29
KR102296702B1 KR102296702B1 (ko) 2021-08-31

Family

ID=51518927

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207001583A KR102296702B1 (ko) 2014-05-14 2015-05-13 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로
KR1020167034922A KR102069334B1 (ko) 2014-05-14 2015-05-13 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167034922A KR102069334B1 (ko) 2014-05-14 2015-05-13 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로

Country Status (8)

Country Link
US (2) US10417548B2 (ko)
EP (2) EP3143557B1 (ko)
KR (2) KR102296702B1 (ko)
CN (2) CN113469320B (ko)
ES (2) ES2901301T3 (ko)
FR (1) FR3021145B1 (ko)
PL (2) PL3567527T3 (ko)
WO (1) WO2015173514A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034552B1 (fr) * 2015-04-02 2017-05-05 Oberthur Technologies Module dual pour carte duale a microcircuit
EP3151167B1 (en) * 2015-09-30 2020-05-20 Nxp B.V. Dual-interface ic card module
FR3047101B1 (fr) 2016-01-26 2022-04-01 Linxens Holding Procede de fabrication d’un module de carte a puce et d’une carte a puce
FR3049739B1 (fr) * 2016-03-30 2021-03-12 Linxens Holding Procedes de fabrication de cartes a puce et de supports d’antenne pour carte a puce
FR3051063B1 (fr) 2016-05-06 2021-02-12 Linxens Holding Procede de fabrication de cartes a puce et carte a puce obtenue par ce procede
DE102016110780B4 (de) * 2016-06-13 2024-10-10 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
US10762412B2 (en) 2018-01-30 2020-09-01 Composecure, Llc DI capacitive embedded metal card
US10977540B2 (en) 2016-07-27 2021-04-13 Composecure, Llc RFID device
US9997005B1 (en) 2016-12-09 2018-06-12 Capital One Services, Llc Soft touch resin and transaction card comprising the same
WO2019045638A1 (en) * 2017-08-28 2019-03-07 Smartflex Technology Pte Ltd INTEGRATED CIRCUIT MODULES AND INTELLIGENT CARDS INCORPORATING THEM
MX2021012822A (es) 2017-09-07 2023-03-02 Composecure Llc Tarjeta de transaccion con componentes electronicos incorporados y procedimiento para su fabricacion.
US11151437B2 (en) 2017-09-07 2021-10-19 Composecure, Llc Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting
MX2020004012A (es) 2017-10-18 2020-09-25 Composecure Llc Tarjeta de transacción de metal, cerámica o recubierta con cerámica con ventana o patrón de ventana y retroiluminación opcional.
CN118171678A (zh) * 2018-02-01 2024-06-11 华为技术有限公司 存储卡和终端
US11088087B2 (en) * 2018-07-25 2021-08-10 Stmicroelectronics, Inc. Micro module with a support structure
FR3086098B1 (fr) * 2018-09-18 2020-12-04 Smart Packaging Solutions Procede de fabrication d'un module electronique pour objet portatif
TWI719866B (zh) * 2020-03-25 2021-02-21 矽品精密工業股份有限公司 電子封裝件及其支撐結構與製法
CN111626395A (zh) * 2020-05-29 2020-09-04 东信和平科技股份有限公司 一种双界面安全芯片卡及制作方法
KR20220032774A (ko) * 2020-09-08 2022-03-15 엘지이노텍 주식회사 스마트 ic 기판, 스마트 ic 모듈 및 이를 포함하는 ic 카드
JP7546475B2 (ja) * 2020-12-22 2024-09-06 富士フイルム株式会社 処理回路モジュール、及び非接触式通信媒体の製造方法
FR3119692B1 (fr) * 2021-02-08 2023-12-22 Linxens Holding Procédé de fabrication de modules de carte à puce et bande de matériau flexible supportant de tels modules

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031463A (ko) * 2002-08-26 2005-04-06 다이니폰 인사츠 가부시키가이샤 에스아이엠, 에스아이엠 홀더, 아이씨 모듈, 아이씨 카드및 아이씨 카드 홀더
US20060139901A1 (en) * 2004-12-28 2006-06-29 Virgile Meireles Double-sided electronic module for hybrid smart card
EP1816593A1 (fr) * 2006-02-03 2007-08-08 Axalto SA Connecteur de carte a puce
EP1887494A1 (fr) * 2006-07-31 2008-02-13 Axalto SA Dispositif électronique disposant de plusieurs interfaces de communication court-circuitables
US20130062419A1 (en) * 2010-08-12 2013-03-14 Féinics AmaTech Nominee Limited Rfid antenna modules and methods of making
EP2579187A1 (fr) * 2011-10-03 2013-04-10 Oberthur Technologies Dispositif à microcircuit équipé de plages de contact et procédé de fabrication d'un tel dispositif

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2716281B1 (fr) * 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
EP0676716A1 (fr) 1994-03-07 1995-10-11 Eric Bauer Support portable d'informations numériques
US5898215A (en) * 1996-12-16 1999-04-27 Motorola, Inc. Microelectronic assembly with connection to a buried electrical element, and method for forming same
FR2810768B1 (fr) 2000-06-26 2003-11-28 Gemplus Card Int Procede de fabrication de cartes a puce hybrides et cartes a puce obtenues par ledit procede
KR20040049981A (ko) * 2002-12-06 2004-06-14 (주)제이티 호일 적층을 통한 ｉｃ카드 제조방법
FR2861201B1 (fr) * 2003-10-17 2006-01-27 Oberthur Card Syst Sa Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue.
CN101416206A (zh) * 2006-03-30 2009-04-22 王子制纸株式会社 Ic模块、ic引入线以及ic封装体
US8366009B2 (en) * 2010-08-12 2013-02-05 Féinics Amatech Teoranta Coupling in and to RFID smart cards
US9112272B2 (en) * 2010-08-12 2015-08-18 Feinics Amatech Teoranta Antenna modules for dual interface smart cards, booster antenna configurations, and methods
EP2575086A1 (fr) * 2011-09-27 2013-04-03 Gemalto SA Procédé de connexion d'un microcircuit à des zones conductrices noyées dans un support
US8628018B2 (en) * 2012-04-17 2014-01-14 Nxp, B.V. RFID circuit and method
US20140042230A1 (en) * 2012-08-09 2014-02-13 Infineon Technologies Ag Chip card module with separate antenna and chip card inlay using same
CN103176676B (zh) * 2013-02-28 2015-10-14 合肥京东方光电科技有限公司 一种触摸屏触摸点定位检测电路、触摸屏及显示装置
US9390365B2 (en) * 2014-04-10 2016-07-12 American Banknote Corporation Integrated circuit module for a dual-interface smart card

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031463A (ko) * 2002-08-26 2005-04-06 다이니폰 인사츠 가부시키가이샤 에스아이엠, 에스아이엠 홀더, 아이씨 모듈, 아이씨 카드및 아이씨 카드 홀더
US20060139901A1 (en) * 2004-12-28 2006-06-29 Virgile Meireles Double-sided electronic module for hybrid smart card
EP1816593A1 (fr) * 2006-02-03 2007-08-08 Axalto SA Connecteur de carte a puce
EP1887494A1 (fr) * 2006-07-31 2008-02-13 Axalto SA Dispositif électronique disposant de plusieurs interfaces de communication court-circuitables
US20130062419A1 (en) * 2010-08-12 2013-03-14 Féinics AmaTech Nominee Limited Rfid antenna modules and methods of making
EP2579187A1 (fr) * 2011-10-03 2013-04-10 Oberthur Technologies Dispositif à microcircuit équipé de plages de contact et procédé de fabrication d'un tel dispositif

Also Published As

Publication number Publication date
CN106415613A (zh) 2017-02-15
US20190362213A1 (en) 2019-11-28
FR3021145B1 (fr) 2018-08-31
US10417548B2 (en) 2019-09-17
US20170270398A1 (en) 2017-09-21
EP3143557A1 (fr) 2017-03-22
CN113469320B (zh) 2022-08-23
WO2015173514A1 (fr) 2015-11-19
CN106415613B (zh) 2021-07-09
KR20170033275A (ko) 2017-03-24
CN113469320A (zh) 2021-10-01
ES2745806T3 (es) 2020-03-03
EP3143557B1 (fr) 2019-07-03
PL3567527T3 (pl) 2022-05-02
KR102296702B1 (ko) 2021-08-31
FR3021145A1 (fr) 2015-11-20
PL3143557T3 (pl) 2019-11-29
ES2901301T3 (es) 2022-03-22
KR102069334B1 (ko) 2020-02-11
US10810477B2 (en) 2020-10-20
EP3567527A1 (fr) 2019-11-13
EP3567527B1 (fr) 2021-10-13

Similar Documents

Publication Publication Date Title
KR102069334B1 (ko) 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로
US11222861B2 (en) Dual-interface IC card module
KR102190847B1 (ko) 플렉시블 인쇄 회로 제조 방법, 상기 방법에 의해 획득된 플렉시블 인쇄 회로, 및 그러한 플렉시블 인쇄 회로를 포함하는 칩 카드 모듈
US10592796B2 (en) Chip card manufacturing method, and chip card obtained by said method
US10366320B2 (en) Dual-interface IC card
JP2012053831A (ja) Ｒｆｉｃチップの実装構造
JP2019511782A (ja) チップカードの製造方法及びチップカードアンテナ支持体の製造方法
US9424507B2 (en) Dual interface IC card components and method for manufacturing the dual-interface IC card components
US10706346B2 (en) Method for manufacturing a smart card module and a smart card
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
US8695207B2 (en) Method for manufacturing an electronic device
US9524459B2 (en) Contact smart card
JP4952266B2 (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
JP2008269648A (ja) 接触型非接触型共用ｉｃカード

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant