CN113409877A - 数据输入电路和包括数据输入电路的存储器装置 - Google Patents

数据输入电路和包括数据输入电路的存储器装置 Download PDF

Info

Publication number
CN113409877A
CN113409877A CN202011112570.1A CN202011112570A CN113409877A CN 113409877 A CN113409877 A CN 113409877A CN 202011112570 A CN202011112570 A CN 202011112570A CN 113409877 A CN113409877 A CN 113409877A
Authority
CN
China
Prior art keywords
data input
test
control signal
memory device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011112570.1A
Other languages
English (en)
Inventor
朴怜浚
丘泳埈
朴明宰
朴智焕
崔锡佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113409877A publication Critical patent/CN113409877A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本文描述了数据输入电路和包括数据输入电路的存储器装置。存储器装置包括多个数据输入焊盘和至少一个测试数据输入焊盘。存储器装置还包括与多个通道分别相对应的多个数据输入电路，多个数据输入电路适于将通过数据输入焊盘接收的相应数据传输到对应的通道。存储器装置进一步包括测试控制电路，测试控制电路适于在测试操作期间，基于测试模式信息来在多个数据输入电路之中选择至少一个数据输入电路，并且适于控制所选择的数据输入电路以将设定数据传输到对应的通道。

Description

数据输入电路和包括数据输入电路的存储器装置
相关申请的交叉引用
本申请要求于2020年3月17日提交的韩国专利申请号10-2020-0032629的优先权，其全部内容通过引用并入本文。
技术领域
本公开的实施例涉及存储器装置，并且更具体地涉及通过测试数据输入焊盘来接收测试数据的存储器装置。
背景技术
随着半导体存储器技术的飞速发展，在封装半导体存储器装置中需要高水平的集成度和性能。为了满足这种需求，研究人员和工业界正在开发与三维结构而不是二维结构相关的各种技术，在三维结构中，多个半导体存储器芯片被垂直堆叠，在二维结构中，半导体存储器芯片使用导线或凸块而被平面地设置在印刷电路板(PCB)上。
此外，随着半导体存储器装置的操作速度增加，系统级封装(SIP)形式的半导体存储器系统被广泛使用，在系统级封装形式中，诸如中央处理单元(CPU)或图形处理单元(GPU)的存储器控制器和半导体存储器装置被集成到一个封装中。由于堆叠结构或SIP结构的半导体存储器装置的焊盘没有暴露于半导体存储器装置的外部，因此难以通过使用测试设备的引脚来执行直接测试。
因此，半导体存储器装置可以被提供有用于测试的附加焊盘。不可避免地，集成且小型化的半导体存储器装置的测试焊盘的数目可能受到限制，导致需要开发能够利用有限数目的测试焊盘来测试半导体存储器装置的技术。
发明内容
本教导的一些实施例针对能够以各种模式设置和复制输入数据的数据输入电路、以及包括数据输入电路的存储器装置。
根据本公开的一个实施例，一种存储器装置包括多个数据输入焊盘和至少一个测试数据输入焊盘。存储器装置还包括与多个通道分别相对应的多个数据输入电路，多个数据输入电路适于将通过数据输入焊盘接收的相应数据传输到对应的通道。存储器装置进一步包括测试控制电路，测试控制电路适于在测试操作期间，基于测试模式信息来在多个数据输入电路之中选择至少一个数据输入电路，并且适于控制所选择的数据输入电路以将设定数据传输到对应的通道。
根据本公开的另一实施例，一种存储器装置包括至少一个测试数据输入焊盘。存储器装置还包括测试控制电路，测试控制电路适于响应于在测试操作期间激活的测试使能信号，基于测试模式信息来生成第一控制信号和多个第二控制信号。存储器装置进一步包括与多个通道分别相对应的多个数据输入电路，多个数据输入电路适于响应于第一控制信号和多个第二控制信号，将设定数据或通过至少一个测试数据输入焊盘接收的测试数据分别传输到对应的通道。
根据本公开的又一实施例，一种存储器装置包括基部管芯和堆叠在基部管芯之上的多个核心管芯。基部管芯包括至少一个测试数据输入焊盘。基部管芯还包括多个数据输入电路，多个数据输入电路适于在测试操作期间，复制通过至少一个测试数据输入焊盘接收的测试数据，并且适于将所复制的测试数据传输至核心管芯。基部管芯进一步包括测试控制电路，测试控制电路适于在测试操作期间，基于测试模式信息来在多个数据输入电路之中选择至少一个数据输入电路，并且适于控制所选择的数据输入电路以将设定数据传输到核心管芯。
附图说明
图1是图示根据本公开的一个实施例的存储器系统的平面图。
图2是图示图1所示的存储器系统的截面图。
图3是图示图1所示的存储器装置的框图。
图4是图示根据本公开的一个实施例的存储器装置的框图。
图5是图示图4所示的数据输入电路的框图。
图6是图示根据本公开的实施例的存储器装置的操作的信号波形图。
具体实施方式
下面将参考附图来详细描述本教导的实施例。然而，本教导可以以不同的形式体现，并且不应被解释为限于本文中阐述的实施例。而是，提供了这些实施例，使得本领域技术人员将能够实现本公开。贯穿本公开，在本教导的各个附图和实施例中，相同的附图标记指代相同的部分。
图1是图示根据本公开的一个实施例的存储器系统100的平面图。
参考图1，存储器系统100可以具有系统级封装(SIP)结构。存储器系统100可以包括控制器110和多个存储器装置120、121、122、123、124和125。
控制器110可以包括中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、应用处理器(AP)、存储器控制器芯片等。各种类型的处理单元可以被包括在片上系统(SoC)形式的控制器110中。换言之，控制器110可以表示其中集成了各种系统的一个芯片。
存储器装置120至125中的每一个可以包括多个集成电路芯片。集成电路芯片可以彼此堆叠并且使用硅通孔(TSV)电连接。换言之，存储器装置120至125可以由高带宽存储器(HBM)形成，在高带宽存储器中，通过增加输入/输出单元的数目来增加带宽。
然而，本教导不限于此，并且存储器装置120至125不仅是使用诸如动态随机存取存储器(DRAM)之类的存储器的易失性存储器装置，而且还是非易失性存储器装置，诸如闪存装置、相变随机存取存储器装置(PCRAM)和电阻式随机存取存储器装置(ReRAM)、铁电存储器装置(FeRAM)、磁性随机存取存储器装置(MRAM)、自旋转移矩随机存取存储器装置(STTRAM)等。备选地，存储器装置120至125可以形成为易失性存储器装置和非易失性存储器装置中的两个或更多个的组合。
控制器110和存储器装置120至125可以被堆叠在中介层上。控制器110和存储器装置120至125可以通过中介层中形成的信号路径彼此通信。为了与控制器110进行通信，存储器装置120至125可以包括通过微凸块耦合到中介层的PHY接口PHY0、PHY1、PHY2、PHY3、PHY4和PHY5。然而，由于微凸块的物理尺寸非常小并且微凸块的数目大于约1000，可能难以通过PHY接口PHY0至PHY5来测试存储器装置120至125。
因此，存储器装置120至125可以包括直接访问(DA)接口DA0、DA1、DA2、DA3、DA4和DA5，以用于分别从存储器装置120至125外部直接访问并测试存储器装置120至125。DA接口DA0至DA5可以通过比微凸块物理尺寸相对较大并且数目较小的直接访问焊盘来被对接，并且可以用于测试。
图2是图示图1所示的存储器系统100的截面图。
图2示出了其中控制器110和存储器装置120至125之中的第一存储器装置120被堆叠的结构。尽管未在图2中图示，但是第二存储器装置121至第六存储器装置125也可以具有与第一存储器装置120相似的堆叠结构。
存储器系统100可以进一步包括封装衬底210和堆叠在封装衬底210之上的中介层220。中介层220可以被堆叠在封装衬底210之上或通过电连接部件(诸如凸块球、球栅阵列等)被耦合到封装衬底210。控制器110和第一存储器装置120也可以被堆叠在中介层220之上，并且通过微凸块被电连接至中介层220。
第一存储器装置120可以包括彼此堆叠的多个集成电路芯片230和240。集成电路芯片230和240可以通过微凸块并通过硅通孔(TSV)而彼此电连接以发送和接收信号，硅通孔垂直穿透集成电路230和240的内部而形成。
集成电路芯片230和240可以包括基部管芯230和多个核心管芯240。核心管芯240可以被提供有数据存储空间，诸如用于存储数据的存储器单元阵列和存储器寄存器。另一方面，用于在核心管芯240和控制器110之间传输信号的电路可以设置在基部管芯230中。
如上所述，第一存储器装置120可以通过与微凸块耦合的PHY接口250来与控制器110通信。而且，第一存储器装置120可以通过由直接访问焊盘形成的DA接口260而从第一存储器装置120的外部被直接访问和测试。可以以比微凸块相对更大的尺寸且数目更小的方式来提供直接访问焊盘。
图3是图示图1所示的存储器装置300的框图。
图3示出了存储器装置300的基部管芯，并且示出了与DA接口和PHY接口有关的部分。存储器装置300可以包括多个数据输入焊盘310至317、至少一个测试数据输入焊盘320以及多个数据输入电路330至337。数据输入焊盘310至317可以包括微凸块焊盘作为PHY接口。在正常操作中，数据PHY_DQ<0:31>可以通过数据输入焊盘310至317而从主机输入。
至少一个测试数据输入焊盘320可以包括直接访问焊盘作为DA接口。在测试操作期间，测试数据DA_DQ<0:3>可以通过至少一个测试数据输入焊盘320而从存储器装置300的外部输入。
数据输入电路330至337可以分别对应于多个通道CH0至CH7。在正常操作中，数据输入电路330至337可以将由数据输入焊盘310至317接收的数据PHY_DQ<0:31>分别传输到对应的通道。
同时，在测试操作期间，数据输入电路330至337可以响应于测试使能信号EN而将由至少一个测试数据输入焊盘320接收的测试数据DA_DQ<0:3>传输到对应的通道。当测试使能信号EN在测试操作期间被激活时，数据输入电路330至337可以将由至少一个测试数据输入焊盘320接收的测试数据DA_DQ<0:3>而不是由数据输入焊盘310至317接收的数据PHY_DQ<0:31>传输至通道CH0至CH7。
如上所述，与数据输入焊盘310至317相比，至少一个测试数据输入焊盘320可以在尺寸上相对较大而在数目上较小。因此，在测试操作期间，数据输入电路330至337可以复制通过至少一个测试数据输入焊盘320接收的测试数据DA_DQ<0:3>，并且将相同的数据传输到通道CH0至CH7。
在测试操作中，存储器装置300可以通过通道CH0至CH7将测试数据DA_DQ<0:3>传送到核心管芯。被传送到核心管芯的数据可以被存储在核心管芯中包括的存储器单元中。在本文中，存储器装置300可以执行纠错码(ECC)操作来检测并纠正存储器单元中存储的数据中出现的错误。
例如，存储器装置300可以通过对测试数据DA_DQ<0:3>执行ECC编码操作来生成奇偶校验数据，并且将由测试数据DA_DQ<0:3>和奇偶校验数据形成的码字存储在存储器单元中。存储器装置300可以对从存储器单元读取的数据执行ECC解码操作，并且基于奇偶校验数据来检测和纠正存储器单元中存储的数据中发生的错误。
在测试操作期间，还可以测试存储器装置300的ECC操作。存储器装置300可以基于通过ECC操作生成的奇偶校验数据的逻辑电平来检查ECC操作是否被正常执行。然而，当通过复制测试数据DA_DQ<0:3>来使用相同模式的数据时，奇偶校验数据也可以以统一模式生成。因此，可能难以准确地测试存储器装置300的ECC操作。
图4是图示根据本公开的一个实施例的存储器装置400的框图。
图4示出了存储器装置400的基部管芯，并且图4示出了与DA接口和PHY接口有关的部分。存储器装置400可以包括测试控制电路410、多个数据输入焊盘420至427、至少一个测试数据输入焊盘430以及多个数据输入电路440至447。
数据输入焊盘420至427可以包括微凸块焊盘作为PHY接口。在正常操作中，数据PHY_DQ<0:31>可以通过数据输入焊盘420至427而从主机输入。
至少一个测试数据输入焊盘430可以包括直接访问焊盘作为DA接口。在测试操作期间，测试数据DA_DQ<0:3>可以通过至少一个测试数据输入焊盘430而从存储器装置400的外部输入。
数据输入电路440至447可以分别对应于通道CH0至CH7。在正常操作中，数据输入电路440至447可以将由数据输入焊盘420至427接收的数据PHY_DQ<0:31>分别传输到对应的通道。
在测试操作中，测试控制电路410可以响应于测试使能信号EN，基于测试模式信息TM来生成第一控制信号
Figure BDA0002729078190000071
和多个第二控制信号TM<0:7>。在本文中，测试使能信号EN可以表示在测试操作期间被激活的信号。测试模式信息TM可以作为预定值被存储在模式寄存器组等中，或者测试模式信息TM可以通过将在测试操作期间从存储器装置400的外部输入的地址进行组合来生成。
具体地，测试控制电路410可以通过将测试使能信号EN反相来生成第一控制信号
Figure BDA0002729078190000072
当测试使能信号EN被激活时，测试控制电路410可以根据测试模式信息TM的代码值来在第二控制信号TM<0:7>之中选择至少一个信号，并且生成第一控制信号
Figure BDA0002729078190000073
以具有与其他信号的逻辑电平不同的逻辑电平。例如，测试控制电路410可以在将第二控制信号TM<0:7>之中的至少一个选定信号去激活的同时激活其他信号。在第二控制信号TM<0:7>之中的至少一个选定信号被激活时，其他信号可以被去激活，这可以根据本教导的一个实施例而被不同地实现。
在测试操作期间，数据输入电路440至447可以响应于第一控制信号
Figure BDA0002729078190000074
和第二控制信号TM<0:7>，将设定数据或通过至少一个测试数据输入焊盘430接收的测试数据DA_DQ<0:3>分别传输到对应的通道。换言之，在数据输入电路440至447之中与从第二控制信号TM<0:7>中选择的信号相对应的数据输入电路可以将设定数据传输到对应的通道。另一方面，在数据输入电路440至447之中与第二控制信号TM<0:7>的其他信号相对应的数据输入电路可以将测试数据DA_DQ<0:3>传输到对应的通道。
因此，在测试操作期间，测试控制电路410可以通过使用第一控制信号
Figure BDA0002729078190000081
和第二控制信号TM<0:7>，在数据输入电路440至447之中选择至少一个数据输入电路，并且控制所选择的数据输入电路将设定数据传输到对应的通道。测试控制电路410可以控制数据输入电路440至447之中除了所选择的数据输入电路之外的其他数据输入电路，以将测试数据DA_DQ<0:3>传输到对应的通道。
图5是图示图4所示的数据输入电路440的框图。
数据输入电路440可以包括第一发送器510、第二发送器520、第一驱动器530、第二驱动器540和信号组合单元550。尽管图5图示了图4所示的数据输入电路440至447之中的一个，但是图4的所有数据输入电路440至447均可以具有相似的结构，只是它们的输入和输出信号不同。
第一发送器510可以响应于第一控制信号
Figure BDA0002729078190000082
而向第一节点ND1传输由数据输入焊盘420至427之中的对应数据输入焊盘420接收的数据PHY_DQ<0:3>。第一发送器510可以包括第一反相器IV1和第一传输门TG1。第一反相器IV1可以将第一控制信号
Figure BDA0002729078190000083
反相并输出，并且第一传输门TG1可以响应于第一控制信号
Figure BDA0002729078190000084
和第一反相器IV1的输出信号而将数据PHY_DQ<0:3>输出到第一节点ND1。
第二发送器520可以响应于第二控制信号TM<0:7>之中的对应的第二控制信号TM<0>，将通过至少一个测试数据输入焊盘430接收的测试数据DA_DQ<0:3>传输到第二节点ND2。第二发送器520可以包括第二反相器IV2和第二传输门TG2。第二反相器IV2可以将对应的第二控制信号TM<0>反相并输出，并且第二传输门TG2可以响应于对应的第二控制信号TM<0>和第二反相器IV2的输出信号而将测试数据DA_DQ<0:3>输出至第二节点ND2。
第一驱动器530可以响应于第一控制信号
Figure BDA0002729078190000091
利用电源电压VDD水平来驱动第一节点ND1。第一驱动器530可以包括第一PMOS晶体管PM1，第一PMOS晶体管PM1被耦合在电源电压VDD端子和第一节点ND1之间，以通过栅极来接收第一控制信号
Figure BDA0002729078190000092
第二驱动器540可以响应于第二控制信号TM<0:7>之中的对应的第二控制信号TM<0>，利用电源电压VDD水平来驱动第二节点ND2。第二驱动器540可以包括第二PMOS晶体管PM2，第二PMOS晶体管PM2被耦合在电源电压VDD端子和第二节点ND2之间，以通过栅极来接收对应的第二控制信号TM<0>。
信号组合单元550可以将第一节点ND1和第二节点ND2的信号进行组合以产生组合信号，并且将组合信号输出到对应的通道CH0。信号组合单元550可以包括NAND门，NAND门从第一节点ND1和第二节点ND2接收信号并执行逻辑运算。
当测试使能信号EN在正常操作期间被去激活时，测试控制电路410可以将所有第二控制信号TM<0:7>去激活，同时生成逻辑高电平的第一控制信号
Figure BDA0002729078190000093
响应于逻辑高电平的第一控制信号
Figure BDA0002729078190000094
第一发送器510可以将数据PHY_DQ<0:3>传输到第一节点ND1，并且第一驱动器530可以被关断。另一方面，第二控制信号TM<0:7>可以被禁用，并且第二发送器520可以阻止测试数据DA_DQ<0:3>的传送，并且第二驱动器540可以利用电源电压VDD水平来驱动第二节点ND2。因此，第二节点ND2的信号可以具有逻辑高电平，并且信号组合单元550可以将第一节点ND1的数据PHY_DQ<0:3>传送到对应的通道CH0。
在测试操作期间，当测试使能信号EN被激活时，测试控制电路410可以生成逻辑低电平的第一控制信号
Figure BDA0002729078190000095
响应于逻辑低电平的第一控制信号
Figure BDA0002729078190000096
第一发送器510可以阻止数据PHY_DQ<0:3>的传送，并且第一驱动器530可以利用电源电压VDD水平来驱动第一节点ND1。
在本文中，当测试控制电路410在第二控制信号TM<0:7>之中选择并去激活对应的第二控制信号TM<0>时，第二发送器520可以阻止测试数据DA_DQ<0:3>的传送，并且第二驱动器540可以利用电源电压VDD水平来驱动第二节点ND2。因此，第一节点ND1和第二节点ND2的信号均可以具有逻辑高电平，并且信号组合单元550可以将被设置为逻辑低电平的数据传送到对应的通道CH0。
同时，当测试控制电路410在第二控制信号TM<0:7>之中选择另一第二控制信号并激活对应的第二控制信号TM<0>时，第二发送器520可以将测试数据DA_DQ<0:3>传输到第二节点ND2，并且第二驱动器540可以被关断。因此，第一节点ND1的信号可以具有逻辑高电平，并且信号组合单元550可以将第二节点ND2的测试数据DA_DQ<0:3>传送到对应的通道CH0。
图6是图示根据本公开的实施例的存储器装置400的操作的信号波形图。
当存储器装置400进入测试模式时，测试使能信号EN可以被激活。随后，在根据引导写入操作的写入命令WR的写入等待时间WL之后，存储器装置400可以与数据选通信号WDQS同步，以通过测试数据输入焊盘430来接收测试数据DA_DQ<0:3>。
测试控制电路410可以通过将经激活的测试使能信号EN反相来将第一控制信号
Figure BDA0002729078190000101
去激活。因此，数据输入电路440至447中的每一个的第一发送器可以阻止数据PHY_DQ<0:31>的传送，并且数据输入电路440至447中的每一个的第一驱动器可以利用电源电压VDD水平来驱动第一节点。
在本文中，如图6中的示例所示，测试控制电路410可以根据测试模式信息TM来在第二控制信号TM<0:7>之中选择并去激活第二个信号。因此，在数据输入电路440至447之中，第二数据输入电路的第二发送器可以阻止测试数据A、B、C和D的传送，并且第二数据输入电路的第二驱动器可以利用电源电压VDD水平来驱动第二节点。结果，数据输入电路440至447中的第二数据输入电路可以将被设置为逻辑低电平0的数据传输到对应的通道CH1。
同时，测试控制电路410可以激活第二控制信号TM<0:7>之中除了所选择的第二控制信号之外的其他第二控制信号。因此，在数据输入电路440至447之中除第二数据输入电路之外的其他数据输入电路中，第二发送器可以将测试数据A、B、C和D传输到第二节点，并且第二驱动器可以被关断。结果，数据输入电路440至447之中除了第二数据输入电路之外的其他数据输入电路可以将测试数据A、B、C和D传输到对应的通道CH0和CH2至CH7。
根据本公开的实施例的存储器装置400可以通过复制由测试输入焊盘430接收的数据并将所复制的数据传送至通道CH0至CH7，能够基于测试模式信息TM来掩蔽一些数据并且传送设定数据。存储器装置400可以能够将根据测试操作而被设定的模式的数据传送到通道CH0至CH7。因此，可以预测根据存储器装置400的各种操作的结果数据，并且可以增加可以被测试的操作的覆盖范围。
根据本公开的实施例，存储器装置可以通过复制经由有限数目的测试输入焊盘接收的数据来被测试，从而使得测试输入焊盘的数目最小化并且增加测试操作的效率。此外，当所接收的数据被复制时，所复制的数据可以以各种模式来被设定，以测试存储器装置的各种操作。
例如，接收和复制数据的多个数据输入电路可以根据测试模式信息来被选择性地禁用。换言之，可以选择性地掩蔽由数据输入电路复制的一些数据。因此，由存储器装置的各种操作(诸如纠错码(ECC)操作等)生成的数据模式还可以通过使用期望模式的数据来被预测，从而增加测试操作的覆盖范围。
尽管已关于特定实施例描述了本教导，但是对本领域技术人员显而易见的是，在不脱离所附权利要求中限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (19)

1.一种存储器装置，包括：
多个数据输入焊盘和至少一个测试数据输入焊盘；
与多个通道分别相对应的多个数据输入电路，所述多个数据输入电路适于将通过所述数据输入焊盘接收的相应数据传输到对应的通道；以及
测试控制电路，适于在测试操作期间，基于测试模式信息来在所述多个数据输入电路之中选择至少一个数据输入电路，并且适于控制所选择的数据输入电路以将设定数据传输到对应的通道。
2.根据权利要求1所述的存储器装置，其中在所述测试操作期间，所述多个数据输入电路之中除了所选择的数据输入电路之外的其他数据输入电路适于响应于由所述测试控制电路生成的控制信号，将通过所述至少一个测试数据输入焊盘接收的测试数据传输到对应的通道。
3.根据权利要求2所述的存储器装置，其中所述测试控制电路适于响应于在所述测试操作期间被激活的测试使能信号，基于所述测试模式信息来生成第一控制信号和多个第二控制信号，以作为所述控制信号。
4.根据权利要求3所述的存储器装置，其中所述测试控制电路适于通过将所述测试使能信号反相来生成所述第一控制信号，并且适于基于所述测试模式信息来在所述多个第二控制信号之中选择至少一个第二控制信号，以生成所选择的第二控制信号，所选择的第二控制信号具有与其他第二控制信号不同的逻辑电平。
5.根据权利要求3所述的存储器装置，其中所述多个数据输入电路中的每个数据输入电路包括：
第一发送器，适于响应于所述第一控制信号，将通过所述多个数据输入焊盘之中的对应数据输入焊盘接收的数据传输到第一节点；
第一驱动器，适于响应于所述第一控制信号，利用电源电压水平来驱动所述第一节点；
第二发送器，适于响应于所述多个第二控制信号之中的对应第二控制信号，将通过所述至少一个测试数据输入焊盘接收的所述测试数据传输到第二节点；以及
第二驱动器，适于响应于所述多个第二控制信号之中的所述对应第二控制信号，利用所述电源电压水平来驱动所述第二节点。
6.根据权利要求5所述的存储器装置，其中所述多个数据输入电路中的每个数据输入电路进一步包括：
逻辑门，适于对所述第一节点和所述第二节点的信号执行逻辑运算以产生结果信号，并且适于将所述结果信号输出到对应的通道。
7.根据权利要求1所述的存储器装置，进一步包括：
基部管芯，包括所述多个数据输入焊盘和所述至少一个测试数据输入焊盘；以及
多个核心管芯，被堆叠在所述基部管芯之上，以通过所述通道接收数据。
8.根据权利要求7所述的存储器装置，其中所述多个数据输入焊盘包括微凸块焊盘，并且其中所述至少一个测试数据输入焊盘包括直接访问焊盘。
9.一种存储器装置，包括：
至少一个测试数据输入焊盘；
测试控制电路，适于响应于在测试操作期间被激活的测试使能信号，基于测试模式信息来生成第一控制信号和多个第二控制信号；以及
与多个通道分别相对应的多个数据输入电路，所述多个数据输入电路适于响应于所述第一控制信号和所述多个第二控制信号，将设定数据或通过所述至少一个测试数据输入焊盘接收的测试数据分别传输到对应的通道。
10.根据权利要求9所述的存储器装置，其中所述测试控制电路适于通过将所述测试使能信号反相来生成所述第一控制信号，并且适于基于所述测试模式信息来在所述多个第二控制信号之中选择至少一个第二控制信号，以生成所选择的第二控制信号，所选择的第二控制信号具有与其他第二控制信号不同的逻辑电平。
11.根据权利要求10所述的存储器装置，其中所述多个数据输入电路之中的至少一个数据输入电路适于响应于所选择的第二控制信号而将所述设定数据传输到对应的通道。
12.根据权利要求11所述的存储器装置，其中所述多个数据输入电路之中除了所述至少一个数据输入电路之外的其他数据输入电路适于响应于所述其他第二控制信号，将通过所述至少一个测试数据输入焊盘接收的所述测试数据传输到对应的通道。
13.根据权利要求9所述的存储器装置，进一步包括：
多个数据输入焊盘；
其中所述多个数据输入电路将通过所述数据输入焊盘接收的相应数据传输到对应的通道。
14.根据权利要求13所述的存储器装置，其中所述多个数据输入电路中的每个数据输入电路包括：
第一发送器，适于响应于所述第一控制信号，将通过所述多个数据输入焊盘之中的对应数据输入焊盘接收的数据传输到第一节点；
第一驱动器，适于响应于所述第一控制信号，利用电源电压水平来驱动所述第一节点；
第二发送器，适于响应于所述多个第二控制信号之中的对应第二控制信号，将通过所述至少一个测试数据输入焊盘接收的所述测试数据传输到第二节点；以及
第二驱动器，适于响应于所述多个第二控制信号之中的所述对应第二控制信号，利用所述电源电压水平来驱动所述第二节点。
15.一种存储器装置，包括：
基部管芯；以及
多个核心管芯，被堆叠在所述基部管芯之上；
其中所述基部管芯包括：
至少一个测试数据输入焊盘；
多个数据输入电路，适于在测试操作期间，复制通过所述至少一个测试数据输入焊盘接收的测试数据，并且适于将所复制的测试数据传输到所述核心管芯；以及
测试控制电路，适于在所述测试操作期间，基于测试模式信息来在所述多个数据输入电路之中选择至少一个数据输入电路，并且适于控制所选择的数据输入电路以将设定数据传输到所述核心管芯。
16.根据权利要求15所述的存储器装置，其中所述基部管芯进一步包括：
多个数据输入焊盘；
其中所述数据输入电路适于在正常操作期间，将通过所述数据输入焊盘接收的相应数据分别传输至所述核心管芯。
17.根据权利要求16所述的存储器装置，其中所述测试控制电路适于响应于在所述测试操作期间被激活的测试使能信号，基于所述测试模式信息来生成第一控制信号和多个第二控制信号。
18.根据权利要求17所述的存储器装置，其中所述测试控制电路适于通过将所述测试使能信号反相来生成所述第一控制信号，并且适于基于所述测试模式信息来在所述多个第二控制信号之中选择至少一个第二控制信号，以生成所选择的第二控制信号，所选择的第二控制信号具有与其他第二控制信号不同的逻辑电平。
19.根据权利要求17所述的存储器装置，其中所述数据输入电路中的每一个包括：
第一发送器，适于响应于所述第一控制信号，将通过所述多个数据输入焊盘之中的对应数据输入焊盘接收的数据传输到第一节点；
第一驱动器，适于响应于所述第一控制信号，利用电源电压水平来驱动所述第一节点；
第二发送器，适于响应于所述多个第二控制信号之中的对应第二控制信号，将通过所述至少一个测试数据输入焊盘接收的所述测试数据传输到第二节点；以及
第二驱动器，适于响应于所述多个第二控制信号之中的所述对应第二控制信号，利用所述电源电压水平来驱动所述第二节点。
CN202011112570.1A 2020-03-17 2020-10-16 数据输入电路和包括数据输入电路的存储器装置 Withdrawn CN113409877A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0032629 2020-03-17
KR1020200032629A KR20210116019A (ko) 2020-03-17 2020-03-17 데이터 입력 회로 및 이를 포함하는 메모리 장치

Publications (1)

Publication Number Publication Date
CN113409877A true CN113409877A (zh) 2021-09-17

Family

ID=77677363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011112570.1A Withdrawn CN113409877A (zh) 2020-03-17 2020-10-16 数据输入电路和包括数据输入电路的存储器装置

Country Status (3)

Country Link
US (1) US11521696B2 (zh)
KR (1) KR20210116019A (zh)
CN (1) CN113409877A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286101B1 (ko) * 1999-04-17 2001-03-15 윤종용 반도체 장치의 신호 발생회로
KR100546345B1 (ko) 2003-07-22 2006-01-26 삼성전자주식회사 Ｄｑ 인터리브드 데이터 액세스 테스트 방식에 따라동작하는 데이터 입출력 회로를 구비하는 반도체메모리장치 및 이의 데이터 입출력 방법
KR101962907B1 (ko) * 2012-06-28 2019-03-28 에스케이하이닉스 주식회사 집적회로 칩 및 메모리 장치
KR102100708B1 (ko) 2013-08-30 2020-04-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9454422B2 (en) 2014-01-30 2016-09-27 International Business Machines Corporation Error feedback and logging with memory on-chip error checking and correcting (ECC)
KR20170013487A (ko) 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 데이터입출력회로를 포함하는 반도체장치 및 반도체시스템
US10846158B2 (en) * 2018-10-08 2020-11-24 Micron Technology, Inc. Apparatus having multiplexers for passive input/output expansion and methods of their operation

Also Published As

Publication number Publication date
KR20210116019A (ko) 2021-09-27
US11521696B2 (en) 2022-12-06
US20210295938A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
US10410685B2 (en) Memory device for performing internal process and operating method thereof
US9953702B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating the same
CN110995289B (zh) 错误检测码生成电路
US9747058B2 (en) Semiconductor memory device, memory system including the same, and method of operating the same
US8799730B2 (en) Semiconductor devices and semiconductor packages
US10622088B2 (en) Stacked memory devices, memory systems and methods of operating stacked memory devices
JP5559507B2 (ja) 半導体装置及びこれを備える情報処理システム
US20170083398A1 (en) Repair circuit, semiconductor apparatus and semiconductor system using the same
US9324380B2 (en) Stacked semiconductor apparatus and semiconductor system capable of inputting signals through various paths
US11867751B2 (en) Wafer level methods of testing semiconductor devices using internally-generated test enable signals
JP2011082449A (ja) 半導体装置
US11636885B2 (en) Memory device for supporting new command input scheme and method of operating the same
US11599458B2 (en) Stacked memory device and operating method thereof
KR20210094446A (ko) 신규 커맨드 입력 방식을 지원하는 메모리 장치 및 그것의 동작 방법
US20210193253A1 (en) Stacked semiconductor device and semiconductor system including the same
US11521696B2 (en) Data input circuit and memory device including the same
US11776653B2 (en) Memory device
TWI757300B (zh) 用於執行內部程序之記憶體裝置及其操作方法
US20230215493A1 (en) Cross dram dimm sub-channel pairing
US20230154509A1 (en) Memory device, method of driving the memory device, and method of driving host device
CN111179999A (zh) 半导体存储器件、存储系统和操作半导体存储器件的方法
JP2011138999A (ja) 半導体装置及びその制御方法
KR20170138926A (ko) 내부 프로세스를 수행하는 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210917

WW01 Invention patent application withdrawn after publication