CN113390948B - Tof-sims质谱深度分析半导体小芯片多层膜端面样品的制备方法 - Google Patents

Tof-sims质谱深度分析半导体小芯片多层膜端面样品的制备方法 Download PDF

Info

Publication number
CN113390948B
CN113390948B CN202110662425.9A CN202110662425A CN113390948B CN 113390948 B CN113390948 B CN 113390948B CN 202110662425 A CN202110662425 A CN 202110662425A CN 113390948 B CN113390948 B CN 113390948B
Authority
CN
China
Prior art keywords
sample
tof
measured
detected
metal sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110662425.9A
Other languages
English (en)
Other versions
CN113390948A (zh
Inventor
朱雷
石凯琳
李珮琳
华佑南
李晓旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengke Nano Suzhou Co ltd
Original Assignee
Shengke Nano Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengke Nano Suzhou Co ltd filed Critical Shengke Nano Suzhou Co ltd
Priority to CN202110662425.9A priority Critical patent/CN113390948B/zh
Publication of CN113390948A publication Critical patent/CN113390948A/zh
Application granted granted Critical
Publication of CN113390948B publication Critical patent/CN113390948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/62—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating the ionisation of gases, e.g. aerosols; by investigating electric discharges, e.g. emission of cathode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/36—Embedding or analogous mounting of samples

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

本发明涉及材料样品检测技术领域，尤其涉及TOF‑SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，包括以下步骤：以所述待测样品的待测面朝上的方式将所述待测样品夹入软质金属片中固定，所述待测样品的待测面与所述软质金属片的顶端齐平；夹入软质金属片中的待测样品放入基线金属块之间，所述基线金属块处于上下面平行状态，所述软质金属片的顶端与所述基线金属块的顶端齐平，然后进行TOF‑SIMS检测。本发明提供的TOF‑SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，解决了小尺寸样品在TOF‑SIMS检测难以成功的问题，有效提高了制样的准确度和精度，并且制样过程时间缩短，制样成功率高。

Description

TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备 方法
技术领域
本发明涉及材料样品检测技术领域，尤其涉及TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法。
背景技术
TOF-SIMS(Time of Flight Secondary Ion Mass Spectrometry)是通过用一次离子激发样品表面，打出极其微量的二次离子，根据二次离子因不同的质量而飞行到探测器的时间不同来测定离子质量的极高分辨率的测量技术。
TOF-SIMS分析要求样品表面平整并且处于水平位置。对于一般标准样品，比如硅晶圆，只需要裂片平放于质谱仪所附带的样品台上即可，因为样品台的平面和离子偏压(bias)电极是平行的，其自身是水平放置的。如果要测量这些样品的端面(可以非常薄)，只需要夹在两个金属块中间形成电场补偿就可以了，不需要特别制样。但小样品芯片端面深度分析需要TOF-SIMS的主束流和溅射束流同时工作，即双束需要互相准直，一般要保证较小的主离子束流(primary beam)位于较大的溅射束流(sputter beam)中心位置，这个过程叫双束流准直。如果小样品端面不在水平状态或者样品荷电补偿不够或者样品太小出现的边缘效应都会造成束流无法准直，直接造成无法得到正确的深度分析信号。
发明内容
飞行时间二次离子质谱仪的高度标定是依赖二次离子通量强度最大来判定的，本发明的发明人经分析发现，对于一般标准样品，二次离子收集面满足要求，对样品表面水平要求不是太高，例如文献(利用飞行时间-二次离子质谱研究钨材料中的氢行为与ISG玻璃腐蚀层中的元素分布，兰州大学，张建东，《兰州大学》2018年博士论文以及“一种深层杂质元素的探测方法”，专利CN105870029A，袁立军，赖朝荣，苏俊铭，2016)中提到的对大样品的飞行二次离子质谱分析方法。但是当样品较小时，比如待测面的边长在500微米及以下，尤其尺寸到100微米及以下，二次离子收集面大小严重不足，样品表面积小，所以样品稍微几度的倾斜就会导致离子束斑偏离样品的表面，这种情况是本申请要解决的问题之一。另外，本申请中指的小芯片一般是硅基或者III-V族半导体材料，非常脆(比如毫米量级或更小的激光芯片，以及微光波导芯片等)，用塑料镊子都很容易夹碎，更不用说直接夹在两个金属块中间了。不容易碎的样品，比如氧化物材料，可以用文献(“一种高纯氧化铝多晶料中痕量杂质元素的测定方法”，专利CN109239179A，肖丽梅，马冰，白永冰，王秀娟，张丽娟，2019)中提及的多晶物比如粉末靠压力或电压嵌入钽片表面，但本申请中的小芯片无法用此制样方法。另外，芯片样品的端面是由多层平行于端面的纳米级薄膜组成的，分析的目的是要精确定标出每一层膜的位置和成分，如果像文献一种高纯氧化铝多晶料中痕量杂质元素的测定方法中制样方式，颗粒只在表面但每一个多晶的取向随意，肯定就无法做芯片的多层膜标定了。
在实际实验中，当端面尺寸小于100微米，往往返工很多次都无法达到端面成水平状态的要求，而且这么小尺寸下溅射束准直以及和验证双束准直只有一次机会，没有第二次验证的地方了。所以怎样能把这种半导体小芯片样品固定并使其端面保持水平是此专利制样的关键，据我们所知在已有技术中尚未查到相关材料。
基于此，本发明提供一种TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，包括以下步骤：
以所述待测样品半导体小芯片的待测面朝上的方式将所述待测样品夹入软质金属片中固定，所述待测样品的待测面与所述软质金属片的顶端齐平；
夹入软质金属片中的待测样品放入基线金属块之间，所述基线金属块处于上下面平行状态，所述软质金属片的顶端与所述基线金属块的顶端齐平，然后对半导体小芯片的待测面进行TOF-SIMS检测；
其中，所述待测样品的待测面的宽度或长度中的至少一种不大于100微米。
本发明先将待测样品夹入软性金属(又称软质金属)片中固定，该过程利用软质金属的可塑性较强，将待测样品包裹而达到固定待测样品的目的，固定的同时使待测面(又可称测试端面)与软质金属片的上边缘齐平，再将整体固定在一个上下面平整基线的金属块侧面，使得软质金属片边缘与金属块上表面齐平，形成夹心饼的结构，这样保证了待测样品固定并使其测试端面保持水平状态，最终的制样模块放置在二次质谱仪平台，使得两金属块夹缝的走向和质谱的溅射和主离子束形成的平面平行，有效完成了TOF-SIMS深度分析待测面的成分。
基线金属块一方面保证软质金属片对准的待测端面的准直，另一方面其本身要放在二次质谱样品台，要保证上表面和质谱偏压(bias)电极之间平行，这是因为质谱偏压电极和样品台是机器矫正好的，所以基线金属块的上下表面需要平行。所用的基线金属块大约高1cm，长3cm宽0.5cm，由不锈钢材质制成。
进一步地，所述软质金属片为铟箔或锡箔。金属铟或锡质地软，便于将待测样品夹裹固定。而不同厚度的软质金属片呈现不同的可塑造能力，为了便于将待测样品固定，在不同的实施方式中，所述软质金属片的厚度为0.1-1毫米，所述软质金属片的厚度优选为0.2-0.5毫米。如在不同的实施例中，软质金属片的厚度可以为0.1毫米、0.2毫米、0.3毫米、0.4毫米、0.5毫米、0.6毫米、0.7毫米、0.8毫米、0.9毫米、1毫米等等。
为了降低软质金属片对TOF-SIMS深度分析样品的干扰，所述软质金属片的纯度不低于99.9％。如在不同的实施例中，软质金属片的纯度可以为99.9％、99.99％、99.999％、99.9999％等等。
本发明中，所述待测样品的尺寸可以为毫米或微米量级。特别是待测端面尺寸小于100微米的待测样品。
本发明中，待测样品的待测面的宽度一般不大于100微米，待测样品的待测面的长度一般不大于500微米。
如在一些实施例中，所述待测样品的待测面的宽度为20微米-100微米。在一些实施例中，所述待测样品的待测面的长度为20-400微米。
如在具体的实施例中，待测样品的待测面的宽度可以为20微米，待测样品的待测面的长度为100微米；又如在具体的实施例中，待测样品的待测面的宽度可以为40微米，待测样品的待测面的长度为200微米；又如在具体的实施例中，待测样品的待测面的宽度可以为50微米，待测样品的待测面的长度为300微米；又如在具体的实施例中，待测样品的待测面的宽度可以为20微米，待测样品的待测面的长度为200微米；又如在具体的实施例中，待测样品的待测面的宽度可以为50微米，待测样品的待测面的长度为500微米；又如在具体的实施例中，待测样品的待测面的宽度可以为100微米，待测样品的待测面的长度为400微米；又如在具体的实施例中，待测样品的待测面的宽度可以为100微米，待测样品的待测面的长度为20微米；又如在具体的实施例中，待测样品的待测面的宽度可以为100微米，待测样品的待测面的长度为50微米；等等。
本发明中的待测样品的待测面可以有保护膜，也可以没有保护膜。如，待测样品的待测面镀有保护膜，保护膜一般为溅射的一层铂金膜，厚度为1-20纳米。
为了便于调整和操作待测样品的待测面与软质金属片的边缘准直对齐，待测样品夹入软质金属片中固定的步骤在显微镜下操作；同样地，夹入软质金属片中的待测样品在夹入基线金属块以及放入二次质谱仪等操作过程中容易发生错位或者偏移，因此，最好也在显微镜下操作。
进一步地，所述待测样品夹入软质金属片中固定和/或金属块边缘对准的操作在显微镜下操作。
小芯片的待测面和软质金属片的一个边准直对齐，这种准直在显微镜下调整和操作。在夹有待测样品的软质金属片放入金属块之间时，金属块边缘对准的操作也在显微镜下操作。小芯片样品加入软质金属片主要是防止小芯片在夹入基线金属块以及放入二次质谱仪等操作过程中发生错位或者偏移。
本发明对样品进行的TOF-SIMS深度分析，主要是半导体如芯片领域，涉及半导体的失效分析与表征方法。
本发明与现有技术相比至少具有以下有益效果：
(1)本发明提供的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，通过将待测样品夹入软质金属片中固定，保证了待测样品固定并使其待测端面保持水平状态，有效解决了小尺寸样品在TOF-SIMS检测难以成功的问题。
(2)本发明提供的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，有效提高了制样的准确度和精度，并且制样过程时间缩短，制样成功率高。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了本发明提供的夹入待测样品的软质金属片夹入基线金属块的示意图片；
图2示出了本发明提供的小芯片的结构放大示意图；
图3示出了本发明提供的小样品夹入铟箔后的侧面图以及待测面与铟箔边缘准直的示意图；
图4示出了本发明提供的制样模块放入质谱样品台的走向示意图；
图5示出了本发明提供的待测面做完二次质谱深度分析后留下的圆形溅射坑图片；
图6示出了本发明提供的待测样品端面深度分析结果曲线图；
图7示出了本发明提供的对比例的待测样品端面深度分析结果曲线图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不限于下面公开的具体实施例的限制。
本发明以小尺寸样品(尺寸为微米量级)为例，将小尺寸样品夹入软质金属片中固定，主要防止样品在夹入基线金属块以及放入二次质谱仪等操作过程中发生错位或者偏移；小尺寸样品的测试截面与软质金属片边缘齐平，再将其整体固定在一个上下面平整基线的金属块侧面，使得软质金属片边缘与金属块上表面齐平。这样的制样可使小样品待测端面(a)在水平状态；(b)样品荷电补偿足够；(c)消除边缘效应。上述的样品制备方式最大程度上避免了这些可能的问题，保证了一次就成功准直质谱双束，确保质谱深度分析结果的准确性和可靠性。
具体地，本发明提供的一种TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，包括以下步骤：
以所述待测样品半导体小芯片的待测面朝上的方式将所述待测样品夹入软质金属片中固定，所述待测样品的待测面与所述软质金属片的顶端齐平；
夹入软质金属片中的待测样品放入基线金属块之间，所述基线金属块处于上下面平行状态，所述软质金属片的顶端与所述基线金属块的顶端齐平，然后对半导体小芯片的待测面进行TOF-SIMS检测；
其中，所述待测样品的待测面的宽度或长度中的至少一种不大于100微米。
上述方案中，软质金属片为铟箔或锡箔，厚度为0.1-1毫米，优选为0.2-0.5毫米，软质金属片的纯度不低于99.9％；待测样品的尺寸为微米量级，但该方法同样适用于毫米级的待测样品，如待测样品的待测面的宽度为不大于100微米，长度为不大于500微米。
具体地，本发明实施例将小尺寸样品夹入软性的铟箔中固定，使测试截面与铟箔边缘齐平，再将整体固定在一个上下面平整基线的金属块侧面，使得铟箔边缘与金属块上表面齐平。制样整体外观如图1所示。
半导体小芯片为多层膜结构，底部是基底，基底往上是由不同的膜层组成，示意图见图2所示，多层膜的最顶面即为待测面或称测试端面，TOF-SIMS对测试端面一层层的测试剥离，来达到测试不同位置的膜的目的。
其中，夹入小样品(如小芯片)的铟箔的示意图如图3所示。小芯片的待测面和铟箔的一个边准直对齐，这种准直需要在显微镜下调整和操作。需要夹入铟箔主要是防止小芯片在夹入基线金属块以及放入二次质谱仪等操作过程中发生错位或者偏移。
然后将夹入小样品的铟箔的那个边再和基线金属块的上平面对齐并固定，用同样高度的另一个金属块将铟箔夹在中间，形成一个类似夹心饼的结构(如图1所示)，该操作也在显微镜下操作。将最终的制样模块放置在二次质谱仪平台，使得两金属块夹缝的走向和质谱的溅射和主离子束形成的平面平行(如图4示所示)。
小样品芯片端面深度分析需要二次质谱仪的主束流和溅射束流同时工作，即双束需要互相准直，一般要保证较小的主束流位于较大的溅射束流中心位置，这个过程叫双束流准直。如果小样品端面不在水平状态或者样品荷电补偿不够或者样品太小出现的边缘效应都会造成束流无法准直，直接造成无法得到正确的深度分析信号。上述的样品制备方式最大程度上校准了这些可能的问题，保证了一次就成功准直质谱双束，确保质谱深度分析结果的准确性和可靠性。
图5显示一个端面宽度91微米的小芯片在深度分析后端面上形成的圆形溅射坑，非常精准的位于端面中心，稍微的偏差就会使得溅射束打不到端面，从而验证了这种制样方法的有效性及可行性。
这个例子中所使用的双束设定条件是：主束流Bi+，25KeV，1PA，25μm；溅射束流Cs+，0.5KeV，13nA，100μm。所得到的深度分析结果如图6所示。图6中，A线表示保护层，该线条是因为检测的小芯片镀有保护膜，保护膜为溅射的一层铂金膜，厚度为1-20纳米。
如果没有使用本发明提供的方法，结果就得不到如图6的深度分布及界面结构图，基本就是一条直线，如图7所示。
以下，列举具体的实施例来说明。
实施例1
试验例
一种TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，包括以下步骤：
微米级的小芯片的待测截面溅射的一层铂金膜，厚度为几纳米；
将微米级的小芯片样品夹入软性的铟箔(厚度为0.2-0.5微米)中固定，使测试截面与铟箔边缘齐平，该操作在显微镜下进行，其中，小芯片测试面的宽度为91微米，长度为约400微米；
再将其整体固定在一个上下面平整基线的金属块侧面，使得铟箔边缘与金属块上表面齐平，该操作在显微镜下进行，制样结果如图1所示；
将最终的制样模块放置在二次质谱仪平台，使得两金属块夹缝的走向和质谱的溅射和主离子束形成的平面平行；
使用的双束设定条件是：主束流Bi+，25KeV，1PA，25μm；溅射束流Cs+，0.5KeV，13nA，100μm；
小芯片在深度分析后端面上形成的圆形溅射坑(见图5)，非常精准的位于端面中心，稍微的偏差就会使得溅射束打不到端面,从而验证了这种制样方法的有效性及可行性；
得到的深度分析图如图6所示。
从图6可以看出，该方法获得的端面深度分析，不同膜层及界面都清晰的显示出来。
对比例
一种TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，包括以下步骤：
小芯片的待测截面溅射的一层铂金膜，厚度为几纳米；
将微米级的小芯片样品夹在一个上下面平整基线的金属块侧面，使得小芯片样品待测端面与金属块上表面齐平；
将得到的制样模块放置在二次质谱仪平台，使得两金属块夹缝的走向和质谱的溅射和主离子束形成的平面平行；
使用的双束设定条件是：主束流Bi+，25KeV，1PA，25μm；溅射束流Cs+，0.5KeV，13nA，100μm。
得到的深度分析图如图7所示。
从图7可以看出，该方法获得的端面深度分析，不同膜层及界面都无法清晰的显示出来。
本发明提供的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，经多次试验，还未见检测失败案例出现，有效解决了小尺寸样品在TOF-SIMS检测难以成功的问题，并且制备过程更加容易，制样过程时间缩短，制样的准确度和精度提高，为小样品的深度分析提供了良好的技术支持。
在本说明书的描述中，术语“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，其特征在于，包括以下步骤：
以待测样品半导体小芯片的待测面朝上的方式将所述待测样品夹入软质金属片中固定，所述待测样品的待测面与所述软质金属片的顶端齐平；
夹入软质金属片中的待测样品放入基线金属块之间，所述基线金属块处于上下面平行状态，所述软质金属片的顶端与所述基线金属块的顶端齐平，然后对半导体小芯片的待测面进行TOF-SIMS检测；
其中，所述待测样品的待测面的宽度或长度中的至少一种不大于100微米；所述待测样品的端面是由多层平行于端面的纳米级薄膜组成；所述软质金属片的厚度为0.1-1毫米；所述软质金属片的纯度不低于99.9％。
2.根据权利要求1所述的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，其特征在于，所述软质金属片为铟箔或锡箔。
3.根据权利要求1所述的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，其特征在于，所述软质金属片的厚度为0.2-0.5毫米。
4.根据权利要求1所述的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，其特征在于，所述半导体小芯片的材质为硅基或者III-V族半导体材料。
5.根据权利要求1所述的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，其特征在于，所述待测样品的待测面的宽度和长度均不大于500微米。
6.根据权利要求5所述的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，其特征在于，所述待测样品的待测面的宽度为20-100微米。
7.根据权利要求5所述的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，其特征在于，所述待测样品的待测面的长度为20-400微米。
8.根据权利要求1-7任一项所述的TOF-SIMS质谱深度分析半导体小芯片多层膜端面样品的制备方法，其特征在于，所述待测样品夹入软质金属片中固定和/或金属块边缘对准的操作在显微镜下操作。
CN202110662425.9A 2021-06-15 2021-06-15 Tof-sims质谱深度分析半导体小芯片多层膜端面样品的制备方法 Active CN113390948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110662425.9A CN113390948B (zh) 2021-06-15 2021-06-15 Tof-sims质谱深度分析半导体小芯片多层膜端面样品的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110662425.9A CN113390948B (zh) 2021-06-15 2021-06-15 Tof-sims质谱深度分析半导体小芯片多层膜端面样品的制备方法

Publications (2)

Publication Number Publication Date
CN113390948A CN113390948A (zh) 2021-09-14
CN113390948B true CN113390948B (zh) 2022-10-28

Family

ID=77621106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110662425.9A Active CN113390948B (zh) 2021-06-15 2021-06-15 Tof-sims质谱深度分析半导体小芯片多层膜端面样品的制备方法

Country Status (1)

Country Link
CN (1) CN113390948B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111157562A (zh) * 2020-01-17 2020-05-15 胜科纳米（苏州）有限公司 一种窄侧壁样品光电子能谱测试中消除干扰信号的方法以及样品夹具
CN111896665A (zh) * 2020-07-30 2020-11-06 宁波创润新材料有限公司 一种用于gdms检测的高纯电解锰样品的制备方法及高纯电解锰样品杂质分析方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010054433A (ja) * 2008-08-29 2010-03-11 Sharp Corp 二次イオン質量分析の固形試料保持方法
CN104913957B (zh) * 2015-05-04 2019-07-19 中国石油化工股份有限公司 Tem原位观察材料基体/钝化膜界面结构的样品制备方法
CN110542604B (zh) * 2019-10-22 2021-03-19 昆明理工大学 一种用于辉光放电质谱检测的高纯铟样品的测前处理方法
CN111257071B (zh) * 2020-01-17 2022-10-21 胜科纳米(苏州)股份有限公司 一种用于动态二次离子质谱仪的样品的制备方法及其制得的样品
CN112505081A (zh) * 2020-11-18 2021-03-16 中国科学院生态环境研究中心 一种中空纤维膜ToF-SIMS测试的制样方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111157562A (zh) * 2020-01-17 2020-05-15 胜科纳米（苏州）有限公司 一种窄侧壁样品光电子能谱测试中消除干扰信号的方法以及样品夹具
CN111896665A (zh) * 2020-07-30 2020-11-06 宁波创润新材料有限公司 一种用于gdms检测的高纯电解锰样品的制备方法及高纯电解锰样品杂质分析方法

Also Published As

Publication number Publication date
CN113390948A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
TW480640B (en) Detection of voids in semiconductor wafer processing
US7576317B1 (en) Calibration standard for a dual beam (FIB/SEM) machine
JP4520926B2 (ja) 試料解析方法
US6683304B1 (en) Method for a plan-view transmission electron microscopy sample preparation technique for via and contact characterization
CN102384866B (zh) 用于透射电子显微镜检测的样品组及其制作方法
CN113390948B (zh) Tof-sims质谱深度分析半导体小芯片多层膜端面样品的制备方法
CN111982943A (zh) 一种ebsd测试样品台及其应用
CN116735643B (zh) 样品结构界面截止点的测定方法
CN111679100A (zh) 纳米探针测试方法
CN105548861B (zh) 用于测量纳米器件低能质子单粒子翻转敏感性的试验方法
KR100694580B1 (ko) 투과 전자현미경 분석용 시편 제조방법
CN105628460B (zh) 透射电镜样品的形成方法
CN1201141C (zh) 电子显微镜定点试片的制法
CN113588372B (zh) 测量vcsel器件多层膜元素扩散的样品制备方法以及检测方法
JP2004253232A (ja) 試料固定台
JP2008170225A (ja) 試料作製方法
CN109839398B (zh) 一种用于同步辐射共聚焦荧光实验的标样制备方法
JP4052951B2 (ja) 薄膜分析法および薄膜分析装置
KR100620728B1 (ko) 투과 전자현미경 분석용 시편 제조방법
US11145556B2 (en) Method and device for inspection of semiconductor samples
US20230182248A1 (en) Four-point tilt alignment wafer chuck
KR20040031279A (ko) 투과 전자현미경 분석용 시편 제조방법
JPH11248653A (ja) 全反射螢光ｘ線分析方法及び装置
JP2956627B2 (ja) 不純物濃度分析方法
KR100655581B1 (ko) 투과 전자현미경 분석용 시편의 코팅 장치 및 이를 이용한시편 코팅 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215124 room 507, building 09, Northwest District, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou, Jiangsu

Applicant after: Shengke nano (Suzhou) Co.,Ltd.

Address before: Room 507, building 9, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province, 215123

Applicant before: SHENGKE NANO (SUZHOU) CO.,LTD.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant