CN113383411A - 用于功率半导体的气密封装 - Google Patents

用于功率半导体的气密封装 Download PDF

Info

Publication number
CN113383411A
CN113383411A CN201980091169.3A CN201980091169A CN113383411A CN 113383411 A CN113383411 A CN 113383411A CN 201980091169 A CN201980091169 A CN 201980091169A CN 113383411 A CN113383411 A CN 113383411A
Authority
CN
China
Prior art keywords
terminal
high current
substrate
package body
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980091169.3A
Other languages
English (en)
Inventor
S·沙菲扬-拉德
M·梅戴洛斯三世
D·S·多荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Corp
Original Assignee
Microsemi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi Corp filed Critical Microsemi Corp
Publication of CN113383411A publication Critical patent/CN113383411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

本发明公开了一种气密高电流电子封装，该气密高电流电子封装包括封装主体和气密地耦接到该封装主体的基板。半导体器件被热安装到该基板并且具有高电流输出。高电流输入/输出(I/O)端子通过作为整体高电流散热器端子的带端子来粘结到该半导体器件的该高电流输出。该高电流I/O端子穿过形成在该封装主体的侧壁中的孔。陶瓷密封件围绕该高电流I/O端子并且具有气密地粘结到该封装主体的该侧壁的外表面的第一表面。金属气密密封垫圈围绕该高电流I/O端子并粘结到该陶瓷密封件的第二表面，并且粘结到该高电流I/O端子的穿过该金属气密密封垫圈的一部分。

Description

用于功率半导体的气密封装
背景技术
目前，存在用于功率半导体的封装。遗憾的是，此类封装并非被设计用于高功率应用。许多现有的高功率器件相对较大和较重并且不易附接到散热器。某些应用(诸如太空程序功率部件)需要高电流容量并且必须被气密地密封。现有封装也在一定程度上易碎，从而允许部件周围的密封导致断裂，从而损害封装的气密密封件。许多现有的功率系统太重、体积太大或效率太低而不能满足未来的太空任务要求，并且一些功率系统不能在极端环境中操作。
当前太空认证的金属氧化物半导体场效应晶体管(MOSFET)、二极管和电容器仅能够在-55℃至+150℃、至多180V下操作，并且被构建成容量<10kW的通道，每个通道具有多个MOSFET晶体管。此类部件未被认证用于最小化深空科学和人类探索任务将遇到的排热散热器质量所需的高温(300℃)。
科学和人类探索任务均需要辐射硬化、极端温度部件和互连件。针对NASA任务规定的驱动能力以极端温度、辐射硬化、高电压(1,200V)部件为中心。电动推进应用需要电压公差显著增加(到>1,200V)。
因此，针对诸如涉及电动推进的NASA的深空任务的应用需要改进。当前操作温度范围(即-55℃至+150℃)太狭窄以至于需要大量的热管理，从而增加功率和推进系统的特定质量。需要高电压容量来管理高功率电动推进器的电流。深空辐射环境将使当前部件快速劣化。
适用于诸如太空的环境的半导体封装的要求之一是数百安培的高电流处理能力、满足JANS(MIL-PRF-19500)级要求的气密密封件、低电感、低阻抗、高热导率、在散热器能力方面的高灵活性(包括热传导触点的多个点)、用于太空应用(高海拔和接近完美的真空环境)的高隔离电压能力、相对于标准商业铜基封装的轻质、满足JANS太空级HiRel筛选和长期可靠性测试的能力、在高辐射/恶劣环境中支持电子器件的能力、用于承受发射载具中经历的恶劣条件的物理耐用性，以及用于容纳不同电子技术器件(诸如硅、碳化硅和氮化镓)的可扩展性和尺寸灵活性，但不限于此。
图1示出了在典型JANS太空级封装中使用的具有气密密封件的当前高功率半导体封装的顶部剖视图。图2是通过线2-2截取的图1的现有技术半导体封装的一部分的放大侧剖视图，并且图3是图2的现有技术半导体封装的一部分的放大侧剖视图，示出了典型的气密密封失效模式。图1至图3所示的设计类型受到高电流引脚的尺寸(通常为0.060"最大直径)和引脚材料(通常为铜芯
Figure BDA0003193972220000021
，其在电学上的电阻率比铜高约10-15倍)的限制。
图1的横截面所示的封装主体10由诸如Kovar、合金42、合金46、或合金52的材料形成。金属化衬底12热粘结和机械粘结到基板14的内表面，该基板由诸如铜钨合金、钼、Cu/Mo/Cu复合材料、或AlSiC的材料形成并钎焊到封装主体10。半导体管芯16热粘结到金属化衬底12的内表面。在图1至图3所示的功率MOSFET的情况下，半导体管芯16在半导体管芯16的底侧上具有其漏极连接，该半导体管芯电连接到金属化衬底12。粘结线18连接在管芯16上的粘结焊盘20与高电流I/O漏极端子22之间。MOSFET的源极在粘结焊盘24处连接到粘结线26的第一端部，并且粘结线26的第二端部连接到高电流I/O源极端子28。在管芯16上的粘结焊盘30处的MOSFET的栅极连接到粘结线32的第一端部，并且粘结线32的第二端部连接到I/O栅极端子34。
高电流I/O端子22和28以及栅极端子34中的每一者通过在封装主体10中的孔中形成的陶瓷气密密封件36与封装主体10的外部连通。其中设置有高电流I/O源极端子28的孔在图2中由附图标号38标识。盖40接缝焊接到封装主体10以气密地密封该封装主体。
图1和图2所描绘的设计为刚性设计，并且陶瓷气密密封件36在高应力和/或高温循环条件以及太空应用中通常经历的其他苛刻环境期间易受开裂影响。通过典型陶瓷开裂模式的气密性损失是由热膨胀系数(CTE)与封装侧壁的失配引起的。可施加在封装主体的侧壁10与高电流漏极和源极I/O端子22和28以及I/O栅极端子34之间的机械应力(由箭头42描绘)容易转移到陶瓷密封材料36，从而致使其破裂，进而导致如图3所描绘的气密性失效，该图为图2的现有技术半导体封装的放大侧剖视图，示出了典型的气密密封失效模式。
发明内容
根据本发明，半导体封装具有薄型、低质量，并且被设计成容纳高功率半导体器件。根据本发明的一个方面，半导体封装具有供应200A的能力。
半导体封装具有多级冷却点，该多级冷却点包括封闭的半导体器件的内部端子以及封装基部。当在太空中采用该器件时，本发明的这个方面是特别有用的，因为所有的冷却都是通过传导完成的。
根据本发明的一个方面，在封装主体中形成气密电子封装。基板气密地耦接到封装主体的第一端部。盖在与第一端部相对的第二端部处接缝焊接到封装主体上以与封装主体形成气密密封。衬底热耦接到基板并且具有多个金属化区域。半导体器件被电安装到衬底并且具有第一高电流输入/输出端子和第二高电流端子。第一高电流端子电粘结到衬底上的第一金属化区域，并且第二高电流端子通过多个粘结线电粘结到衬底上的第二金属化区域。第一高电流输入/输出(I/O)端子穿过形成在封装主体的侧壁中的孔，并且通过作为整体高电流散热器端子的第一带端子电粘结到衬底上的第一金属化区域。第二高电流输入/输出(I/O)端子穿过形成在封装主体的侧壁中的孔，并且通过作为整体高电流散热器端子的第一带端子电粘结到衬底上的第二金属化区域。第一高电流I/O端子和第二高电流I/O端子中的每一者由具有第一表面和第二表面的陶瓷密封件围绕，该第一表面气密地粘结到封装主体的侧壁的外表面，由金属气密密封垫圈围绕，该金属气密密封垫圈气密地粘结到每个陶瓷密封件的第二表面并且气密地粘结到其围绕的高电流I/O端子。
根据本发明的一个方面，封装主体由Kovar、合金42、合金46和合金52中的一者形成。
根据本发明的一个方面，陶瓷密封件由氧化铝和氮化硅中的一者形成。
根据本发明的一个方面，使用CuAg钎焊件将陶瓷密封件钎焊到封装侧壁。
根据本发明的一个方面，高电流I/O端子由铜、铜锆和铍铜(BeCu)中的一者形成。
根据本发明的一个方面，高电流I/O端子用作整体散热器端子。
根据本发明的一个方面，金属气密密封垫圈由Kovar、合金42、合金46和合金52中的一者形成。
根据本发明的一个方面，使用CuAg钎焊件将金属气密密封垫圈气密地粘结到陶瓷密封件的第二表面以及高电流I/O端子和栅极I/O端子的一部分。
根据本发明的一个方面，在封装主体中形成气密电子封装。基板气密地耦接到封装主体的第一端部。盖接缝焊接到封装主体上以与封装主体形成气密密封。具有第一金属化区域、第二金属化区域和第三金属化区域的衬底热耦接到基板。MOSFET半导体器件具有漏极、源极和栅极，该漏极电安装和热安装到衬底上的第一金属化区域，该源极通过多个粘结线电粘结到衬底上的第二金属化区域，并且该栅极通过至少一个粘结线粘结到衬底上的第三金属化区域。高电流输入/输出(I/O)端子通过作为整体高电流散热器端子的第一带端子电粘结到衬底上的第一金属化区域，并且穿过形成在封装主体的侧壁中的第一孔。源极高电流I/O端子通过作为整体高电流散热器端子的第二带端子电粘结到衬底上的第二金属化区域，源极高电流I/O端子穿过形成在封装主体的侧壁中的第二孔。栅极I/O端子通过栅极粘结线电粘结到衬底上的第三金属化区域。第一高电流I/O端子和第二高电流I/O端子以及栅极I/O端子中的每一者由具有第一表面和第二表面的陶瓷密封件围绕，该第一表面气密地粘结到封装主体的侧壁的外表面，并且由金属气密密封垫圈围绕，该金属气密密封垫圈气密地粘结到每个陶瓷密封件的第二表面并且气密地粘结到其围绕的高电流I/O端子。
根据本发明的一个方面，制造气密电子封装的方法包括：提供封装主体；将封装基板气密地耦接到该封装主体；将衬底热耦接到该基板，该衬底具有第一、第二、第三金属化区域；将半导体器件热安装到该衬底，该半导体器件具有电粘结到该衬底的该第一金属化区域的至少一个高电流输出；通过作为整体高电流散热器端子的带端子将至少一个高电流输入/输出(I/O)端子粘结到该衬底的该第一金属化区域，该至少一个高电流I/O端子穿过形成在该封装主体的侧壁中的孔；将围绕该至少一个高电流I/O端子的陶瓷密封件气密地粘结到该封装主体的该侧壁的外表面；将围绕该至少一个高电流I/O端子的金属气密密封垫圈气密地粘结到该陶瓷密封件并且粘结到该至少一个高电流I/O端子的穿过该金属气密密封垫圈的一部分；以及在与该第一端部相对的第二端部处将盖接缝焊接到该封装主体上以与该封装主体形成气密密封。
根据本发明的一个方面，将围绕该至少一个高电流I/O端子的该陶瓷密封件气密地粘结到该封装主体的该侧壁的该外表面包括将该陶瓷密封件的内表面钎焊到该封装主体的该侧壁的该外表面。
根据本发明的一个方面，将围绕该至少一个高电流I/O端子的该金属气密密封垫圈气密地粘结到该陶瓷密封件的外表面并且粘结到该至少一个高电流I/O端子的穿过该金属气密密封垫圈的该部分包括将该金属气密密封垫圈钎焊到该陶瓷密封件的外表面并且钎焊到该至少一个高电流I/O端子的穿过该金属气密密封垫圈的该部分。半导体器件被热安装到该基板并且具有高电流输出。高电流输入/输出(I/O)端子通过作为整体高电流散热器端子的导热带来粘结到该半导体器件的该高电流输出。该高电流I/O端子穿过形成在该封装主体的侧壁中的孔。陶瓷密封件围绕该高电流I/O端子并且具有气密地粘结到该封装主体的该侧壁的外表面的第一表面。金属气密密封垫圈围绕该高电流I/O端子并粘结到该陶瓷密封件的第二表面，并且粘结到该高电流I/O端子的穿过该金属气密密封垫圈的一部分。
根据本发明的一个方面，气密电子封装还包括接缝焊接到封装主体上以气密地密封它的盖。
根据本发明的一个方面，封装主体由Kovar、合金42、合金46和合金52中的一者形成。
根据本发明的一个方面，陶瓷密封件由氧化铝和氮化硅中的一者形成。
根据本发明的一个方面，使用CuAg钎焊件将陶瓷密封件钎焊到封装侧壁。
根据本发明的一个方面，高电流I/O端子由铜、铜锆和铍铜(BeCu)中的一者形成。
根据本发明的一个方面，高电流I/O端子用作整体散热器端子。
根据本发明的一个方面，金属气密密封垫圈由Kovar、合金42、合金46和合金52中的一者形成。
根据本发明的一个方面，使用CuAg钎焊件将金属气密密封垫圈气密地粘结到陶瓷密封件的第二表面以及该至少一个高电流I/O端子的穿过该金属气密密封垫圈的一部分。
附图说明
下面将参考实施方案和附图更详细地解释本发明，附图中示出：
图1是代表性现有技术半导体封装的顶部剖视图；
图2是通过图1的线2-2截取的图1的现有技术半导体封装的一部分的放大侧剖视图；
图3是图2的现有技术半导体封装的放大侧剖视图，示出了典型的气密密封失效模式；
图4是根据本发明的代表性半导体封装的顶部剖视图；
图5是通过图4的线5-5截取的图4的半导体封装的一部分的放大侧剖视图；
图6是示出根据本发明的一个方面的用于制造本发明的半导体封装的方法的流程图；并且
图7是示出用于将气密密封件钎焊到封装主体的外壁和I/O端子的示意性方法的流程图。
具体实施方式
本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
参见图4和图5，顶部剖视图示出了根据本发明的代表性半导体封装50，并且放大侧剖视图示出了通过图4的线5-5截取的图4的半导体封装的一部分。图4和图5的半导体封装50包括图1和图2所描绘的现有技术半导体封装的相同元件中的一些元件。这些元件将在图4和图5中使用用于标识图1和图2中的对应元件的相同附图标号来标识。
图4和图5的半导体封装50包括图4中的横截面所示的封装主体10，该封装主体由诸如Kovar、合金42、合金46、或合金52的材料形成。金属化衬底12通过将其预成型焊接到基板14的内表面来进行热粘结和机械粘结，该基板由诸如铜钨合金、钼、Cu/Mo/Cu复合材料、或AlSiC的材料形成，并且基板14被钎焊到封装主体10以将其气密地粘结和密封到基板。在图4和图5所示的功率MOSFET的情况下，半导体管芯16在管芯的底侧上具有其漏极连接，该管芯通过将其预成型焊接到金属化衬底12来电连接到金属化衬底12。在本发明的一个示意性非限制性实施方案中，可采用95Pb/5In焊料。
在形成在半导体管芯16上的MOSFET器件要被放置在封装12中的情况下，金属化衬底12上的金属化形成为三个导电区域52、54和56，这些导电区域分别用作形成在半导体管芯16上的MOSFET器件的源极端子、漏极端子和栅极端子的连接位置。MOSFET器件的漏极电连接到半导体管芯16的底侧，该底侧粘结到金属化衬底12的导电区域54以提供半导体管芯16与金属化衬底12之间的电连接和热连接两者。MOSFET器件的源极电连接到半导体管芯16的顶侧并且通过多个粘结线(由椭圆形虚线58指示)电连接到金属化衬底12的导电区域52，该多个粘结线缝合在金属化衬底12的导电区域52与半导体管芯16的顶侧上的源极连接点之间，以便提供形成在半导体管芯16上的高功率MOSFET器件所需的载流容量。
MOSFET器件的栅极是如本领域中已知的几何分布的栅极，并且被示为通过粘结线(由椭圆形虚线60指示)连接到金属化衬底12的导电区域56。
来自金属化衬底12的导电区域52和54的源极连接和漏极连接分别通过带端子导体62和64连接到高电流I/O端子22和28。带端子导体62和64还用作热导体，该热导体提供整体高电流散热器端子以帮助将热量从高功率MOSFET器件传递到封装50的外部并且可由诸如铜、或铜锆和铍铜(BeCu)的材料形成。
金属化衬底12的导电区域56通过粘结线68连接到栅极I/O端子66。Kelvin感测线70连接到Kelvin电流感测I/O端子72。
高电流I/O端子22和28以及栅极和Kelvin电流感测I/O端子66和72中的每一者通过粘结到封装主体10的外壁的气密密封件74与封装主体50的外部连通。其中设置有高电流I/O端子22的孔在图4和图5中由附图标号38a标识。其中设置有高电流I/O端子28的孔在图4中由附图标号38b标识。其中设置有栅极和Kelvin电流感测I/O端子66和72的孔在图4中分别由附图标号38c和38d标识。图5所示的盖40被接缝焊接到封装主体10上以将其粘结和气密地密封到封装主体10。
高电流I/O端子22和28以及栅极和Kelvin电流感测I/O端子66和72穿过的气密密封件74被设计成使I/O端子和内部端子的高热膨胀系数(CTE)与封装主体10的CTE匹配，并且是多部分结构。形成端子22、28、66和72穿过的气密密封件74的一部分的陶瓷密封件76由诸如氧化铝或氮化硅的材料形成，并且陶瓷密封件76的第一表面各自通过以诸如CuAg的材料的高温钎焊件78的形式的气密密封接头附接到封装主体10的外壁。由诸如Kovar、合金60、合金46或合金52的材料形成的金属气密密封垫圈80通过以诸如CuAg的材料的高温钎焊件的形式的气密密封接头82附接到陶瓷密封件76的第二表面并且附接到穿过其的I/O端子。由于I/O端子66和72的较小直径，因此在较小I/O端子66和72中在陶瓷密封件76与封装主体10的外壁之间的高温钎焊件78中出现最大热应力。
在本发明的一个实例中，其中高电流I/O端子22和28形成为0.125"的直径，陶瓷密封件76可具有约0.380"的直径和约0.050"的厚度，高温钎焊接头78的厚度可为约0.010"，并且金属气密密封垫圈80可具有约0.250"的直径和约0.020"的厚度。在本发明的一个实例中，其中信号I/O端子22和28形成为0.040"的直径，陶瓷密封件76可具有约0.200"的直径和约0.050"的厚度，高温钎焊接头78的厚度可为约0.010"，并且金属气密密封垫圈80可具有约0.150"的直径和约021"的厚度。
现在参见图6，流程图示出了根据本发明的一个方面的用于制造本发明的半导体封装的示意性方法90。该方法在附图标号92处开始。
在附图标号94处，将基板钎焊到封装主体。在附图标号96处，将各种I/O端子定位在封装主体的壁中的其相应孔中。在附图标号98处，将气密密封件钎焊到封装主体的外壁并且钎焊到I/O端子。所有上述过程均可在封装制造设施处执行。
在附图标号100处，通过诸如预成型焊接的过程将金属化衬底粘结到封装基板。在附图标号102处，通过诸如预成型焊接的过程将半导体管芯粘结到金属化衬底。
在附图标号104处，将顶部粘结线粘结到半导体管芯的顶表面上的连接焊盘并且粘结到金属化衬底的相应区域。在附图标号106处，将I/O端子粘结到金属化衬底。在附图标号108处，将盖接缝焊接到封装主体以气密地密封封装。该方法在附图标号110处结束。
现在参见图7，流程图示出了用于执行图6的附图标号98处所示的过程的示意性方法120。该方法在附图标号122处开始。在附图标号124处，将陶瓷密封件定位在I/O端子周围。在附图标号126处，将陶瓷密封件钎焊到封装主体的外壁。在附图标号128处，将金属气密密封垫圈定位在陶瓷密封件上方和I/O端子周围。在附图标号130处，将金属气密密封垫圈钎焊到I/O端子和陶瓷密封件。该方法在附图标号132处结束。
虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。

Claims (16)

1.一种气密电子封装，包括：
封装主体；
封装基板，所述封装基板气密地耦接到所述封装主体的第一端部；
盖，所述盖在与所述第一端部相对的第二端部处接缝焊接到所述封装主体上以与所述封装主体形成气密密封；
衬底，所述衬底热耦接到所述基板，所述衬底具有多个金属化区域；
半导体器件，所述半导体器件电安装到所述衬底，所述半导体器件具有第一高电流端子和第二高电流端子，所述第一高电流端子电粘结到所述衬底上的第一金属化区域，所述第二高电流端子通过多个粘结线电粘结到所述衬底上的第二金属化区域；
第一高电流I/O端子，所述第一高电流I/O端子通过作为整体高电流散热器端子的第一带端子电粘结到所述衬底上的所述第一金属化区域，所述第一高电流I/O端子穿过形成在所述封装主体的侧壁中的第一孔；
第二高电流I/O端子，所述第二高电流I/O端子通过作为整体高电流散热器端子的第二带端子电粘结到所述衬底上的所述第二金属化区域，所述第二高电流I/O端子穿过形成在所述封装主体的侧壁中的第二孔；
所述第一高电流I/O端子和所述第二高电流I/O端子中的每一者由具有第一表面和第二表面的相应陶瓷密封件围绕，所述第一表面气密地粘结到所述封装主体的所述侧壁的外表面，所述第二表面气密地粘结到相应气密密封垫圈以及其围绕的所述高电流I/O端子。
2.根据权利要求1所述的气密电子封装，其中所述陶瓷密封件由氧化铝和氮化硅中的一者形成。
3.根据权利要求1所述的气密电子封装，其中使用CuAg钎焊件将所述陶瓷密封件钎焊到所述封装侧壁。
4.根据权利要求1所述的气密电子封装，其中所述高电流I/O端子由铜、铜锆和铍铜(BeCu)中的一者形成。
5.根据权利要求1所述的气密电子封装，其中所述高电流I/O端子用作整体散热器端子。
6.根据权利要求1所述的气密电子封装，其中所述金属气密密封垫圈由Kovar、合金42、合金46和合金52中的一者形成。
7.根据权利要求1所述的气密电子封装，其中使用CuAg钎焊件将所述金属气密密封垫圈各自气密地粘结到所述相应陶瓷密封件的第二表面以及其围绕的所述高电流I/O端子的一部分。
8.一种气密电子封装，包括：
封装主体；
封装基板，所述封装基板气密地耦接到所述封装主体的第一端部；
盖，所述盖在与所述第一端部相对的第二端部处接缝焊接到所述封装主体上以与所述封装主体形成气密密封；
衬底，所述衬底热耦接到所述基板，所述衬底具有第一金属化区域、第二金属化区域和第三金属化区域；
MOSFET半导体器件，所述MOSFET半导体器件具有漏极、源极和栅极，所述漏极电安装和热安装到所述衬底上的所述第一金属化区域，所述源极通过多个粘结线电粘结到所述衬底上的所述第二金属化区域，并且所述栅极通过至少一个粘结线粘结到所述衬底上的所述第三金属化区域；
漏极高电流输入/输出(I/O)端子，所述漏极高电流I/O端子通过作为整体高电流散热器端子的第一带端子电粘结到所述衬底上的所述第一金属化区域，所述漏极高电流I/O端子穿过形成在所述封装主体的侧壁中的孔；
源极高电流I/O端子，所述源极高电流I/O端子通过作为整体高电流散热器端子的第二带端子电粘结到所述衬底上的所述第二金属化区域，所述源极高电流I/O端子穿过形成在所述封装主体的侧壁中的孔；
栅极I/O端子，所述栅极I/O端子通过栅极粘结线电粘结到所述衬底上的所述第三金属化区域；
所述漏极高电流I/O端子和所述源极高电流I/O端子以及所述栅极I/O端子中的每一者由具有第一表面和第二表面的陶瓷密封件围绕，所述第一表面气密地粘结到所述封装主体的所述侧壁的外表面，并且由金属气密密封垫圈围绕，所述金属气密密封垫圈气密地粘结到每个陶瓷密封件的所述第二表面并且气密地粘结到其围绕的所述漏极高电流I/O端子、所述源极高电流I/O端子和所述栅极I/O端子中的一者。
9.根据权利要求1或权利要求8所述的气密电子封装，其中所述封装主体由Kovar、合金42、合金46和合金52中的一者形成。
10.根据权利要求8所述的气密电子封装，其中所述陶瓷密封件由氧化铝和氮化硅中的一者形成，并且使用CuAg钎焊件将所述陶瓷密封件钎焊到所述封装侧壁。
11.根据权利要求8所述的气密电子封装，其中所述高电流I/O端子由铜、铜锆和铍铜(BeCu)中的一者形成。
12.根据权利要求8所述的气密电子封装，其中所述金属气密密封垫圈由Kovar、合金42、合金46和合金52中的一者形成。
13.根据权利要求8所述的气密电子封装，其中使用CuAg钎焊件将所述金属气密密封垫圈各自气密地粘结到所述相应陶瓷密封件的所述第二表面并且粘结到相应的所述漏极高电流I/O端子、所述源极高电流I/O端子和所述栅极I/O端子的一部分。
14.一种制造气密电子封装的方法，包括：
提供封装主体；
将封装基板气密地耦接到所述封装主体；
将衬底热耦接到所述基板，所述衬底具有多个金属化区域；
将半导体器件热安装到所述衬底，所述半导体器件具有电粘结到所述衬底的第一金属化区域的至少一个高电流输出；
通过作为整体高电流散热器端子的带端子将至少一个高电流输入/输出(I/O)端子粘结到所述衬底的所述第一金属化区域，所述至少一个高电流I/O端子穿过形成在所述封装主体的侧壁中的相应孔；
将围绕所述至少一个高电流I/O端子的陶瓷密封件气密地粘结到所述封装主体的所述侧壁的外表面；
将围绕所述至少一个高电流I/O端子的金属气密密封垫圈气密地粘结到所述陶瓷密封件并且粘结到所述至少一个高电流I/O端子的穿过所述金属气密密封垫圈的一部分；以及
在与所述第一端部相对的第二端部处将盖接缝焊接到所述封装主体上以与所述封装主体形成气密密封。
15.根据权利要求14所述的方法，其中将围绕所述至少一个高电流I/O端子的所述陶瓷密封件气密地粘结到所述封装主体的所述侧壁的所述外表面包括将所述陶瓷密封件的第一表面钎焊到所述封装主体的所述侧壁的所述外表面。
16.根据权利要求14所述的方法，其中将围绕所述至少一个高电流I/O端子的所述金属气密密封垫圈气密地粘结到所述陶瓷密封件并且粘结到所述至少一个高电流I/O端子的穿过所述金属气密密封垫圈的所述部分包括将所述金属气密密封垫圈钎焊到所述陶瓷密封件的第二表面并且钎焊到所述至少一个高电流I/O端子的穿过所述金属气密密封垫圈的所述部分。
CN201980091169.3A 2019-02-15 2019-07-23 用于功率半导体的气密封装 Pending CN113383411A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962806573P 2019-02-15 2019-02-15
US62/806,573 2019-02-15
US16/374,704 US10903128B2 (en) 2019-02-15 2019-04-03 Hermetic package for power semiconductor
US16/374,704 2019-04-03
PCT/US2019/043035 WO2020167336A1 (en) 2019-02-15 2019-07-23 Hermetic package for power semiconductor

Publications (1)

Publication Number Publication Date
CN113383411A true CN113383411A (zh) 2021-09-10

Family

ID=72042259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980091169.3A Pending CN113383411A (zh) 2019-02-15 2019-07-23 用于功率半导体的气密封装

Country Status (4)

Country Link
US (2) US10903128B2 (zh)
CN (1) CN113383411A (zh)
DE (1) DE112019006885T5 (zh)
WO (1) WO2020167336A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7187992B2 (ja) * 2018-11-06 2022-12-13 富士電機株式会社 半導体モジュールおよび車両

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374786A (en) * 1992-12-15 1994-12-20 Texas Instruments Incorporated Ceramic wall hybrid package with washer and solid metal through wall leads
US20030068907A1 (en) * 2001-10-09 2003-04-10 Caesar Morte Hermetically sealed package
US20110272796A1 (en) * 2004-05-28 2011-11-10 Eaton Mark F Nano-structured Gasket for Cold Weld Hermetic MEMS Package and Method of Manufacture
US20150189775A1 (en) * 2012-11-29 2015-07-02 Kyocera Corporation Electronic component housing container and electronic device
CN108172633A (zh) * 2018-02-22 2018-06-15 河北中瓷电子科技有限公司 一种半导体器件的封装结构
US20190008062A1 (en) * 2017-06-29 2019-01-03 Rosemount Inc. Modular hybrid circuit packaging
JP2019016784A (ja) * 2017-07-10 2019-01-31 日本特殊陶業株式会社 発光素子搭載用パッケージ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506108A (en) 1983-04-01 1985-03-19 Sperry Corporation Copper body power hybrid package and method of manufacture
US5023624A (en) * 1988-10-26 1991-06-11 Harris Corporation Microwave chip carrier package having cover-mounted antenna element
US5148264A (en) 1990-05-02 1992-09-15 Harris Semiconductor Patents, Inc. High current hermetic package
US5247134A (en) 1990-11-13 1993-09-21 Frenchtown Ceramics, Co. Heat-resistant hermetic packages for electronic components
US5365108A (en) * 1992-11-19 1994-11-15 Sundstrand Corporation Metal matrix composite semiconductor power switch assembly
JP3545866B2 (ja) * 1996-01-31 2004-07-21 京セラ株式会社 ウェハ保持装置
US6221513B1 (en) * 1998-05-12 2001-04-24 Pacific Coast Technologies, Inc. Methods for hermetically sealing ceramic to metallic surfaces and assemblies incorporating such seals
US7019394B2 (en) 2003-09-30 2006-03-28 Intel Corporation Circuit package and method of plating the same
US7453708B2 (en) 2003-11-07 2008-11-18 International Rectifier Corporation High reliability module
JP5106528B2 (ja) * 2007-05-29 2012-12-26 京セラ株式会社 電子部品収納用パッケージ、及び電子装置
WO2014046058A1 (ja) * 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
JP6331804B2 (ja) * 2014-07-16 2018-05-30 セイコーエプソン株式会社 パッケージベース、パッケージ、電子デバイス、電子機器及び移動体
US9559026B2 (en) * 2015-02-26 2017-01-31 Infineon Technologies Americas Corp. Semiconductor package having a multi-layered base

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374786A (en) * 1992-12-15 1994-12-20 Texas Instruments Incorporated Ceramic wall hybrid package with washer and solid metal through wall leads
US20030068907A1 (en) * 2001-10-09 2003-04-10 Caesar Morte Hermetically sealed package
US20110272796A1 (en) * 2004-05-28 2011-11-10 Eaton Mark F Nano-structured Gasket for Cold Weld Hermetic MEMS Package and Method of Manufacture
US20150189775A1 (en) * 2012-11-29 2015-07-02 Kyocera Corporation Electronic component housing container and electronic device
US20190008062A1 (en) * 2017-06-29 2019-01-03 Rosemount Inc. Modular hybrid circuit packaging
JP2019016784A (ja) * 2017-07-10 2019-01-31 日本特殊陶業株式会社 発光素子搭載用パッケージ
CN108172633A (zh) * 2018-02-22 2018-06-15 河北中瓷电子科技有限公司 一种半导体器件的封装结构

Also Published As

Publication number Publication date
US10903128B2 (en) 2021-01-26
WO2020167336A1 (en) 2020-08-20
US20210159130A1 (en) 2021-05-27
US11721600B2 (en) 2023-08-08
US20200266118A1 (en) 2020-08-20
DE112019006885T5 (de) 2021-12-16

Similar Documents

Publication Publication Date Title
US6731002B2 (en) High frequency power device with a plastic molded package and direct bonded substrate
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8476756B2 (en) Semiconductor device and heat sink with 3-dimensional thermal conductivity
EP0488641A1 (en) Package for a semiconductor element or semiconductor elements
CN108735692B (zh) 半导体装置
JP2007251076A (ja) パワー半導体モジュール
CN111403376B (zh) 一种集成热电制冷器的气密封装结构及其制备方法
JP5858637B2 (ja) 半導体パッケージ
US5942796A (en) Package structure for high-power surface-mounted electronic devices
US5760473A (en) Semiconductor package having a eutectic bonding layer
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
US11721600B2 (en) Method for forming hermetic package for a power semiconductor
EP0517967B1 (en) High current hermetic package
US5923083A (en) Packaging technology for Schottky die
JP2021082714A (ja) 半導体装置
US6982482B2 (en) Packaging of solid state devices
US20230360990A1 (en) Low-profile sealed surface-mount package
JPS63173348A (ja) 半導体装置
CN118302850A (zh) 薄型密封的表面安装包装件
US11996348B2 (en) Semiconductor module assembly having a cooling body and at least one semiconductor module
JP2005285872A (ja) 半導体素子収納用パッケージおよび半導体装置
JPS6334962A (ja) パツケ−ジ構造体
JP2007294569A (ja) 高放熱型電子部品収納用パッケージ
CN116435271A (zh) 树脂密封型半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination