CN111403376B - 一种集成热电制冷器的气密封装结构及其制备方法 - Google Patents

一种集成热电制冷器的气密封装结构及其制备方法 Download PDF

Info

Publication number
CN111403376B
CN111403376B CN202010225487.9A CN202010225487A CN111403376B CN 111403376 B CN111403376 B CN 111403376B CN 202010225487 A CN202010225487 A CN 202010225487A CN 111403376 B CN111403376 B CN 111403376B
Authority
CN
China
Prior art keywords
tec
dimensional
ceramic substrate
substrate
thermoelectric refrigerator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010225487.9A
Other languages
English (en)
Other versions
CN111403376A (zh
Inventor
陈明祥
刘佳欣
黎双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202010225487.9A priority Critical patent/CN111403376B/zh
Publication of CN111403376A publication Critical patent/CN111403376A/zh
Application granted granted Critical
Publication of CN111403376B publication Critical patent/CN111403376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Devices That Are Associated With Refrigeration Equipment (AREA)

Abstract

本发明属于微电子封装相关技术领域，其公开了一种集成热电制冷器的气密封装结构及其制备方法，气密封装结构包括封装盖板、芯片、热电制冷器及三维陶瓷基板，三维陶瓷基板形成有腔体，芯片设置在腔体内，封装盖板与三维陶瓷基板气密连接，以将芯片封装在腔体内；三维陶瓷基板与热电制冷器相连接，两者共用一个陶瓷基片，由此散热制冷器与三维陶瓷基板相结合而组成气密封装结构。本发明提出使用三维DPC陶瓷基板，利用其腔体结构及垂直互连特性，实现腔体内外电互连；将三维DPC陶瓷基板作为TEC的一块陶瓷基片，即热电制冷器与三维陶瓷基板共用陶瓷基片，减少一层陶瓷基片和一层焊接界面，提高器件散热能力，可降低热阻，提高封装集成度。

Description

一种集成热电制冷器的气密封装结构及其制备方法
技术领域
本发明属于微电子封装相关技术领域，更具体地，涉及一种集成热电制冷器的气密封装结构及其制备方法。
背景技术
随着技术发展和应用需要的不断延伸，以SiC、GaN为代表的第三代半导体材料凭其禁带宽度大、临界击穿电压高、载流子饱和速率大等特点，在航空航天、武器装备、汽车电子等领域具有重要应用价值。芯片封装也逐渐趋于小型化、高集成、高可靠、高功率密度等优异的电气机械性能。由于这些领域的电子器件长期处于高温高湿、大温变等恶劣环境，对高温电子器件封装的散热性及使用稳定性等提出了更为严苛的要求。
微电子器件芯片对空气、湿气、灰尘等非常敏感，必须将其封装在密封腔体中，实现了气密封装。因此，需制备含腔体(围坝)结构的三维基板，以满足封装应用需求。目前气密封装常用低温共烧陶瓷基板(LTCC)，其集成度高，可适应高温、高湿及大电流应用要求。但由于LTCC基板采用丝网印刷技术制作金属线路，降低了图形精度(>100μm)，难以实现小型化，阻碍了其技术应用。
同时，光电器件(LED、LD)和电力电子(IGBT)等功率器件封装都需要散热，以提高器件性能与可靠性。有时甚至需要采用热电制冷器(TEC)进行降温。目前技术方案是将TEC焊接在LTCC基板腔体内部，其冷端与芯片键合进行降温，热端与陶瓷基座接触实现散热，由于焊接材料与工艺限制，散热效果较差。若将TEC焊接在LTCC基板腔体外部，即陶瓷基板下端，芯片产生的热需通过LTCC基板才能传导至TEC，更多的界面导致TEC散热效果降低。因此，无论TEC焊接在LTCC基板腔体内部或外部，都会增加界面热阻，影响器件整体散热能力。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种集成热电制冷器的气密封装结构及其制备方法，其解决了器件散热和气密性问题；具体而言，本发明提出使用三维DPC陶瓷基板，利用其具有的腔体结构及垂直互连特性，实现腔体内外电互连；将三维DPC陶瓷基板作为TEC的一块陶瓷基片，即热电制冷器与三维陶瓷基板共用陶瓷基片，减少一层陶瓷基片和一层焊接界面，提高了器件散热能力，可降低热阻，提高封装集成度。
为实现上述目的，按照本发明的一个方面，提供了一种集成热电制冷器的气密封装结构，所述气密封装结构包括封装盖板、芯片、热电制冷器及三维陶瓷基板，所述三维陶瓷基板形成有腔体，所述芯片设置在所述腔体内，所述封装盖板与所述三维陶瓷基板气密连接，以将所述芯片封装在所述腔体内；
所述三维陶瓷基板与所述热电制冷器相连接，两者共用一个陶瓷基片，由此散热制冷器与所述三维陶瓷基板相结合而组成气密封装结构。
进一步地，所述热电制冷器及所述三维陶瓷基板共用的陶瓷基片为TEC上基板；所述TEC上基板与所述芯片直接键合。
进一步地，所述热电制冷器包括TEC图形层、PN型制冷元件及TEC下基板，所述TEC上基板相背的两个表面分别形成有第一电路层及所述TEC图形层，所述TEC下基板朝向所述TEC上基板的表面上也形成有所述TEC图形层；多个所述PN型制冷元件间隔设置在两个所述TEC图形层之间，所述PN型制冷元件与所述TEC图形层相连接。
进一步地，所述TEC上基板作为所述三维陶瓷基板的底座，其远离所述热电制冷器的表面上设置有贴片区，且其边缘形成有三维围坝，所述三维围坝远离所述热电制冷器的表面上形成有第二金属层，所述封装盖板朝向所述三维陶瓷基板的表面外边缘设置有第一金属层，所述第一金属层及所述第二金属层通过局部加热工艺焊接在一起，使得所述封装盖板与所述三维围坝固定连接；所述芯片位于所述贴片区，其与所述第一电路层键合。
进一步地，所述TEC上基板及所述TEC下基板均采用氮化铝DPC陶瓷基板，其热膨胀系数为4.4×10-6/℃，厚度分别为0.4mm和0.6mm。
进一步地，所述热电制冷器及所述三维陶瓷基板共用的陶瓷基片为TEC下基板；所述热电制冷器还包括TEC上基板、两个TEC图形层及多个PN型制冷元件，所述TEC上基板与所述TEC下基板间隔设置，两个所述TEC图形层分别设置在所述TEC上基板与所述TEC下基板相对的表面上，多个所述PN型制冷元件间隔设置在两个所述TEC图形层之间，且所述PN型制冷元件与所述TEC图形层相连接。
进一步地，所述TEC上基板远离所述PN型制冷元件的表面上设置有第二电路层，所述第二电路层与所述芯片直接键合。
进一步地，所述三维陶瓷基板包括第三电路层、三维围坝及第二金属层，所述TEC下基板的边缘设置有所述三维围坝，所述三维围坝远离所述TEC下基板的表面上设置有所述第二金属层；所述封装盖板的外延设置有第一金属层，所述第一金属层与所述第二金属层通过局部加热工艺焊接在一起，以使三维围坝与所述封装盖板固定连接；所述芯片、所述TEC上基板、所述TEC图形层及所述PN型制冷元件均位于所述三维围坝所形成的腔体内。
按照本发明的另一个方面，提供了一种如上所述的集成热电制冷器的气密封装结构的制备方法，所述制备方法包括以下步骤：
(1)提供三维陶瓷基板，在所述三维陶瓷基板上制备热电制冷器，使得所述三维陶瓷基板与所述热电制冷器共用陶瓷基片；
(2)将芯片安装在所述三维陶瓷基板的腔体内，并采用封装盖板进行气密封装，由此得到集成热电制冷器的气密封装结构。
进一步地，所述封装基板与所述三维陶瓷基板通过感应局部加热工艺焊接在一起。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，本发明提供的集成热电制冷器的气密封装结构及其制备方法主要具有以下有益效果：
1.通过将热电制冷器结合在封装基板之中，有效提高了散热效率且节省成本，将三维DPC陶瓷基板作为TEC的一块陶瓷基片，即热电制冷器与三维陶瓷基板共用陶瓷基片，减少一层陶瓷基片和一层焊接界面，提高了器件散热能力，可降低热阻，提高封装集成度。
2.利用三维陶瓷基板的腔体结构及垂直互连特性，实现腔体内外电互连及气密封装；通过局部加热焊接技术，降低了高温对芯片的热损伤，提高了器件的可靠性，良好地解决了高温微系统器件的散热问题，并提高了耐热性。
3.所述气密封装结构的结构紧凑性较好，且所述第一电路层、所述TEC图形层及所述第二金属层均为通过半导体微加工制备得到的，以便于电路互连和气密焊接。
4.所述制备方法简单灵活，可以被广泛使用，适用性较强。
附图说明
图1是本发明实施例1提供的集成热电制冷器的气密封装结构的剖示图；
图2是本发明实施例2提供的集成热电制冷器的气密封装结构的剖视图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：10/30-封装盖板，11/31-第一金属层，12/32-第二金属层，13//33-三维围坝，14/34-金线，15/35-芯片，16-第一电路层，36-第二电路层，41-第三电路层，17/38-TEC图形层，18/37-TEC上基板，19/39-PN型制冷元件，20/40-TEC下基板。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供的集成热电制冷器的气密封装结构，所述气密封装结构包括封装盖板、芯片、热电制冷器及三维陶瓷基板，所述三维陶瓷基板形成有腔体，所述芯片设置在所述腔体内，所述封装盖板连接于所述三维陶瓷基板，以将所述芯片封装在所述腔体内。所述三维陶瓷基板与所述热电制冷器相连接，两者共用陶瓷基片。
本发明还提供了一种集成热电制冷器的气密封装结构的制备方法，所述制备方法包括以下步骤：
步骤一，提供三维陶瓷基板，在所述三维陶瓷基板上制备热电制冷器，使得所述三维陶瓷基板与所述热电制冷器共用陶瓷基片。
步骤二，将芯片安装在所述三维陶瓷基板的腔体内，并采用封装盖板进行气密封装，由此得到集成热电制冷器的气密封装结构。
以下以具体实施例来对本发明进行进一步的详细说明。
实施例1
请参阅图1，本发明实施例1提供的集成热电制冷器的气密封装结构，所述气密封装结构包括封装盖板10、芯片15、热电制冷器及三维陶瓷基板，所述热电制冷器与所述三维陶瓷基板相连接，且两者共用一个陶瓷基片。所述三维陶瓷基板形成有腔体，所述芯片15设置在所述腔体内，所述封装盖板10连接于所述三维陶瓷基板，以将所述芯片15封装在所述腔体内。
本实施方式中，所述热电制冷器及所述三维陶瓷基板共用的陶瓷基片为TEC上基板18。所述TEC上基板18与所述芯片15直接键合。所述热电制冷器包括TEC图形层17、PN型制冷元件19及TEC下基板20，所述TEC下基板20作为冷端与空气进行接触以进行散热，所述TEC上基板18相背的两个表面分别形成有第一电路层16及所述TEC图形层17，所述TEC下基板20朝向所述TEC上基板18的表面上也形成有所述TEC图形层17。多个所述PN型制冷元件19间隔设置在两个所述TEC图形层17之间，且所述PN型制冷元件19与所述TEC图形层17相连接。
所述TEC上基板18作为所述三维陶瓷基板的底座，其远离所述热电制冷器的表面上设置有贴片区，且其边缘形成有三维围坝13，所述三维围坝13远离所述热电制冷器的表面上形成有第二金属层12，所述封装盖板10朝向所述三维陶瓷基板的表面外边缘设置有第一金属层11，所述第一金属层11及所述第二金属层12通过局部加热工艺焊接在一起，使得所述封装盖板10与所述三维围坝13固定连接。所述芯片15位于所述贴片区，其与所述第一电路层16键合，所述芯片15通过金线14与所述第一电路层16相连接。
所述TEC上基板18及所述TEC下基板20均为DPC陶瓷基板，其材质可以为氧化铝或者氮化铝等，优选地，所述TEC上基板18及所述TEC下基板20均采用氮化铝DPC陶瓷基板，其热膨胀系数为4.4×10-6/℃，厚度分别为0.4mm和0.6mm。
所述三维围坝13可以通过无机胶粘结金属环或者多层电镀厚铜，或者铝硅酸盐浆料直接成型三维围坝等方法制得。本实施方式中，所述三维围坝13通过铝硅酸盐浆料直接成型制得。
所述第一电路层16、所述TEC图形层17及所述第二金属层12均为通过半导体微加工制备得到的，以便于电路互连和气密焊接；优选地，所述第二金属层12为溅射的铜层，其厚度为30μm。
所述封装盖板10的材质为可伐合金或者玻璃盖板，所述第一金属层11可通过Lift-off工艺或电镀-腐蚀工艺或金属低温烧结工艺或压制焊片等方式制备，其材质为Au、CuSn、AuSn、AgSn、SnAgCu中的一种，厚度为20-50μm。本实施方式中，封装盖板的材质为可伐合金，第一金属层11选用AuSn焊片，其厚度为50μm。
本发明实施例1还提供了一种集成热电制冷器的气密封装结构的制备方法，所述制备方法主要包括以下步骤：
第一步，采用陶瓷基片制备平面DPC陶瓷基片，通过半导体微加工技术在DPC陶瓷基片的表面分别形成第一电路层16及TEC图形层17，在外沿通过铝硅酸盐浆料直接成型制备三维围坝13并在三维围坝上表面制备第二金属层12；
第二步，将上述含三维围坝13的陶瓷基片与另一平面陶瓷基板作为上下基板，与PN型制冷元件19焊接以制备热电制冷器；
第三步，通过固晶工艺将芯片15固定在三维陶瓷基板上表面的贴片区，并通过引线键合技术实现芯片与第一电路层16间的电互连；
第四步，利用局部加热技术将封装盖板与三维围坝焊接在一起。
在本实施例中，实现所述封装盖板10与所述三维围坝13之间的气密焊接包括以下步骤：
(1)对封装盖板10、作为第一金属层11的AuSn焊片和三维围坝13进行去油、去污清洗以及干燥处理；
(2)将所述封装盖板10及AuSn焊片11与所述三维围坝13上的第二金属层12的铜层依次对准及压紧；
(3)将对准压紧后的盖板与三维围坝通过感应局部加热技术焊接，将其整体固定在感应线圈中，利用高频感应加热将铜层与AuSn焊片熔化焊接在一起，使所述封装盖板10与所述三维围坝13实现气密连接。
在本实施例中，所述制作方法中涉及的热电制冷器的制备工艺、固晶工艺、局部加热工艺中的焊接温度应存在至少30～50℃的温度梯度；其中，热电制冷器的PN型制冷元件19的回流温度为260℃；芯片15采用纳米银膏贴片进行贴片，键合温度为200℃；感应局部加热的使用保证了内部芯片15的低温，提高了系统的可靠性。
实施例2
请参阅图2，本发明实施例2提供的集成热电制冷器的气密封装结构，所述气密封装结构包括封装盖板30、芯片35、热电制冷器及三维陶瓷基板，所述热电制冷器与所述三维陶瓷基板相连接，且两者共用一个陶瓷基片。所述三维陶瓷基板形成有腔体，所述芯片35设置在所述腔体内，所述封装盖板30连接于所述三维陶瓷基板，以将所述芯片35封装在所述腔体内。
本实施方式中，所述热电制冷器及所述三维陶瓷基板共用的陶瓷基片为TEC下基板40。所述热电制冷器还包括TEC上基板37、两个TEC图形层38及多个PN型制冷元件39，所述TEC下基板40与空气接触进行散热，所述TEC上基板37与所述TEC下基板40间隔设置，两个所述TEC图形层38分别设置在所述TEC上基板37与所述TEC下基板40相对的表面上，多个所述PN型制冷元件39间隔设置在两个所述TEC图形层38之间，且所述PN型制冷元件39与所述TEC图形层38相连接。
所述TEC上基板37远离所述PN型制冷元件39的表面上设置有第二电路层36，所述第二电路层36与所述芯片35直接键合。所述TEC上基板37作为所述热电制冷器的热端，其设置有贴片区，所述芯片35位于所述贴片区内。
所述三维陶瓷基板包括第三电路层41、三维围坝33及第二金属层32，所述TEC下基板40的边缘设置有所述三维围坝33，所述三维围坝33远离所述TEC下基板40的表面上设置有所述第二金属层32。所述封装盖板30的外延设置有第一金属层31，所述第一金属层31与所述第二金属层32通过局部加热工艺焊接在一起，以使三维围坝33与所述封装盖板30固定连接。
本实施方式中，所述芯片35、所述TEC上基板37、所述TEC图形层38及所述PN型制冷元件39均位于所述三维围坝33所形成的腔体内。所述TEC上基板37及所述TEC下基板40均为DPC陶瓷基板，其材质可为氧化铝或氮化铝等；优选的，所述TEC上基板37及所述TEC下基板40选用氮化铝DPC陶瓷基板，其热膨胀系数为4.4×10-6/℃，厚度均为0.5mm。
所述三维陶瓷基板边缘的三维围坝33可通过无机胶粘结金属环(围坝)，或多层电镀厚铜，或铝硅酸盐浆料直接成型三维围坝等方法制得。本实施方式中，所述三维围坝33通过多层电镀厚铜(围坝)制得。
所述第二电路层36、所述第三电路层41、所述TEC图形层38及所述第二金属层32均是通过半导体微加工制备而成的，以便于电路互连和气密焊接。优选的，所述第二金属层32为溅射的金层，其厚度为5μm。
所述封装盖板30的材质为可伐合金或玻璃盖板，其外沿的第一金属层31可通过Lift-off工艺或电镀-腐蚀工艺或金属低温烧结工艺或压制焊片等方式制备，其材质为Au、CuSn、AuSn、AgSn、SnAgCu中的一种，厚度为20-50μm。本实施方式中，所述封装盖板30的材质为玻璃盖板，第一金属层31采用电镀-腐蚀工艺，先溅射50nm Cr/300nm Ni做为种子层，后电镀Ag和Sn-Cu合金，其厚度为80μm。
本发明实施例2还提供了一种集成热电制冷器的气密封装结构的制备方法，所述制备方法主要包括以下步骤：
第一步，采用陶瓷基片制备平面DPC陶瓷基板，通过半导体微加工技术形成第二电路层36、第三电路层41及TEC图形层38，在外沿通过多层电镀厚铜工艺制备三维围坝33，并在三维围坝33上表面制备第二金属层32；
第二步，将上述含三维围坝的陶瓷基片与另一平面陶瓷基板作为TEC下基板40及TEC上基板37，与PN型制冷元件39焊接，以制备热电制冷器；
第三步，通过固晶工艺将芯片35固定在TEC上基板37表面的贴片区，并通过引线键合技术实现芯片35与第二电路层36间的电互连；所述芯片35通过金线34与所述第二电路层36相连接。
第四步，利用局部加热技术将封装盖板与三维围坝焊接在一起。
在本实施例中，实现所述封装盖板30与所述三维围坝33之间的气密焊接包括以下步骤：
(1)对封装盖板30和三维围坝33进行去油、去污清洗以及干燥处理；
(2)将所述封装盖板30上的第一金属层31与所述三维围坝33上的第二金属层32依次对准及压紧；
(3)将对准压紧后的封装盖板与三维围坝通过激光局部加热技术进行焊接，将键合层暴露在激光之下，利用激光加热将键合层熔化焊接在一起，使所述封装盖板30与所述三维围坝33实现气密连接。
在本实施例中，所述制作方法中涉及的热电制冷器的制备工艺、固晶工艺、局部加热工艺中的焊接温度应存在至少30-50℃的温度梯度。其中，热电制冷器的PN型制冷元件39的回流温度为260℃；芯片35采用纳米铜颗粒焊料进行贴片，键合温度为225℃；激光局部加热的使用保证了内部芯片35的低温，提高了系统的可靠性。
采用本发明的集成热电制冷器的气密封装结构及其制备方法，通过将热电制冷器结合在封装基板之中，有效提高了散热效率且节省成本；利用三维陶瓷基板的腔体结构及垂直互连特性，实现了腔体内外电互连及气密封装；通过局部加热焊接技术，降低了高温对芯片的热损伤，提高了器件的可靠性，良好地解决高温微系统器件的散热问题并提高了耐热性；且制作方法简单灵活，可以被广泛使用。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种集成热电制冷器的气密封装结构，其特征在于：
所述气密封装结构包括封装盖板、芯片、热电制冷器及三维陶瓷基板，所述三维陶瓷基板形成有腔体，所述芯片设置在所述腔体内，所述封装盖板与所述三维陶瓷基板气密连接，以将所述芯片封装在所述腔体内；
所述三维陶瓷基板与所述热电制冷器相连接，两者共用一个陶瓷基片，由此散热制冷器与所述三维陶瓷基板相结合而组成气密封装结构；
具体的，所述热电制冷器及所述三维陶瓷基板共用的陶瓷基片为TEC下基板；所述热电制冷器还包括TEC上基板、两个TEC图形层及多个PN型制冷元件，所述TEC上基板与所述TEC下基板间隔设置，两个所述TEC图形层分别设置在所述TEC上基板与所述TEC下基板相对的表面上，多个所述PN型制冷元件间隔设置在两个所述TEC图形层之间，且所述PN型制冷元件与所述TEC图形层相连接；
所述TEC上基板远离所述PN型制冷元件的表面上设置有第二电路层，所述第二电路层与所述芯片直接键合；
所述三维陶瓷基板包括第一电路层、第三电路层、三维围坝及第二金属层，所述TEC下基板的边缘设置有所述三维围坝，所述三维围坝远离所述TEC下基板的表面上设置有所述第二金属层；所述封装盖板的外延设置有第一金属层，所述第一金属层与所述第二金属层通过局部加热工艺焊接在一起，以使三维围坝与所述封装盖板固定连接；所述芯片、所述TEC上基板、所述TEC图形层及所述PN型制冷元件均位于所述三维围坝所形成的腔体内；所述TEC下基板的设置有所述TEC图形层的表面上设置有所述第一电路层，所述TEC下基板的远离所述三维围坝的表面上设置有所述第三电路层，所述芯片通过金线与所述第一电路层电连接，所述第一电路层和所述第三电路层通过穿过所述TEC下基板的通孔电连接。
2.如权利要求1所述的集成热电制冷器的气密封装结构，其特征在于：所述TEC上基板及所述TEC下基板均采用氮化铝DPC陶瓷基板，其热膨胀系数为4.4×10-6/℃，厚度分别为0.4mm和0.6mm。
3.一种权利要求1或2所述的集成热电制冷器的气密封装结构的制备方法，其特征在于，该制备方法包括以下步骤：
（1）提供三维陶瓷基板，在所述三维陶瓷基板上制备热电制冷器，使得所述三维陶瓷基板与所述热电制冷器共用陶瓷基片；
（2）将芯片安装在所述三维陶瓷基板的腔体内，并采用封装盖板进行气密封装，由此得到集成热电制冷器的气密封装结构。
4.如权利要求3所述的集成热电制冷器的气密封装结构的制备方法，其特征在于：所述封装盖板与所述三维陶瓷基板通过感应局部加热工艺焊接在一起。
CN202010225487.9A 2020-03-26 2020-03-26 一种集成热电制冷器的气密封装结构及其制备方法 Active CN111403376B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010225487.9A CN111403376B (zh) 2020-03-26 2020-03-26 一种集成热电制冷器的气密封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010225487.9A CN111403376B (zh) 2020-03-26 2020-03-26 一种集成热电制冷器的气密封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111403376A CN111403376A (zh) 2020-07-10
CN111403376B true CN111403376B (zh) 2022-09-20

Family

ID=71431360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010225487.9A Active CN111403376B (zh) 2020-03-26 2020-03-26 一种集成热电制冷器的气密封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111403376B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151658A (zh) * 2020-11-06 2020-12-29 松山湖材料实验室 一种围坝、安装座、发光二极管及其透镜的安装方法
CN112952548A (zh) * 2021-03-15 2021-06-11 东莞先导先进科技有限公司 一种可精准控温的薄型vcsel激光器封装结构
CN112952546A (zh) * 2021-03-15 2021-06-11 东莞先导先进科技有限公司 一种可控温的薄型vcsel激光器封装结构
CN112952547A (zh) * 2021-03-15 2021-06-11 东莞先导先进科技有限公司 一种带侧面焊盘的可精确控制的vcsel激光器封装结构
CN114171473A (zh) * 2022-01-06 2022-03-11 珠海格力电器股份有限公司 功率装置及其控制方法、变频系统和空调设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651495A (en) * 1993-12-14 1997-07-29 Hughes Aircraft Company Thermoelectric cooler assisted soldering
CN102881602B (zh) * 2012-10-18 2016-01-20 贵州振华风光半导体有限公司 工作温度可控多芯片组件的集成方法
JP6788044B2 (ja) * 2017-02-15 2020-11-18 日本特殊陶業株式会社 熱電素子内蔵パッケージ

Also Published As

Publication number Publication date
CN111403376A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN111403376B (zh) 一种集成热电制冷器的气密封装结构及其制备方法
US5578869A (en) Components for housing an integrated circuit device
JP7162966B2 (ja) 電子部品
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
US20070057284A1 (en) Double-sided package for power module
CN108807194B (zh) 使用低温过程的高温半导体器件封装和结构的方法及装置
EP1973156A2 (en) Integrated circuit package with top-side conduction cooling
US10079160B1 (en) Surface mount package for semiconductor devices with embedded heat spreaders
JPH0294532A (ja) 半導体パッケージ及びそれを用いたコンピュータ
TW200416981A (en) Package for housing semiconductor chip, and semiconductor device
US20120235293A1 (en) Semiconductor device including a base plate
CN110301050A (zh) 热电元件内置封装
CN110431662A (zh) 在两侧冷却的电路
US8450842B2 (en) Structure and electronics device using the structure
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
US20200006187A1 (en) Heat Dissipation Device, Semiconductor Packaging System and Method of Manufacturing Thereof
JP2021082714A (ja) 半導体装置
WO1996030942A1 (en) Components for housing an integrated circuit device
US11640925B2 (en) System and method for a device package
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
CN113383411A (zh) 用于功率半导体的气密封装
US8358003B2 (en) Surface mount electronic device packaging assembly
US20230360990A1 (en) Low-profile sealed surface-mount package
KR100413848B1 (ko) 광모듈용 밀폐형 패키지
JP2003197803A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant