CN113380713A - 半导体元器件及其制造方法、电子装置 - Google Patents

半导体元器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN113380713A
CN113380713A CN202010166362.3A CN202010166362A CN113380713A CN 113380713 A CN113380713 A CN 113380713A CN 202010166362 A CN202010166362 A CN 202010166362A CN 113380713 A CN113380713 A CN 113380713A
Authority
CN
China
Prior art keywords
layer
oxide layer
region
isolation region
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010166362.3A
Other languages
English (en)
Other versions
CN113380713B (zh
Inventor
金德容
吴容哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xia Tai Xin Semiconductor Qing Dao Ltd
Original Assignee
Xia Tai Xin Semiconductor Qing Dao Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xia Tai Xin Semiconductor Qing Dao Ltd filed Critical Xia Tai Xin Semiconductor Qing Dao Ltd
Publication of CN113380713A publication Critical patent/CN113380713A/zh
Application granted granted Critical
Publication of CN113380713B publication Critical patent/CN113380713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体元器件的制造方法，包括：提供一半导体衬底，包括依次设置的阵列区、隔离区以及外围区；在阵列区沉积第一氧化物层；在第一氧化物层、隔离区以及外围区上沉积第一多晶硅层；再沉积第二氧化物层；去除阵列区及隔离区上的第一多晶硅层及第二氧化物层；在阵列区开设线槽以贯穿第一氧化物层；在第一氧化物层、线槽内、隔离区及第二氧化物层上沉积第二多晶硅层；去除线槽内之外的第二多晶硅层及外围区上的第二氧化物层；再沉积金属层；设置掩膜，且金属层对应隔离区的区域从掩膜露出；蚀刻使得金属层形成开口以露出隔离区；在开口内沉积氧化物；以及蚀刻处理露出第一氧化物层，并对应线槽形成位线。本发明还提供一种半导体元器件及电子装置。

Description

半导体元器件及其制造方法、电子装置
技术领域
本发明涉及半导体领域，尤其涉及一种半导体元器件的制造方法、上述制造方法制备的半导体元器件以及应用上述半导体元器件的电子装置。
背景技术
现如今，半导体元器件已广泛地得到使用。半导体元器件的制备是在基础的硅晶圆基底上进行，经过一系列选择性蚀刻与薄膜沉积，从而在晶圆上形成极小的结构，实现电路设计的功能。
而随着半导体元器件结构的小型化，其集成度越来越高，导致所述半导体元器件的寄生电容也越来越大。现需提供一种制造工艺以解决上述问题。
发明内容
有鉴于此，本发明提供一种能够减小位线的寄生电容的同时减小元器件体积的半导体元器件的制造方法。
另，还有必要提供一种由上述半导体元器件的制造方法制备的半导体元器件以及应用上述半导体元器件的电子装置。
一种半导体元器件的制造方法，其包括以下步骤：
提供一半导体衬底，所述半导体衬底包括阵列区、外围区以及隔离区，所述隔离区隔离所述阵列区与所述外围区；
在所述阵列区沉积第一氧化物层；
在所述第一氧化物层、所述隔离区以及所述外围区上沉积第一多晶硅层；
在所述第一多晶硅层上沉积第二氧化物层；
去除所述阵列区及所述隔离区上的第一多晶硅层及第二氧化物层；
在所述阵列区开设线槽，且所述线槽贯穿所述第一氧化物层；
在所述第一氧化物层、所述线槽内、所述隔离区及对应所述外围区的所述第二氧化物层上沉积第二多晶硅层；
去除所述线槽内之外的第二多晶硅层，并去除所述外围区上的第二氧化物层；
在所述第一氧化物层、所述线槽内的第二多晶硅层、所述隔离区及对应所述外围区的所述第一多晶硅层上沉积金属层；
在所述金属层上设置掩膜，且所述金属层对应所述隔离区的区域从所述掩膜露出；
蚀刻从所述掩膜中露出的金属层，使得所述金属层对应所述隔离区形成开口以露出所述隔离区；
在所述开口内沉积氧化物；以及
蚀刻处理使得所述第一氧化物层露出，并对应所述线槽形成位线。
一种半导体元器件，所述半导体元器件通过上述的半导体元器件的制造方法制得。
一种电子装置，所述电子装置包括如上所述的半导体元器件。
相较于现有技术，本发明的上述半导体元器件的制造方法制得半导体元器件，其可在减小位线的寄生电容的同时减小所述半导体元器件的体积。
附图说明
图1为本发明实施方式提供的半导体衬底的剖视图。
图2为在图1所示的半导体衬底上形成第一氧化物层后的剖视图。
图3为在图2所示的半导体衬底上形成第一多晶硅层后的剖视图。
图4为在图3所示的第一多晶硅层上形成第二氧化物层后的剖视图。
图5为去除图4中部分第二氧化物层和第一多晶硅层后的剖视图。
图6为在图5的阵列区上开设线槽后的剖视图。
图7为在图6所示的半导体衬底上形成第二多晶硅层后的剖视图。
图8为去除图7所示的部分第二多晶硅层后的剖视图。
图9为在图8所示的半导体衬底上形成金属层后的剖视图。
图10为在图9所示的金属层上设置掩膜后的剖视图。
图11为在图10所示的金属层上形成开口后的剖视图。
图12为在图11所示的开口中沉积氧化物后的剖视图。
图13为将图12蚀刻处理露出第一氧化物层并形成位线后的剖视图。
图14为去除图7所示的第二多晶硅层的部分后的剖视图。
图15为在图14所示的半导体衬底上设置光阻层后的剖视图。
图16为去除图15中残留的第二多晶硅层后的剖视图。
主要元件符号说明
半导体衬底 10
阵列区 11
外围区 13
隔离区 15
第一氧化物层 20
第一多晶硅层 30
第二氧化物层 40
线槽 50
第二多晶硅层 60
金属层 70
掩膜 80
开口 71
氧化物 91
位线 95
光阻层 63
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图16，本发明实施方式提供一种半导体元器件的制造方法，其包括以下步骤：
步骤S1，请参阅图1，提供一半导体衬底10，所述半导体衬底10包括阵列区11、外围区13以及隔离区15，其中，所述隔离区15隔离所述阵列区11与所述外围区13。
步骤S2，请参阅图2，在所述阵列区11的表面沉积第一氧化物层20。
步骤S3，请参阅图3，沉积第一多晶硅层30以覆盖所述第一氧化物层20、所述隔离区15以及所述外围区13。
在一些实施方式中，所述第一多晶硅层30位于所述外围区13的部分背离所述半导体衬底10的表面与所述第一氧化物层20背离所述半导体衬底10的表面平齐。
步骤S4，请参阅图4，在所述第一多晶硅层30上沉积第二氧化物层40。
步骤S5，请参阅图5，去除所述第二氧化物层40位于所述阵列区11和所述隔离区15的部分以及去除所述第一多晶硅层30位于所述阵列区11以及所述隔离区15的部分。
在一些实施方式中，具体的，通过干法蚀刻去除所述第二氧化物层40位于所述阵列区11和所述隔离区15的部分以及所述第一多晶硅层30位于所述阵列区11以及所述隔离区15的部分。
步骤S6，请参阅图6，在所述阵列区11开设线槽50，其中，所述线槽50贯穿所述第一氧化物层20。
在一些实施方式中，可通过蚀刻的方式形成所述线槽50。在其他实施方式中，还可通过其他方式形成所述线槽50，例如机械切割等。
步骤S7，请参阅图7，沉积第二多晶硅层60以覆盖所述第一氧化物层20、所述线槽50、所述隔离区15以及所述第二氧化物层40位于所述外围区13的部分，并填满所述线槽50。
步骤S8，请参阅图8，去除所述线槽50内之外的第二多晶硅层60，并去除所述第二氧化物层40位于所述外围区13的部分。
步骤S9，请参阅图9，沉积金属层70以覆盖所述第一氧化物层20、所述线槽50中的第二多晶硅层60、所述隔离区15以及所述第一多晶硅层30位于所述外围区13的部分。
在一些实施方式中，所述金属层70的材质可选自钨、硅化钨、钛以及硅化钛中的一种。
步骤S10，请参阅图10，在所述金属层70上设置掩膜80，且所述金属层70对应所述隔离区15的部分从所述掩膜80中露出。
在一些实施方式中，所述掩膜80的材质可为氮化物。
步骤S11，请参阅图11，蚀刻从所述掩膜80中露出的金属层70，使得所述金属层70对应所述隔离区15形成开口71以露出所述隔离区15。
步骤12，请参阅图12，在所述开口71中沉积氧化物91。
在一些实施方式中，在沉积所述氧化物91之后还可通过化学机械抛光工艺使得所述氧化物91平坦化。
步骤S13，请参阅图13，蚀刻处理使得所述第一氧化物层20露出，并对应所述线槽50形成位线95。
在本实施方式中，所述位线95的宽度小于所述线槽50的宽度。优选的，所述位线95与所述线槽50的侧壁分离，即所述位线95与所述线槽50的侧壁之间间隔设置。
在本实施方式中，所述掩膜80位于位线95上的部分背离所述半导体衬底10的表面与所述掩膜80位于所述外围区13上的部分背离所述半导体衬底10的表面平齐。
在一些实施方式中，所述外围区13包括源漏区，在沉积所述第一多晶硅层30之前进行硼注入或者磷注入。
在一些实施方式中，步骤S8还可通过以下步骤实现：
步骤一，请参阅图14，通过干法蚀刻去除所述第二多晶硅层60位于所述线槽50内之外的部分。
步骤二，请参阅图15，在所述第一氧化物层20和所述第二氧化物层40上设置光阻层63，其中，所述隔离区15从所述光阻层63露出。
步骤三，请参阅图16，通过干法蚀刻去除所述第二多晶硅层60残留在所述隔离区15中的部分。一般的，在完成步骤一后，所述隔离区15与所述第一氧化物层20位于所述阵列区11的部分的边界处以及所述隔离区15与所述第一多晶硅层30和所述第二氧化物层40位于所述外围区13的部分的边界处容易存在所述第二多晶硅层60的残留，所述残留可通过所述步骤三彻底去除。
步骤四，请参阅图8，通过湿法蚀刻去除所述第二氧化物层。
上述半导体元器件的制造方法制备的半导体元器件，其可应用了电脑、手机或者其他电子装置(图未示)中。
相较于现有技术，本发明的上述半导体元器件的制造方法制得半导体元器件，其可在减小位线的寄生电容的同时减小所述半导体元器件的体积。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明的保护范围之内。

Claims (10)

1.一种半导体元器件的制造方法，其包括以下步骤：
提供一半导体衬底，所述半导体衬底包括阵列区、外围区以及隔离区，所述隔离区隔离所述阵列区与所述外围区；
在所述阵列区沉积第一氧化物层；
在所述第一氧化物层、所述隔离区以及所述外围区上沉积第一多晶硅层；
在所述第一多晶硅层上沉积第二氧化物层；
去除所述阵列区及所述隔离区上的第一多晶硅层及第二氧化物层；
在所述阵列区开设线槽，且所述线槽贯穿所述第一氧化物层；
在所述第一氧化物层、所述线槽内、所述隔离区及对应所述外围区的所述第二氧化物层上沉积第二多晶硅层；
去除所述线槽内之外的第二多晶硅层，并去除所述外围区上的第二氧化物层；
在所述第一氧化物层、所述线槽内的第二多晶硅层、所述隔离区及对应所述外围区的所述第一多晶硅层上沉积金属层；
在所述金属层上设置掩膜，且所述金属层对应所述隔离区的区域从所述掩膜露出；
蚀刻从所述掩膜中露出的金属层，使得所述金属层对应所述隔离区形成开口以露出所述隔离区；
在所述开口内沉积氧化物；以及
蚀刻处理使得所述第一氧化物层露出，并对应所述线槽形成位线。
2.如权利要求1所述的半导体元器件的制造方法，其特征在于，所述位线的宽度小于所述线槽的宽度。
3.如权利要求2所述的半导体元器件的制造方法，其特征在于，所述位线与所述线槽的侧壁分离。
4.如权利要求1所述的半导体元器件的制造方法，其特征在于，所述位线上的掩膜背离所述半导体衬底的表面与所述外围区的掩膜背离所述半导体衬底的表面平齐。
5.如权利要求4所述的半导体元器件的制造方法，其特征在于，所述第一氧化物层背离所述半导体衬底的表面与所述第一多晶硅层背离所述半导体衬底的表面平齐。
6.如权利要求1所述的半导体元器件的制造方法，其特征在于，所述半导体衬底包括源漏区，在沉积第一多晶硅层之前，对所述源漏区进行硼注入或磷注入。
7.如权利要求1所述的半导体元器件的制造方法，其特征在于，步骤“去除所述线槽内之外的第二多晶硅层，并去除所述外围区上的第二氧化物层”包括：
通过干法蚀刻去除所述线槽内之外的第二多晶硅层；
在所述第一氧化物层及所述第二氧化物层设置光阻层，所述隔离区从所述光阻层露出；
通过干法蚀刻去除隔离区残留的第二多晶硅层；以及
通过湿法蚀刻去除所述第二氧化物。
8.如权利要求7所述的半导体元器件的制造方法，其特征在于，所述金属层的材质选自钨、硅化钨、钛以及硅化钛中的一种；所述掩膜的材质为氮化物。
9.一种半导体元器件，其特征在于，所述半导体元器件通过权利要求1-7任意一项所述的半导体元器件的制造方法制得。
10.一种电子装置，其特征在于，所述电子装置包括如权利要求9所述的半导体元器件。
CN202010166362.3A 2020-03-09 2020-03-11 半导体元器件及其制造方法、电子装置 Active CN113380713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/812,589 US11158499B2 (en) 2020-03-09 2020-03-09 Semiconductor component and method for fabricating the same
US16/812589 2020-03-09

Publications (2)

Publication Number Publication Date
CN113380713A true CN113380713A (zh) 2021-09-10
CN113380713B CN113380713B (zh) 2022-12-02

Family

ID=77556040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010166362.3A Active CN113380713B (zh) 2020-03-09 2020-03-11 半导体元器件及其制造方法、电子装置

Country Status (2)

Country Link
US (1) US11158499B2 (zh)
CN (1) CN113380713B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807513B1 (en) * 2009-06-26 2010-10-05 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
US20100270602A1 (en) * 2009-04-24 2010-10-28 Hynix Semiconductor Inc. Semiconductor memory device and method for manufacturing the same
CN102097435A (zh) * 2009-12-09 2011-06-15 海力士半导体有限公司 半导体器件及其制造方法
US20110263089A1 (en) * 2010-04-27 2011-10-27 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN102339829A (zh) * 2010-07-15 2012-02-01 海力士半导体有限公司 半导体器件及其制造方法
US20120281490A1 (en) * 2011-05-02 2012-11-08 Hynix Semiconductor Inc. Semiconductor device, semiconductor module and method of manufacturing the same
JP2013206931A (ja) * 2012-03-27 2013-10-07 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605033B2 (en) * 2004-09-01 2009-10-20 Micron Technology, Inc. Low resistance peripheral local interconnect contacts with selective wet strip of titanium
CN108470710B (zh) * 2017-02-23 2019-09-17 联华电子股份有限公司 一种形成半导体存储装置的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100270602A1 (en) * 2009-04-24 2010-10-28 Hynix Semiconductor Inc. Semiconductor memory device and method for manufacturing the same
US7807513B1 (en) * 2009-06-26 2010-10-05 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
CN102097435A (zh) * 2009-12-09 2011-06-15 海力士半导体有限公司 半导体器件及其制造方法
US20110263089A1 (en) * 2010-04-27 2011-10-27 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN102339829A (zh) * 2010-07-15 2012-02-01 海力士半导体有限公司 半导体器件及其制造方法
US20120281490A1 (en) * 2011-05-02 2012-11-08 Hynix Semiconductor Inc. Semiconductor device, semiconductor module and method of manufacturing the same
JP2013206931A (ja) * 2012-03-27 2013-10-07 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
CN113380713B (zh) 2022-12-02
US20210280412A1 (en) 2021-09-09
US11158499B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
CN113345857B (zh) 半导体元件及其制备方法
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
CN109119470B (zh) 边界间隔物结构以及集成
US7666800B2 (en) Feature patterning methods
US7342285B2 (en) Method of fabricating semiconductor devices
KR20030054780A (ko) 트랜지스터 형성 방법
KR20040085912A (ko) 반도체소자의 제조방법
CN113380713B (zh) 半导体元器件及其制造方法、电子装置
US20090317972A1 (en) Method of forming a metal silicide layer, devices incorporating metal silicide layers and design structures for the devices
TW202349563A (zh) 一種去除在閘極結構上方的階梯高度的方法
CN112038231A (zh) 一种半导体器件的制造方法
CN108155146B (zh) 半导体结构及其形成方法
CN110896051B (zh) 一种半导体器件的制造方法和半导体器件
CN114420640B (zh) 半导体结构的制备方法及半导体结构
CN117545275B (zh) 半导体结构的制作方法
US12114486B2 (en) Semiconductor structure and method for forming the same
KR100348315B1 (ko) 반도체 소자의 제조 방법
JPH08130195A (ja) 半導体装置及びその製造方法
US6218240B1 (en) Method of fabricating low voltage coefficient capacitor
KR100464934B1 (ko) 반도체 소자의 제조 방법
CN117641909A (zh) 半导体结构的形成方法
KR100269626B1 (ko) 반도체장치의 캐패시터 제조방법
US20060199352A1 (en) Method of manufacturing shallow trench isolation structure
JPH11186388A (ja) 半導体装置の製造方法
CN114284211A (zh) 半导体器件的制作方法及存储器的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant