CN113341290A - 用于检查晶体管组件的功能性的方法和电子电路 - Google Patents

Abstract

本公开所描述的是一种用于检查晶体管组件(1)的功能性的方法和电子电路。该方法包括：对晶体管组件的驱控端子(G，S)之间存在的内部电容(11)的充电状态的第一改变；基于充电状态的第一改变确定内部电容(11)的电容值(C_GS)；对内部电容(11)的充电状态的第二改变；以及基于所确定的电容值(C_GS)和充电状态的第二改变，评估驱控端子(G，S)之间存在的内部电阻(12)的电阻值(R_GS)。

Description

用于检查晶体管组件的功能性的方法和电子电路

技术领域

本说明书涉及一种用于检查晶体管组件，特别是具有绝缘栅极的晶体管组件的功能性(完整性)的方法和电路。

背景技术

具有绝缘栅极的晶体管组件，例如MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极晶体管)，在许多领域被广泛用作电子开关，例如在汽车领域、工业领域、家用电器领域或娱乐电子设备领域。根据应用领域的不同，此类晶体管组件的耐压强度会在几十伏(V)和几千伏(kV)之间改变。

在制造过程结束时，检查晶体管组件的功能。但是，在某些应用中，尤其是在安全性至关重要的应用中，例如在机动车辆中，有必要在操作期间检查晶体管组件的功能性(完整性)，以便在晶体管组件出现故障时能够采取适当的措施。

发明内容

需要一种用于在操作期间检查晶体管组件的功能性的方法，该方法尽可能地不影响晶体管组件的操作，并且需要一种用于执行这种方法的电路。

一个示例涉及一种用于检查晶体管组件的功能性的方法。该方法包括：对晶体管组件的驱控端子之间存在的内部电容的充电状态的第一改变；基于充电状态的第一改变，确定内部电容的电容值；对内部电容的充电状态的第二改变；以及基于所确定的电容值和对充电状态的第二改变，评估驱控端子之间存在的内部电阻的电阻值。

另一示例涉及一种电子电路，该电子电路被设计为：连接至晶体管组件的驱控端子；对晶体管组件的驱控端子之间存在的电容的充电状态执行第一改变；基于充电状态的第一改变，确定电容的电容值；对晶体管组件的驱控端子之间存在的电容的充电状态的第二改变；并基于所确定的电容值和对充电状态的第二改变，评估，确定在驱控端子之间存在的电阻的电阻值。

附图说明

下面参考附图说明示例。附图旨在说明某些原理，因此仅示出了对于理解这些原理所必需的方面。附图并未按比例绘制。

图1示出了代表用于晶体管组件的应用示例的电路；

图2示意性地示出了处于导通状态和截止状态的晶体管组件的驱控电压和负载路径电压的信号曲线；

图3A和图3B示出了用于驱控晶体管组件的驱动器电路的示例；

图4示出了用于检查晶体管组件的功能性的方法的示例的流程图，该方法包括对晶体管组件的内部电容的充电状态的第一改变和第二改变；

图5和图6示意性地示出了基于晶体管部件的驱控电压的信号曲线的内部电容的充电状态的第一改变和第二改变的示例；

图7示出了具有晶体管组件的电路布置和用于检查晶体管组件的功能性的电路；

图8示出了信号曲线，其描述了用于检查晶体管组件的功能性的方法的第一示例；

图9A和9B示出了适合于执行根据图8的方法的电路装置的示例；

图10示出了被设计为提供两个不同的电源电压的电压电源电路的示例；

图11是具有晶体管部件和外部放电电阻的电路的示例；

图12示出了信号曲线，其描述了用于检查外部放电电阻的方法；

图13示出了根据图9的电路的变型；

图14示出了时间曲线，其描述了应用图13所示的电路检查晶体管部件的功能性的方法；

图15示出了根据图13的电路的变型；

图16示出了时间曲线，其描述了应用图15所示的电路检查晶体管组件的功能性的方法；

图17示出了根据图15的电路的变型；

图18示出了时间曲线，其描述了应用图17所示的电路检查晶体管部件的功能性的方法；

图19示出了根据图17的电路的变型；和

图20示出了信号曲线，其描述了用于检查晶体管组件的功能性的另一种方法。

在附图中，相同的附图标记表示相同的特征。当然，除非另有明确说明，否则本文所述的各种示例性实施例的特征可以彼此组合。

具体实施方式

图1示出了具有晶体管组件1、用于驱控晶体管组件1的驱动器电路2和负载Z的电路的示例，负载与晶体管组件的负载路径D-S串联。图1中的负载Z表示经由晶体管组件1获得电流I_DS的任何电负载或任何电路。晶体管组件1的负载路径和负载Z的串联电路例如连接在用于正电源电位与负电源电位或接地GND的端子之间，在该串联电路上施加有电源电压V+(以下也称为负载电源电压)。

在图1所示的示例中，晶体管组件1具有高边开关的功能，即该开关是其负载路径连接在负载Z和用于正电源电位的节点之间的电子开关。但是，这仅仅是一个示例。晶体管组件1的负载路径和负载Z也可以以任何其他配置互连。因此，晶体管组件1还可以具有低边开关的功能，即该开关是连接在负载与负电源电位或接地GND之间的开关。

晶体管组件1是电压驱控的晶体管组件，其根据施加在驱控端子之间的驱控电压V_GS导通或截止。图1中的晶体管部件是具有栅极端子G、漏极端子D和源极端子S的MOSFET。该MOSFET的负载路径在漏极端子D和源极端子S之间延伸。该MOSFET的驱控端子在图1所示的示例中是栅极端子G和源极端子S；因此，驱控电压V_GS是栅极端子G和源极端子S之间的电压。然而仅仅是一个示例的是，源极端子S是晶体管部件1的负载路径端子之一同时还是驱控端子之一。驱控电压施加在其间的驱控端子也可以与负载路径端子分开。因此，根据另一示例(未示出)，第二驱控端子与晶体管组件的第二负载路径端子分离。

在任何情况下，晶体管组件1均取决于在驱控端子G，S之间施加的驱控电压V_GS而导通和截止，其中，例如当驱控电压V_GS高于晶体管组件的阈值电压Vth时，晶体管组件1导通，而当驱控电压V_GS低于阈值电压Vth时，晶体管组件1截止。这在图2中示出。

图2示意性地示出了驱控电压V_GS和负载路径电压V_DS随时间的时间曲线，该负载路径电压是第一负载路径端子D和第二负载路径端子S之间的电压。在图2所示的示例中，驱控电压V_GS具有低于阈值电压Vth的关断电平V_OFF或高于阈值电压Vth的接通电平V_ON。当驱控电压V_GS具有关断电平V_OFF时，晶体管组件1处于关断状态。在这种情况下，晶体管组件截止，使得负载路径电压V_DS基本上等于负载电源电压V+。当驱控电压V_GS具有接通电平V_ON时，晶体管组件1处于接通状态。负载路径电压V_DS在这种情况中明显比在关断状态中小，并且基本上由流过晶体管组件1的负载电流I_DS乘以晶体管组件的接通电阻得出，其中接通电阻是处于接通状态的晶体管组件的电阻。

在图2所示的示例中，驱控电压V_GS在第一时间点t01超过阈值电压Vth，其中晶体管组件从该时间点转入接通状态，并且负载路径电压V_DS下降。在图2所示的示例中，从第二时间点t02开始，驱控电压V_GS开始下降，其中在第三时间点t03，驱控电压V_GS低于阈值电压Vth，使得晶体管组件从该时间点t03开始截止。

在图1所示的示例中，通过驱动器电路2对晶体管组件1进行驱控，该驱动器电路获取驱控信号S_DRV和第一电源电压V_SUP1。考虑到驱控信号S_DRV，驱动器电路2被设计为从第一电源电压V_SUP1产生驱控电压V_GS。特别地，驱动器电路2被构造为：在驱控信号S_DRV具有指示晶体管组件1应被接通的信号电平时，产生驱控电压V_GS的接通电平V_ON；并且当驱控信号S_DRV具有指示应该关断晶体管组件1的信号电平时，产生驱控电压V_GS的关断电平V_OFF。可选地，串联电阻21连接在驱动器电路2的输出与由第一和第二驱控端子G，S形成的晶体管组件1的驱控输入之间。

图3A示出了驱动器电路2的示例，该驱动器电路2被设计为基于驱控信号S_DRV和第一电源电压V_SUP1来生成驱控电压V_GS。该驱动器电路2包括带有高边开关(HS开关)21和低边开关(LS开关)22的半桥，其中这些开关21、22的负载路径连接在电源端子与晶体管组件1的第二驱控端子(源极端子S)之间，使得在半桥上施加第一电源电压V_SUP1。由HS开关21和LS开关22共有的电路节点形成的半桥的输出连接到晶体管组件1的第一驱控端子(栅极端子G)。在该驱动器电路2中，驱控电压V_GS是LS开关22上的电压。半桥的两个开关21、22根据驱控信号S_DRV被驱控并且彼此互补，使得同一时刻两个开关21、22中的仅一个是导通的。为了产生驱控电压V_GS的接通电平V_ON，例如驱控HS开关21导通并且LS开关22截止。以相应的方式，驱控HS开关21截止并且LS开关22导通，以产生关断电平V_OFF，其中在图3A所示的示例中，关断电平V_OFF对应于零电压。取决于驱控信号S_DRV驱控两个开关21、22可以通过可选的控制电路23来执行。

HS开关21和LS开关22可以被设计为任意的电子开关，特别是HS开关可以被设计为双向截止的电子开关。

参照图3B，例如，如果HS开关21和LS开关22被实现为互补晶体管(它们分别获得驱控信号S_DRV)，则可以省略如图3A所示的控制电路23。HS开关21例如是p导通的MOSFET(p-MOSFET)，而LS开关22是n导通的MOSFET(n-MOSFET)。这两个MOSFET21、22例如互连，使得它们的漏极端子彼此连接并且连接至晶体管组件的栅极端子G。

根据图3B的p-MOSFET 21和n-MOSFET 22可以被实现为单向截止组件，这些单向截止组件在被驱控状态中能够截止仅具有一种特定极性的电压，而在电压具有相反极性时，无论MOSFET的开关状态如何(即无论MOSFET被驱控导通或截止)，内部体二极管均被导通。在图3B所示的示例中，n-MOSFET 22被互连，使得当驱控电压V_GS为正时，n-MOSFET在被驱控截止的状态中截止。p-MOSFET 21被互连，使得当驱控电压V_GS小于或等于第一电源电压V_SUP1时，p-MOSFET在被驱控截止的状态中截止。

可选地，二极管24可以与p-MOSFET 21串联，该二极管被极化，使得其与p-MOSFET21的内部体二极管(未示出)反串联。由此，驱控电压V_GS可以上升到第一电源电压V_SUP1的值以上，这对于检查晶体管组件1的功能可能是必要的，这将在下面详细说明。

参考图1，晶体管组件在驱控端子G，S之间具有内部电容11，该内部电容在MOSFET中通常被称为栅极-源极电容，并且在下面也被称为晶体管组件1的驱控电容。另外，晶体管组件1具有与驱控电容11平行的内部电阻12，其通常被称为MOSFET中的栅极-源极电阻，并且代表驱控电容11的泄漏电流行为。理想的是，该内部电阻12的电阻值R_GS很高(例如在几千兆欧姆(GΩ)或更高的范围内)。驱控电容11的电容值C_GS尤其取决于晶体管组件1的相应设计。

在各种应用中，特别是在对安全严格要求的应用中，例如在汽车中，期望在操作期间检查晶体管组件1的功能。晶体管组件1的功能性基本上取决于内部电阻12的电阻值R_GS和驱控电容11的电容值C_GS，其中例如当电阻值R_GS高于预定最小值时并且当电容值C_GS位于预定电容范围内、即满足以下公式时，则假定晶体管组件1具有规定的功能性：

R_GS>R_{GS_MIN} (1a)，

C_{GS_MIN}<C_GS<C_{GS_MAX} (1b)，

其中，R_{GS_MIN}表示内部电阻12的电阻值R_GS的最小值，C_{GS_MIN}和C_{GS_MAX}定义驱控电容11的电容值C_GS的允许范围。期望在晶体管组件1的操作期间，如下检查电阻值R_GS和电容值C_GS：这些值是否均在允许的范围内，即这些值是否满足例如在(1a)和(1b)下定义的条件，以便基于此可以推断晶体管组件1的功能性。根据一个示例，假设当电阻值R_GS小于最小值R_{GS_MIN}或者当电容值C_GS在根据(1b)所定义的范围之外时，则晶体管组件1不再起作用。

下面说明用于检查晶体管组件的功能性的这种方法的示例。仅用于解释的是，这些示例中的晶体管组件1是MOSFET，其驱控输入端由栅极端子G和源极端子S形成。但是，这仅仅是一个示例。所述方法用于根据检查内部电容11和内部电阻12来检查晶体管组件1的功能性，该方法不是局限于MOSFET，而是可以应用于具有绝缘栅极的任何其他电压驱控的晶体管组件，例如IGBT、HEMT(高电子迁移率晶体管)等等。在下面阐述的示例中所示的MOSFET是常关n导通的MOSFET。这也只是一个示例。该方法还适用于p导通的MOSFET以及常关和常开MOSFET，其中MOSFET的各个类型(n导通或p导通、常关或常开)仅通过其相应的阈值电压区分开。

在图4中借助于流程图示出了用于检查晶体管组件1的功能性的方法的示例。该方法包括：对晶体管组件1的驱控端子G，S之间存在的内部电容11的充电状态的第一改变(参见图4中的101)；基于对充电状态的第一改变，确定内部电容11的电容值C_GS(参见图4中的102)；对内部电容11的充电状态的第二改变(参见图4中的103)；以及基于所确定的电容值C_GS和对充电状态的第二改变，评估驱控端子G，S之间存在的内部电阻12的电阻值R_GS(参见图4中的104)。对内部电容11的充电状态的第一和第二改变分别与驱控电压V_GS的改变相关。

根据一个示例提出，执行充电状态的第一改变，使得在对充电状态的第一改变期间驱控电压V_GS与阈值电压Vth之间的差增大。由此防止了对内部电容11的充电状态的第一改变以不期望的方式影响晶体管组件1的开关状态。如果例如将晶体管组件1实现为n导通的MOSFET并且应在接通状态下检查晶体管组件1的功能性，则在第一改变期间例如改变内部电容11的充电状态，使得驱控电压V_GS相对于接通电平V_ON继续上升。这在图5中示意性地示出。在第二改变期间，驱控电压则会再次沿接通电平方向下降。

如果将晶体管组件1例如实现为n导通的MOSFET并且应在关断状态下检查晶体管组件1的功能，则在第一改变期间例如改变内部电容11的充电状态，使得驱控电压V_GS相对于关断电平V_OFF继续下降。这在图6中示意性地示出。在第二改变期间，驱控电压则会再次沿关断电平的方向上升

在根据图5的示例中和在根据图6的示例中，在检查阶段期间，驱控电压V_GS与阈值电压Vth之间的差都增高，以便防止检查晶体管组件1的功能性影响其开关状态。“检查阶段”至少包括所说明的、对内部电容11的充电状态的第一和第二改变。

参考图7，例如通过检查电路3对内部电容11和内部电阻12进行检查，该检查电路连接到晶体管组件1的驱控输入端G，S。下面更详细地说明用于实现该检查电路3的及其工作原理的示例。

在下面说明的示例中，分别假设：当晶体管组件1在接通状态时，对晶体管组件1的功能性进行检查。因此，在这些示例中，驱控电压V_GS具有接通电平V_ON，并且在对内部电容11的充电状态的第一改变期间，驱控电压V_GS继续上升。但是，这仅是示例。还可以以简单的方式修改下面说明的示例，使得在关断状态下对晶体管组件1的功能性进行检查，并且在对内部电容11的充电状态的第一改变期间，驱控电压V_GS继续下降。

图8示出了用于检查内部电容11和内部电阻12的方法的示例。在该方法中，对内部电容11的充电状态的第一改变包括：以恒定的充电电流I3对内部电容11充电，从而驱控电压V_GS从接通电平V_ON开始至少近似线性增加。为了确定电容值C_GS，在该方法中测量：在充电电流I3流动时，驱控电压V_GS的特定改变需要多长时间。更准确地，在该方法中确定驱控电压V_GS从第一电压电平V1上升到较高的第二电压电平V2持续多长时间。第一电压电平V1高于接通电平，并且在图8所示的示例中在第一时间点t11达到第一电压电平。该第一时间点t11位于检查过程的起始时间点t01之后，其中从起始时间点t01起，电容11由接通电平V_ON开始被充电。

如图8所示，驱控电压V_GS在第二时间点t12达到第二电压电平V2。根据第一和第二时间点t11，t12之间的时间差Δt1＝t12-t11以及第二电压电平V2与第一电压电平V1之间的电压差ΔV＝V2-V1，可以确定电容值C_GS如下：

在图8所示的示例中，对充电状态的第二改变包括：仅通过内部电阻12对内部电容11放电，由此从第二时间点t12起，驱控电压V_GS沿接通电平V_ON的方向呈指数下降。在图8所示的示例中，从第二时间点t12开始，驱控电压V_GS由以下得出：

其中τ1表示由内部电容11和内部电阻12形成的RC器件的时间常数，该时间常数由下式给出：

τ1＝C_GS·R_GS (4)。

因此，在考虑到先前确定的电容值C_GS的情况下，可以根据时间常数τ1确定内部电阻的电阻值R_GS。例如，通过确定直到驱控电压V_GS从预定电压电平(例如第二电压电平V2)下降到另一预定电压电平(例如第一电压电平V1)为止所需的时间段，来确定时间常数τ1。令t13为第三时间点，在该时间点上，驱控电压V_GS又下降到第一电压电平V1，并且Δt2＝t13-t12为驱控电压V_GS从第二电压电平V2下降到第一电压电平V1的时间段。考虑公式(3)，对于在第三时间点t13的驱控电压V_GS(t13)适用的是：

基于公式(5a)对于时间常数τ1适用的是：

其中，Δt2表示第三时间点t13与第二时间点t12之间的时间差。考虑到如此获得的时间常数τ1并考虑到先前所确定的电容值C_GS，可以在考虑等式(4)的情况下确定内部电阻12的电阻值R_GS，或至少如下对其评估：该电阻值R_GS是否高于期望的最小电阻值R_{GS_MIN}。

仅出于说明目的，假定在图8所示的示例中，对充电状态的第二改变包括：将内部电容C_GS从第二电压电平V2放电到第一电压电平V1，并确定为此所需的时间段Δt2。当然，也可能在驱控电容12的放电过程器件测量一个所需的时间段，以将驱控电容11从除第二电压电平V2以外的任何电压电平放电到除第一电压电平V1以外的任何其他电压电平。

图9A示出了检查电路3的示例，该检查电路被设计为执行图8所示的方法。该检查电路3包括：控制器31，其被设计为控制检查方法；电流源32，其被设计为提供恒定的充电电流I3；以及开关33，其在下文中也被称为充电开关。电流源32和开关33的串联电路被连接在用于电源电位的另一端子与第一驱控端子(栅极端子)G之间。在用于电源电位的另一端子与第二驱控端子(源极端子)之间施加高于第一电源电压V_SUP1的第二电源电压V_SUP2，使得当开关33合闸时，在驱控端子G，S之间近似施加第二电源电压V_SUP2。开关33根据控制信号S33开闸或合闸，该控制信号S33由控制器31产生。

在图9A所示的示例中、以及在下面说明的示例中，开关33可以被实现为任何电子开关，特别是被实现为双向截止的电子开关。根据图9B中所示的示例，开关33包括诸如p-MOSFET的MOSFET 33₁，以及与MOSFET 33₁串联连接的二极管33₂，该二极管与MOSFET 33₁的体二极管(未示出)反串联。MOSFET 33₁和二极管33₂互连，使得在MOSFET 33₁驱控导通时，驱控电容可以被充电，但是防止了驱控电容11经由MOSFET 33₁的放电。

参照图9A，检查电路3还包括比较器34，该比较器在第一输入处获取驱控电压V_GS，并且可选地在第二输入处获取第一电压电平V1或第二电压电平V2。两个电压电平V1，V2中的哪一个被馈送到比较器34也由控制器31控制，这在图9中由此示出，即通过控制器31控制的转换开关35被连接在比较器34的第二输入的上游。控制器31根据控制信号S35切换该转换开关，由此通过控制器31控制，第一电压电平V1或第二电压电平V2被输送到比较器34的第二输入。

控制器31被设计为：在检查过程开始时将第一开关33合闸以检查内部电容11和内部电阻12，从而根据由电流源32提供的恒定充电电流I3对内部电容11充电；以及驱控转换开关35，使得比较器34在其第二输入首先获得第一电压电平V1。如果驱控电压V_GS达到第一电压电平V1，则比较器的输出信号S34(其被输送给控制器31)改变。然后，控制器31切换转换开关35，使得比较器34的第二输入获取第二电压电平V2。另外，当比较器输出信号S34指示驱控电压V_GS已经上升到第二电压电平V2时，控制器31将开关33开闸以结束充电过程。另外，控制器31获取驱控电压V_GS或获取代表驱控电压的信号，并且控制器被设计为以上述方式确定内部电容11的电容值C_GS。通过比较器输出信号S34在控制器31中用信号表示第一时间点t11和第二时间点t12，第一时间点t11在驱控电压V_GS达到第一电压电平V1时存在，第二时间点t12在驱控电压V_GS到达第二电压电平V2时存在。

当驱控电压V_GS达到第二电压电平V2时，控制器31切断开关33，使得内部电容11不再被充电并且经由内部电阻12被放电。另外，控制器31切换转换开关S35，使得第一电压电平V1再次施加在比较器34的第二输入处。根据比较器输出信号S34，将第三时间点t13以信号告知控制器31，其中该时间点在驱控电压V_GS下降到第一电压电平V1以下时出现。

基于驱控电压V_GS、第二时间点t12与第三时间点t13之间的时间差，并且基于预先确定的电容值C_GS，控制器31然后能够评估内部电阻12的电阻值R_GS。

控制器31可以被设计为在每个检查过程之后输出状态信号S_STATUS，该状态信号指示检查是否是无错误地进行或者是否已经发生错误，其中当电容值C_GS或者电阻值R_GS位于分别期望的范围(参见(1a)和(1b))之外时，则假定存在错误。在检测到故障时，高级别的控制器(未示出)可以采取适当的措施，例如以适当的方式中断施加在晶体管组件1与负载Z的串联电路上的电源电压。

图10示出了电源电路5的示例，该电源电路5被设计为：基于负载电源电压V+产生驱动器电路2的第一电源电压V_SUP1和检查电路3的第二电源电压V_SUP2。在此示例中，这两个电源电压V_SUP1，V_SUP2高于负载电源电压V+，其中第一电源电压V_SUP1可用在第一电源电容54₁上，第二电源电压V_SUP2可用在第二电源电容54₂上。具有电感53和第一开关51的升压转换器获取负载电源电压V+并为两个电容54₁、54₂提供充电电流I53。升压转换器提供的充电电流I53经过相应的开关55₁、55₂流到电源电容54₁、54₂。控制器56驱控升压转换器的开关51和开关55₁、55₂，这两个开关中的一个开关连接在升压转换器与第一电源电容54₁之间，而另一个连接在升压转换器与第二电源电容54₂之间。连接在升压转换器与第一电源应电容54₁之间的开关55₁在下面也被称为第一充电开关，并且连接在升压转换器和第二电源电容54₂之间的开关55₂在下面也被称为第二充电开关。

控制器56例如获取代表第一供应电压V_SUP1的第一供应信号S_VSUP1、代表第二供应电压V_SUP2的第二供应信号S_VSUP2和代表升压转换器提供的充电电流的电流信号S_I53。电流测量信号S_I53可以例如通过测量与升压转换器的开关51串联的电阻52(图10中的虚线所示)上的电压V52来获得。可以使用传统的电压传感器基于电源电压V_SUP1，V_SUP2获得电源信号S_VSUP1，S_VSUP2。

每当通过控制器56经由相应的控制信号S51接通升压转换器的开关51时，能量就被存储在升压转换器的电感器53中。当开关51关断时，该能量经由第一和第二充电开关55₁、55₂和相应的存储电容54₁、54₂中的至少一个被释放。根据一个示例，控制器56被设计为在升压转换器的开关51关断之前通过相应的控制信号S55₁，S55₂接通两个充电开关55₁、55₂中的至少一个，从而使放电电流路径始终可用于电感器53。

控制器被设计为：例如每当两个电源电压V_SUP1，V_SUP2中的至少一个低于相应的设定点时就启动升压转换器。“激活升压转换器”是指反复地接通和关断开关51。在激活升压转换器时，连接到电源电容54₁、54₂(具有低于相应设定点的电源电压V_SUP1，V_SUP2)的充电开关55₁、55₂可以持续接通、或按节拍地接通或关断，直到电源电压上升到相应的设定点。当然，在对电源电容54₁、54₂充电时可以提供一个滞后，使得当两个电源电压V_SUP1，V_SUP2中的至少一个下降到相应的下阈值时，升压转换器总是被激活，并且当两个电源电压V_SUP1，V_SUP2中一个或当这两个电压都上升直到相应的上阈值时，升压转换器被再次去激活。

根据一个示例，两个充电开关55₁、55₂每个被实现为MOSFET，例如n-MOSFET，并且被互连以使得它们在关断状态(即，在截止状态)下防止相应的供应电容54₁、54₂被充电。在两个充电开关55₁、55₂实现为MOSFET时，根据一个示例，二极管57₁、57₂与两个充电开关55₁、55₂中的每一个串联连接。两个二极管57₁、57₂中的每一个反向串联连接分别连接的MOSFET55₁、55₂的体二极管(未示出)，使得在MOSFET 55₁、55₂导通时，在任何情况下都防止了相应的电源电容54₁、54₂通过MOSFET放电。

根据图11所示的示例，可以在晶体管组件1的驱控端子G，S之间连接外部电阻25，其中该电阻25在驱动电路去激活时应确保两个驱控端子G，S处于大致相同的电位，因此第一驱控端子G不会浮置。当内部电阻完好无损时，该外部电阻25的电阻值R_S远低于内部电阻12的电阻值R_GS。为了防止外部电阻25影响对内部电容11和内部电阻12的检查，根据一个示例，提供了另一开关36，其与外部电阻25串联并且由检查电路3的控制器31驱控。在该示例中，控制器31被设计为：在检查过程期间、即在对内部电容11的充电状态的第一改变和第二改变期间，将开关S36开闸，使得在对充电状态的第一改变期间，充电电流I3基本上仅流入内部电容11，并且在对充电状态的第二改变期间，内部电容11基本上仅通过内部电阻12放电。

根据一个示例提出，检查晶体管组件1的功能性还包括检查外部电阻25。能以与检查内部电阻12相同的方式检查外部电阻25。这样的一个示例在图12中示出。为了检查外部电阻25，例如通过充电电流I3对内部电容11充电，直到驱控电压V_GS达到预定的V2′为止。在该充电过程期间，例如，将开关36开闸，从而充电电流I3基本上仅流入内部电容11。

在通过驱控电压V_GS达到预定电压电平V2′之后，充电过程结束并且将开关36合闸，使得内部电容11通过内部电阻12和外部电阻25的并联电路放电。由于通过内部电阻12和外部电阻25放电而对内部电容11的充电状态的这种改变在下文中也被称为对第三充电状态的改变。由于外部电阻25的电阻值明显低于内部电阻12的电阻值，因此放电过程基本上由外部电阻25的电阻值R_S确定。相应于参考图8解释的示例，确定直到驱控电压V_GS从指定电压电平V2'下降到另一预定电压电平V1'所需的时间段，其中考虑到该时间段和预定电压电平V1'，V2并且考虑到电容值C_GS，可以确定外部电阻25的电阻值。可以在图12所示的内部电容11的充电过程期间确定电容值C_GS，具体而言，以与先前根据图8说明的相同方式来确定。另外，还可能首先执行根据图8说明的检查过程，并且还可以使用以此方式获得的电容值C_GS来检查外部电阻25。

图13示出了图11中所示的检查电路3的变型。在图13中所示的示例中，电阻37取代电流源而存在，在开关33合闸时，通过电阻37对内部电容11充电。参照图7、9、10、11和13，可以在驱动器电路2的输出和第一驱控端子G之间连接电阻21(其通常被称为栅极串联电阻)。在晶体管组件1被驱动器电路2导通或截止地驱控时，该电阻21影响流到内部电容11上的电流或从内部电容11流动的电流的大小。检查电路3可以连接到驱控输入，使得串联电阻21位于驱动器电路2的输出与一节点之间，检查电路3在该节点馈送充电电流I3。在这种情况下，串联电阻21不影响内部电容11的充电过程。如图13所示，串联电阻21还可以连接在第一驱控端子G与检查电路3馈送充电电流I3的节点之间。在这种情况下，串联电阻21影响内部电容11的充电过程，并且也可以省略检查电路3中的电阻37。

检查电路3可以被实现为集成电路。在这种情况下，可以额外地与电阻37并联设置外部电阻41。该外部电阻41可用于限定当开关33合闸时流动的充电电流I3。

在图14中示出了可以由图13所示的电路执行的检查方法的示例，其中图14示出了开关33的驱控信号S33和驱控电压V_GS的时间曲线。在该方法中，检查过程在初始时间点t20开始，在该时间点开关33合闸，从而驱控电压V_GS升高。在此示例中，驱控电压V_GS根据

呈指数增长，其中该指数增加的时间常数τ2由下式给出

τ2＝R·C_GS (7)，

其中R表示连接在开关33与第一驱控端子G之间的电阻或电阻网络的电阻值。该电阻网络可以包括串联电阻21、检查电路3的电阻37和外部电阻41或这些电阻的任意组合。

与根据图8的方法一样，根据图14的方法例如提出，测量在第一时间点t21和第二时间点t22之间经过的时间段，其中第一时间点t21是驱控电压V_GS达到第一电压电平V1的时间点，并且第二时间点t22是驱控电压V_GS达到第二电压电平V2的时间点。在获知电压电平V1，V2以及第一和第二时间点之间的时间差t22-t21时，可以在获知电阻网络的电阻值R时根据指数形的充电特征曲线，确定内部电容值C_GS。对内部电容11的充电状态的第二改变可以在该方法中以与根据图8所说明的相同方法进行，以便以此方式评估内部电阻12的电阻值R_GS。

如在图11中示出的示例中那样，在图13中示出的电路在驱控端子G，S之间也可以具有外部电阻；然而，该电阻在图13中未示出。

图15示出了图13所示的电路的变型。在图15所示的电路中，检查电路3包括具有存储电容373、电阻372和充电开关371的电容性存储电路37，其中充电开关371、电阻372和存储元件373的串联电路连接在用于电源电位的另一端子与第二驱控端子(源极端子S)之间，从而第二电源电压V_SUP2施加在串联电路上。内部电容11的充电开关33连接到电容性存储电路37的充电开关317与电阻372之间的一个节点。

电容性存储电路37的充电开关371由控制器31驱控。在该检查电路中，在检查过程之前，通过将充电开关371合闸，将存储电容373充电至第二电源电压V_SUP2。此后，将电容性存储电路37的充电开关371开闸，并且将用于内部电容11的充电开关33合闸，从而内部电容11与存储电容373和电阻372的串联电路并联连接，由此对内部电容11进行充电。

图16示出开关33的驱控信号S33和驱控电压V_GS的时序图，该图示出在时间点t30开始的该充电过程。在图15和图16中，V_CC表示具有存储电容373和电阻372的串联电路上的电压。在存储电容373和内部电容11之间的充电开关33合闸时，驱控电路V_GS上升，存储电容C_C上的电压V_CC以相同的程度下降。电容C_C上的电压V_CC的下降和驱控电压V_GS的上升均以指数方式发生，然而这在图16中未示出。

在图16所示的示例中，对内部电容11的充电状态的第一改变包括对内部电容11充电，其中为了确定电容值C_GS，例如确定直到驱控电压V_GS从第一电压电平V1上升到第二电压电平V2所经过的时间段。在获知这些电压电平V1，V2、所确定的时间段以及在获知存储电容C_C的电容值时，可以确定内部电容11的电容值C_GS。

在图15所示的示例中，例如选择存储电容373，使得其电容值C_C在内部电容11没有误差时位于内部电容11的电容值C_GS的数量级。储存电容373的电容值C_C例如是完好的内部电容11的电容值C_GS的0.5倍至10倍。

图17示出了图16所示的检查电路的变型。在图17所示的检查电路3中，省略了电阻372，并且选择了存储电容373，使得其电容值C_C明显低于完好的内部电容11的电容值C_GS。图18中示出了一种用于根据该检查电路3来检查晶体管组件1的功能性的方法，其中图18示出了以下各项的时间曲线：连接在电容性存储电路37和第一驱控端子G之间的充电开关33的驱控信号、电容性存储电路37的充电开关371的驱控信号S371和驱控电压V_GS。在该方法中，控制器31互补地驱控两个充电开关371，33，其中每当充电开关371合闸时，存储电容373被充电，而当每次开关33开闸时，存储电容373沿内部电容11的方向被放电。可以近似地假定，每当开关33合闸时，大约相等的电荷量被传输到内部电容11上，由此提高驱控电压V_GS。为了检查电容值C_GS，现在例如可以确定允许驱控电压V_GS从第一电压电平V1上升到第二电压电平V2所需的时间段。可替代地，可以计算允许驱控电压V_GS从第一电压值V1上升到第二电压值V2所需的充电周期的数量。在获知两个充电开关371、33被驱控的频率以及获知两个电压电平V1，V2时，可以根据这些充电周期的数量或根据所测量的时间段来确定电容值C_GS。

对内部电容11的充电状态的第二改变可以以与前述方法相同的方式发生，使得内部电阻12的电阻值R_GS能够在获知所确定的电容值C_GS时以与上述相同的方式被确定或评估。

图19示出了图17所示的电路的变型。根据图19的电路具有电荷泵38，其基于第一电源电压V_SUP1按节拍对存储电容381进行充电，并且然后沿内部电容11的方向对其进行放电。充电电容381例如经由整流元件、例如二极管37连接到第一驱控端子G。另外，电容381的背离整流器元件37的端子通过第一开关382连接到用于第一电源电位V_SUP1的端子，并且通过第二开关383连接到第二驱控端子S。在朝向整流器元件37的端子和用于第一电源电压V_SUP1的端子之间还连接有另一个整流器元件384。

两个开关382、383由控制器36互补地驱控，其中每当第二开关383合闸时，充电电容381就被充电到第一电源电压V_SUP1。当第二开关383开闸并且第一开关382合闸时，充电电容381沿内部电容11的方向放电。对内部电容11的充电状态的第一改变以与根据图18所说明的相同方式进行，从而可以以与参考根据图18所说明的相同方式来确定电容值C_GS。

如上所述，为了检查晶体管组件1的功能性，除了内部电容11和内部电阻12之外，还可以检查外部电阻25的存在或电阻值。对该外部电阻25的检查可以在单独的检查周期中进行，根据图12所述。然而，也可以在检查内部电阻12的相同检查周期中检查该外部电阻25。这样的一个示例在图20中示出。

在根据图20的示例中提出，在内部电容11已经被充电到第二电压电平V2之后，执行对内部电容11的充电状态的第二改变，这通过内部电容11首先仅经由内部电阻12放电来实现。在图20中，在驱控电压V_GS达到第二电压电平V2的第二时间点t52和第三时间点t53之间示出该第二改变，其中第三时间点t53代表驱控电压V_GS已经下降到第三电压电平V3的时间点。根据第二和第三电压电平V2，V3并且根据第三时间点t53与第二时间点t52之间的时间差并且在获知事先所确定的电容值C_GS时，可以评估内部电阻12的电阻值R_GS。

在图20所示的方法中还提出，在时间点t54接入外部电阻25，并确定直到驱控电压V_GS下降到另一电压电平(例如第一电压电平V1)为止所经过的时间差。在获知时间点t55，t54之间的时间差并且获知驱控电压V_GS在这些时间点t54，t55上具有的电压值之间的差值时，可以评估外部电阻25。在图20所示的示例中，外部电阻25的评估在内部电阻12的评估之后进行。然而，这仅是示例。还可能首先接入外部电阻25以评估外部电阻25，然后再次停用外部电阻以评估内部电阻12。

另外，在图20所示的示例中，还可以评估驱动器电路2的LS开关22。为此，该LS开关22例如在一定时间段内接通，这在图20的示例中在时间点t53和t54之间示出，并且坚持在该时间段期间内部电容11是否被一直放电使得V_GS在该时间段下降了至少一个预定值。对内部电容11的充电状态的由此所得改变以下称为充电状态的第四改变。选择LS开关22在此期间合闸的时间段，以使驱控电压V_GS并不下降到接通电平V_ON以下。可替代地，还可以该电压，使得在LS开关22合闸时驱控电压V_GS将下降该电压，并且可以测量为此所需的时间段。如果驱控电压V_GS在LS开关22的预定接通持续时间内没有下降预定值，或者驱控电压V_GS下降预定值所需的时间比预定时间段长，则表明LS开关22出现故障。

在图20所示的示例中，在对内部电容充电之后，首先检查内部电阻12，然后检查LS开关22，并且然后检查外部电阻25。在对内部电容的充电状态的第一改变之后还进行对充电状态的第二改变，然后是对充电状态的第四改变，并且然后是对充电状态的第三改变。但是，这仅是示例。对充电状态的这些改变以及对内部电阻12、外部电阻25和LS开关22的相关检查可以任何顺序执行。

Claims (20)

1.一种用于检查晶体管组件(1)的功能性的方法，其中所述方法包括：

对所述晶体管组件的驱控端子(G，S)之间存在的内部电容(11)的充电状态的第一改变；

基于所述充电状态的所述第一改变，确定所述内部电容(11)的电容值(C_GS)；

对所述内部电容(11)的所述充电状态的第二改变；以及

基于所确定的所述电容值(C_GS)和对所述充电状态的所述第二改变，评估所述驱控端子(G，S)之间存在的内部的电阻(12)的电阻值(R_GS)。

2.根据权利要求1所述的方法，

其中，所述晶体管组件(1)具有阈值电压(Vth)，以及

其中，对所述内部电容(11)的所述充电状态进行所述第一改变，使得在所述驱控端子(G，S)之间施加的驱控电压(V_GS)与所述阈值电压(Vth)之间的差增大。

3.根据权利要求2所述的方法，

其中，当所述驱控电压(V_GS)具有接通电平(V_ON)时，对所述内部电容(11)的所述充电状态进行所述第一改变和所述第二改变。

4.根据权利要求1至3中任一项所述的方法，其中，确定所述电容值(C_GS)包括：

在对所述充电状态的所述第一改变期间测量一时间段，在该时间段期间，在所述驱控端子(G，S)之间施加的驱控电压(V_GS)从第一定义电压电平(V1)改变到第二定义电压电平。

5.根据权利要求4所述的方法，其中，对所述充电状态的所述第一改变包括：

以基本恒定的充电电流对所述内部电容充电。

6.根据权利要求4所述的方法，其中，对所述充电状态的所述第一改变包括：

向具有所述内部电容(11)和充电电阻(37)的串联电路施加基本恒定的电压(V_SUP2)。

7.根据权利要求1至3中任一项所述的方法，

其中，对所述充电状态的所述第一改变包括借助于充电脉冲对所述内部电容(11)逐步充电，以及

其中，确定所述电容值(C_GS)包括在对所述充电状态的所述第一改变期间的以下一项：

确定一时间段，在该时间段期间，在所述驱控端子(G，S)之间施加的驱控电压(V_GS)从第一定义电压电平(V1)改变到第二定义电压电平；或者

确定多个充电脉冲，通过所述充电脉冲，在所述驱控端子(G，S)之间施加的所述驱控电压(V_GS)从所述第一定义电压电平(V1)改变到所述第二定义电压电平。

8.根据前述权利要求中任一项所述的方法，

其中，对所述内部电容(11)的所述充电状态的所述第二改变包括：

仅通过在所述驱控端子(G，S)之间存在的所述电阻(12)对所述内部电容(11)放电。

9.根据权利要求8所述的方法，其中，评估所述驱控端子(G，S)之间存在的所述电阻(12)包括：

确定一时间段，在该时间段期间，在所述驱控端子(G，S)之间施加的驱控电压(V_GS)从第三定义电压电平(V2)变为第四定义电压电平(V1；V3)。

10.根据权利要求9所述的方法，其中，所述第三定义电压电平等于所述第一定义电压电平(V1)，并且所述第四定义电压电平等于所述第二定义电压电平(V2)。

11.根据前述权利要求中任一项所述的方法，所述方法还包括：

在对所述充电状态的所述第二改变之前或之后，对所述内部电容(11)的所述充电状态的第三改变；以及

基于对所述充电状态的所述第三改变，评估连接在所述驱控端子(G，S)之间的外部电阻(25)的电阻值，

其中，对所述充电状态的所述第三改变包括所述内部电容(11)通过所述内部电阻(12)和所述外部电阻(25)放电。

12.根据前述权利要求中任一项所述的方法，所述方法还包括：

在对所述充电状态的所述第二改变之前或之后，对所述内部电容(11)的所述充电状态的第四改变；以及

评估连接到所述驱控端子(G，S)的驱动器电路(2)的功能性，

其中，对所述充电状态的所述第四改变包括所述内部电容(11)通过所述驱动器电路(2)的电子开关(22)放电。

13.一种电子电路，所述电子电路被设计为：

待被连接至晶体管组件(1)的驱控端子(G，S)；

对所述晶体管组件的所述驱控端子(G，S)之间存在的电容(11)的充电状态执行第一改变；

基于对所述充电状态的所述第一改变，确定所述电容(11)的电容值(C_GS)；

对所述晶体管组件的所述驱控端子(G，S)之间存在的所述电容(11)的充电状态执行第二改变；

基于所确定的所述电容值(C_GS)和对所述充电状态的所述第二改变，确定所述驱控端子(G，S)之间存在的电阻(12)的电阻值(R_GS)。

14.根据权利要求13所述的电子电路，所述电子电路被设计为：执行对所述内部电容(11)的所述充电状态的所述第一改变，以使在所述驱控端子(G，S)之间施加的驱控电压(V_GS)与所述晶体管组件(1)的阈值电压(Vth)之间的差增大。

15.根据权利要求13或14所述的电子电路，所述电子电路被设计为：当所述驱控电压(V_GS)具有接通电平(V_ON)时，对所述内部电容(11)的所述充电状态执行所述第一改变和所述第二改变。

16.根据权利要求13至15中任一项所述的电子电路，为了确定所述电容值，所述电子电路被设计为：在对所述充电状态的第一改变期间测量一时间段，在该时间段期间，在所述驱控端子(G，S)之间施加的驱控电压(V_GS)从第一定义电压电平(V1)改变到第二定义电压电平。

17.根据权利要求16所述的电子电路，对于对所述充电状态的所述第一改变，所述电子电路被设计为：以基本恒定的充电电流对所述内部电容充电。

18.根据权利要求16所述的电子电路，为了实现对所述充电状态的所述第一改变，所述电子电路被设计为：向具有内部电容(11)和充电电阻(37)的串联电路施加基本恒定的电压(V_SUP2)。

19.根据权利要求13至15中任一项所述的电子电路，

对于对所述充电状态的所述第一改变，所述电子电路被设计为：借助于充电脉冲对所述内部电容(11)逐步充电，并且

对于确定所述电容值(C_GS)，所述电子电路被设计为：

确定一时间段，在该时间段期间，在所述驱控端子(G，S)之间施加的驱控电压(V_GS)从第一定义电压电平(V1)改变到第二定义电压电平；或者

确定多个充电脉冲，通过所述充电脉冲，在所述驱控端子(G，S)之间施加的驱控电压(V_GS)从所述第一定义电压电平(V1)改变到所述第二定义电压电平。

20.根据权利要求13至19中任一项所述的电子电路，

对于对所述内部电容(11)的所述充电状态的所述第二改变，所述电子电路被设计为：所述内部电容(11)仅通过所述驱控端子(G，S)之间存在的所述电阻(12)放电。

Images