JP2013162720A - スイッチング素子の駆動装置 - Google Patents

Abstract

【課題】上記コレクタ電流の減少速度を低下させる機能に異常が生じる場合、スイッチング素子Ｓ￥＃の温度が過度に上昇したり、スイッチング素子Ｓ￥＃に過度に高い電圧が印加されたりするおそれがあること。
【解決手段】スイッチング素子Ｓ￥＃のオフ操作に際しては、第１放電用スイッチング素子３２をオン操作し、ミラー期間において、第１放電用スイッチング素子３２をオフして且つ第２放電用スイッチング素子３６をオン操作する。この際、ゲート電圧Ｖｇｅがオフ操作に伴って低下し始めるタイミングから、スイッチング素子Ｓ￥＃のセンス端子Ｓｔに接続される抵抗体３８の電圧降下量（センス電圧Ｖｓｅ）が極大となるまでのタイミングが許容範囲内にあるか否かに基づき、異常の有無を診断する。
【選択図】 図２

Description

本発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子のオン状態およびオフ状態のいずれか一方から他方への切り替えを行なうべく、該他方の状態にするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電するに際し、前記充電のために前記開閉制御端子に接続される電気経路について、前記充電の速度を調整するための充電速度調整パラメータを変更する充電速度調整手段を備えるスイッチング素子の駆動装置に関する。

この種の駆動装置としては、たとえば下記特許文献１に見られるように、駆動対象スイッチング素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）をオフ操作すべく、ゲートから正の電荷を放電するに際し、コレクタ電流の減少が検出されることでスイッチング速度を低下させるものも提案されている。詳しくは、抵抗値の相違する２つの放電経路を有し、コレクタ電流の減少が検出されることをトリガとして、抵抗値の低い放電経路を開状態とするとともに、抵抗値の高い放電経路を閉状態とする。これにより、コレクタ電流の減少速度を低下させることができ、ひいてはスイッチング損失を抑制しつつもサージ電圧を低減することができる。

特許第３３３９３１１号公報

ところで、上記コレクタ電流の減少速度を低下させる機能に異常が生じる場合、スイッチング素子の温度が過度に上昇したり、スイッチング素子に過度に高い電圧が印加されたりするおそれがある。すなわち、スイッチング素子のオフ操作開始直後からコレクタ電流の減少速度が小さくなる異常が生じる場合には、スイッチング損失が増加し、ひいてはスイッチング素子の温度が過度に高くなるおそれがある。また、コレクタ電流の減少速度が低下しない場合には、サージ電圧が大きくなり、ひいてはスイッチング素子に過度に高い電圧が印加されるおそれがある。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形のスイッチング素子である駆動対象スイッチング素子のオン状態およびオフ状態のいずれか一方から他方への切り替えを行なうべく、該他方の状態にするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電するに際し、前記充電を行なうためであって且つ前記開閉制御端子に接続される電気経路について、充電の速度を調整するための充電速度調整パラメータを変更する充電速度調整手段の異常の有無を好適に診断することのできるスイッチング素子の駆動装置の提供にある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

請求項１記載の発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子（Ｓ￥＃）のオン状態およびオフ状態のいずれか一方から他方への切り替えを行なうべく、該他方の状態にするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電するに際し、前記充電のために前記開閉制御端子に接続される電気経路（３０，３４）について、前記充電の速度を調整するための充電速度調整パラメータ（Ｒ１，Ｒ２）を変更する充電速度調整手段（３２，３６，４０）を備えるスイッチング素子の駆動装置において、前記いずれか一方および他方を指令する操作信号に応じて変化する物理量（Ｖｇｅ，Ｖｓｅ）の検出値を入力とし、一対のタイミングである第１タイミングと第２タイミングとの間の時間間隔（Ｔｄｇ）を計時する計時手段（図４；Ｓ１２）と、前記計時手段によって計時された時間に基づき、前記充電速度調整手段の異常の有無を診断する診断手段（図４：Ｓ１６）と、を備えることを特徴とする。

充電速度調整手段の正常時と異常時とで、第１タイミングおよび第２タイミング間の時間間隔が相違する。上記発明では、この点に鑑み、診断手段を構成した。

請求項２記載の発明は、請求項１記載の発明において、前記第１タイミングおよび前記第２タイミングは、いずれも前記物理量の検出値に基づき規定されることを特徴とする。

操作信号に応じて駆動対象スイッチング素子のスイッチング状態が切り替えられるに際しては、いくつかの物理量が変化するものの、それらの変化開始タイミングと操作信号の指令の変更タイミングとの間には一般に遅延が伴う。しかも遅延は、個体差や経年変化を伴うものと考えられる。したがって、操作信号がいずれか一方の指令から他方の指令へと切り替わるタイミングを用いてスイッチング状態の切替速度を定量評価する場合には、個体差や経年変化の影響を受け、ひいてはこれを用いた診断を高精度に行なうことが困難となるおそれがある。

上記発明では、この点に鑑み、操作信号に応じて変化する物理量を切替速度の定量評価に用いるタイミングを規定するパラメータとして選択した。

なお、本発明にかかる以下の代表的な実施形態に関する概念の拡張については、代表的な実施形態の後の「その他の実施形態」の欄に記載してある。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかるスイッチング素子のオフ操作処理を示すタイムチャート。 同実施形態にかかるスイッチング素子のオフ操作処理の手順を示す流れ図。 第２の実施形態にかかるスイッチング素子のオフ操作処理を示すタイムチャート。 第３の実施形態にかかるスイッチング素子のオフ操作処理を示すタイムチャート。 第４の実施形態にかかるスイッチング素子のオフ操作処理の手順を示す流れ図。 同実施形態にかかるスイッチング素子のオフ操作処理を示すタイムチャート。 第５の実施形態にかかるスイッチング素子のオフ操作処理を示すタイムチャート。 第６の実施形態にかかるスイッチング素子のオフ操作処理の手順を示す流れ図。 第７の実施形態にかかるスイッチング素子のオフ操作処理の手順を示す流れ図。 第８の実施形態にかかるスイッチング素子のオフ操作処理の手順を示す流れ図。 第９の実施形態にかかるスイッチング素子のオフ操作処理の手順を示す流れ図。 第１０の実施形態にかかるスイッチング素子のオフ操作処理の手順を示す流れ図。 第１１の実施形態にかかるドライブユニットの回路構成を示す回路図。

＜第１の実施形態＞
以下、本発明にかかるスイッチング素子の駆動装置を車載主機としての回転機に接続される電力変換回路の駆動装置に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶおよび昇圧コンバータＣＮＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＮＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ￥＃が逆並列に接続されている。

制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶや昇圧コンバータＣＮＶを操作する。詳しくは、昇圧コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＮＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ￥ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ￥ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。

ここで、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、基準電位が相違するものである。すなわち、たとえば高電圧バッテリ１２の正極電位および負極電位の中央値を車体電位として且つ低電圧バッテリ１６の負極電位を車体電位とする等、高電圧バッテリ１２の負極電位と低電圧バッテリ１６の負極電位とが互いに相違する設定となっている。そして、これら両システム間での信号の授受は、例えばフォトカプラ等の絶縁通信手段を備えるインターフェース１４を介して行われる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、たとえば低電圧バッテリ１６からフライバックコンバータを介して供給される電力による電源２０には、ＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２２）が接続されている。定電流用スイッチング素子２２は、定電流用抵抗体２４に接続されており、定電流用抵抗体２４は、スイッチング素子Ｓ￥＃の開閉制御端子（ゲート）に接続されている。

定電流用抵抗体２４の両端の電位差に応じた電位差Ｖｃは、１チップ化された半導体集積回路であるドライブＩＣ４０に取り込まれる。ドライブＩＣ４０では、電位差Ｖｃが目標値となるように定電流用スイッチング素子２２のゲートの電圧を操作する。これにより、定電流用抵抗体２４の電圧降下量は、一定値に操作されることとなり、ひいてはスイッチング素子Ｓ＊＃のゲートの充電電流が一定値に制御される。

上記スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体３０およびＮチャネルＭＯＳ電界効果トランジスタ（第１放電用スイッチング素子３２）を介して、スイッチング素子Ｓ￥＃のエミッタに接続されている。また、スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体３４およびＮチャネルＭＯＳ電界効果トランジスタ（第２放電用スイッチング素子３６）を介して、スイッチング素子Ｓ￥＃のエミッタに接続されている。

上記放電用抵抗体３０，３４は、いずれも線形素子であり、放電用抵抗体３０の抵抗値Ｒ１は、放電用抵抗体３４の抵抗値Ｒ２よりも小さくなっている。これは、スイッチング素子Ｓ￥＃をオフ操作すべく、オフとするための電荷（負の電荷）を充電するに際しての充電経路（正の電荷の放電経路）の抵抗値を変更するアクティブゲート制御のための構成である。すなわち、上記充電経路の抵抗値は、本実施形態にかかる充電速度調整パラメータとなっている。抵抗値の変更は、スイッチング損失の低減とサージ電圧の抑制との好適な両立を図ることを狙いとするものである。ちなみに、本実施形態では、スイッチング素子Ｓ￥＃のオン操作については、定電流制御を採用することで、定電流用スイッチング素子２２のゲートの印加電圧を一定とするいわゆる定電圧制御を行なう場合と比較して、スイッチング損失の低減とサージ電圧の抑制との両立を良好なものとしている。

上記定電流用スイッチング素子２２や、第１放電用スイッチング素子３２、第２放電用スイッチング素子３６は、ドライブＩＣ４０によって操作される。すなわち、ドライブＩＣ４０では、上記操作信号ｇ￥＃に基づき、第１放電用スイッチング素子３２および第２放電用スイッチング素子３６と、定電流用スイッチング素子２２とを相補的にオン・オフすることでスイッチング素子Ｓ＊＃を駆動する。すなわち、操作信号ｇ￥＃がオン操作指令となることで、定電流用スイッチング素子２２をオンして且つ第１放電用スイッチング素子３２および第２放電用スイッチング素子３６をオフする。また、操作信号ｇ￥＃がオフ操作指令となることで、定電流用スイッチング素子２２をオフして且つ第１放電用スイッチング素子３２および第２放電用スイッチング素子３６をオンする。

上記スイッチング素子Ｓ￥＃は、その開閉する流通経路（コレクタおよびエミッタ間の電気経路）に流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。そして、センス端子Ｓｔは、抵抗体３８を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によって抵抗体３８に電圧降下が生じるため、抵抗体３８による電圧降下量（センス電圧Ｖｓｅ）を、スイッチング素子Ｓ￥＃のコレクタ電流の検出信号とすることができる。

そして、ドライブＩＣ４０では、センス電圧Ｖｓｅに基づき、スイッチング素子Ｓ￥＃を流れる電流量が許容上限値を超えると判断される場合、定電流用スイッチング素子２２を強制的にオフして且つ、低電圧システム（制御装置１８）にフェール信号ＦＬを出力する。このフェール信号ＦＬによって、先の図１に示すフェール処理部１４ａでは、インバータＩＮＶやコンバータＣＮＶをシャットダウンする。ちなみに、フェール処理部１４ａの構成は、例えば特開２００９−６０３５８号公報の図３に記載のものとすればよい。なお、この際、スイッチング素子Ｓ￥＃をオフ操作するに際しては、放電用抵抗体３０，３４を備える放電経路よりも抵抗値の大きい放電経路（図示略）を用いることが望ましい。

本実施形態では、スイッチング素子Ｓ￥＃の通常駆動時においてスイッチング素子Ｓ￥＃をオフ状態に切り替えるに際し、第１放電用スイッチング素子３２のみをオン操作した後、これをオフ操作するとともに第２放電用スイッチング素子３６をオン操作する。これにより、スイッチング素子Ｓ￥＃をオフするための電荷（負の電荷）の充電経路の抵抗値を、オフ状態の切り替え期間において増大させることで、アクティブゲート制御を行なう。

図３に、上記アクティブゲート制御を示す。ここで、図３（ａ）は、ゲート電圧Ｖｇｅの推移を示し、図３（ｂ）は、スイッチング素子Ｓ￥＃における流通経路の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）の推移を示し、図３（ｃ）は、センス電圧Ｖｓｅの推移を示す。また、図３（ｄ）は、操作信号ｇ￥＃の推移を示し、図３（ｅ）は、第１放電用スイッチング素子３２の駆動状態の推移を示し、図３（ｆ）は、第２放電用スイッチング素子３６の駆動状態の推移を示す。

図示されるように、操作信号ｇ￥＃がオフ操作指令に切り替わることで、定電流用スイッチング素子２２をオフ操作し、第１放電用スイッチング素子３２をオン操作する。これにより、スイッチング素子Ｓ￥＃のゲートの正の電荷が放電されるため、ゲート電圧Ｖｇｅが低下する。そして、ゲート電圧Ｖｇｅの低下速度が一旦低下するミラー期間においてコレクタ電流が減少し始めるものの、この際、図３（ｃ）に示すように、センス電圧Ｖｓｅは上昇する。すなわち、スイッチング状態の切り替え期間において、センス電圧Ｖｓｅとコレクタ電流との相関が一時的に崩れる現象が見られる。

ここで、センス電圧Ｖｓｅが上昇してピークとなるタイミングは、スイッチング素子Ｓ￥＃の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）が上昇する過程でピークとなるタイミングと同期していることが発明者らによって見出されている。本実施形態では、この点に鑑み、センス電圧Ｖｓｅがピークへと上昇するタイミングにおいて、スイッチング素子Ｓ￥＃のゲートの正の電荷の放電経路を、第１放電用スイッチング素子３２を備える経路から第２放電用スイッチング素子３６を備える経路に切り替える。詳しくは、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖｓｔｈ以上となるタイミングにおいて、第１放電用スイッチング素子３２をオフとして且つ第２放電用スイッチング素子３６をオンとする。これにより、スイッチング損失を極力低減しつつもサージを好適に抑制することができる。

すなわち、スイッチング損失を低減する上では、ゲートの放電速度は大きいほどよい。これに対し、サージを抑制する上では、ゲートの放電速度は小さいほどよいものの、スイッチング素子Ｓ￥＃を流れる電流の変化に起因した寄生インダクタの起電圧がある程度大きくなったとしても、スイッチング素子Ｓ￥＃の流通経路の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）がインバータＩＮＶの入力電圧以下の領域にあっては、スイッチング素子Ｓ￥＃に過度に高い電圧が印加されることはない。このため、理想的には、コレクタエミッタ間電圧がインバータＩＮＶの入力電圧となることでゲートの放電経路の抵抗値を大きくすることが望ましい。一方、コレクタエミッタ間電圧がインバータＩＮＶの入力電圧となるタイミングとセンス電圧Ｖｓｅがピークへと上昇するタイミングとの一対のタイミングについて、それらは近似している。このため、本実施形態ではセンス電圧Ｖｓｅの上昇タイミングを利用して放電経路の抵抗値を切り替える。

ところで、上記アクティブゲート制御が正常に機能しない場合、様々な不都合が生じる。すなわちたとえば、第１放電用スイッチング素子３２のオン状態から第２放電用スイッチング素子３６のオン状態への切り替えタイミングが遅れたり、切り替え自体がなされなかったりする場合には、オフ状態への切替速度を低下させることができないことから、サージ電圧が過度に大きくなるおそれがある。またたとえば、第１放電用スイッチング素子３２のオン状態から第２放電用スイッチング素子３６のオン状態への切り替えタイミングが早すぎる場合には、オフ状態への切替速度が小さくなることから、スイッチング素子Ｓ￥＃のスイッチング損失が増大するおそれがある。

そこで本実施形態では、次のようにして、アクティブゲート制御の異常の有無を診断する。すなわち、操作信号ｇ￥＃がオフ操作指令に切り替えられた後、ゲート電圧Ｖｇｅが僅かに低下するタイミングｔ１からセンス電圧Ｖｓｅが極大となるタイミングまでに要する時間（診断時間Ｔｄｇ）について、それが許容範囲の長さにあるか否かに基づき異常の有無を診断する。ここで、診断時間Ｔｄｇの開始タイミング（第１タイミング）を、操作信号ｇ￥＃のオフ操作指令への切り替えタイミングとする代わりに、ゲート電圧Ｖｇｅが低下し始めるタイミング（診断用閾値電圧Ｖｇｔｈ以下となるタイミング）とするのは、回路遅延の影響を除去するためである。すなわち、操作信号ｇ￥＃がオフ操作指令に切り替わった後、定電流用スイッチング素子２２がオフ操作され、第１放電用スイッチング素子３２がオン操作されるまでには回路遅延が生じる。そして、この回路遅延は、ドライブユニットＤＵの個体差に起因してばらつきうる。このため、オフ操作指令への切替タイミングを用いて診断時間Ｔｄｇを定める場合、診断時間Ｔｄｇには、上記個体差によるばらつきの影響が及び、これにより診断精度の低下を招くおそれがある。

図４に、本実施形態にかかる診断処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。

この一連の処理では、まずステップＳ１０において、操作信号ｇ￥＃がオフ操作指令であって且つゲート電圧Ｖｇｅが診断用閾値電圧Ｖｇｔｈ以下となったか否かを判断する。ステップＳ１０において肯定判断される場合、ステップＳ１２において、診断時間Ｔｄｇをインクリメントする。この処理は、センス電圧Ｖｓｅが極大値となるまで実行される（ステップＳ１４）。そして、センス電圧Ｖｓｅが極大値となる場合、ステップＳ１６において、診断時間Ｔｄｇが、下限側閾値時間Ｔｄｇｔｈ１以上であって且つ上限側閾値時間Ｔｄｇｔｈ２以下であるか否かを判断する。この処理は、診断時間Ｔｄｇが正常であると考えられる範囲にあるか否かを判断するものである。そして、ステップＳ１６において肯定判断される場合、ステップＳ１８において、診断時間Ｔｄｇを初期化する。これに対し、ステップＳ１６において否定判断される場合、ステップＳ２０において、低電圧システム側にフェール信号ＦＬを出力する。

なお、ステップＳ１８，Ｓ２０の処理が完了する場合や、ステップＳ１０において否定判断される場合には、この一連の処理を一旦終了する。

以上説明した本実施形態によって奏することのできるいくつかの効果を以下に記載する。

（１）診断時間Ｔｄｇの開始タイミング（第１タイミング）を、スイッチング素子Ｓ￥＃の流通経路の一方の端部（エミッタ）と開閉制御端子（ゲート）との間の電位差（ゲート電圧Ｖｇｅ）の検出値が規定量低下したタイミングとした。これにより、センス電圧Ｖｓｅやコレクタエミッタ間電圧Ｖｃｅを用いる場合と比較して、Ｓ／Ｎ比を向上させることができる。これは、オフ操作指令に伴うゲート電圧Ｖｇｅの変化率（変化量／変化前の値）が、センス電圧Ｖｓｅやコレクタエミッタ間電圧Ｖｃｅの変化率と比較して大きいためである。

（２）診断時間Ｔｄｇの終了タイミング（第２タイミング）を、センス電圧Ｖｓｅが極大に上昇するタイミングとした。これにより、ゲート電圧Ｖｇｅを用いる場合と比較して、Ｓ／Ｎ比を向上させることができる。これは、オフ操作指令後、スイッチング素子Ｓ￥＃のオフ状態への切り替えに伴うセンス電圧Ｖｓｅの変化率が、ゲート電圧Ｖｇｅの変化率と比較して大きいためである。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、本実施形態にかかる異常診断処理を示す。なお、図５（ａ）〜図５（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。

本実施形態では、診断時間Ｔｄｇを定める終点側のタイミング（第２タイミング）を、ミラー期間となるタイミングとする。ミラー期間となるタイミングは、アクティブゲート制御が正常に機能する場合としない場合とで相違するものであるため、これによってもアクティブゲート制御の異常の有無を診断する上で適切な終了タイミングを規定することができる。ここで、ミラー期間となるタイミングは、たとえばゲート電圧Ｖｇｅの減少速度が規定値以下に低下するタイミングとすればよい。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図６に、本実施形態にかかる異常診断処理を示す。なお、図６（ａ）〜図６（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。

本実施形態では、診断時間Ｔｄｇを定める終点側のタイミング（第２タイミング）を、ゲート電圧Ｖｇｅがゼロとなるタイミングとする。ゲート電圧Ｖｇｅがゼロとなるタイミングは、アクティブゲート制御が正常に機能する場合としない場合とで相違するものであるため、これによってもアクティブゲート制御の異常の有無を診断する上で適切な終了タイミングを規定することができる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図７に、本実施形態にかかる診断処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。なお、図７において、先の図４に示した処理に対応する処理については、便宜上同一のステップ番号を付している。

図示されるように、本実施形態では、診断時間Ｔｄｇを定める始点側のタイミング（第１タイミング）を、操作信号ｇ￥＃のオフ操作指令に伴いセンス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖｓｔｈ以上となるタイミングとする（ステップＳ１０ａ）。また、診断時間Ｔｄｇを定める終点側のタイミング（第２タイミング）を、センス電圧Ｖｓｅがゼロとなるタイミングとする（ステップＳ１４ａ）。センス電圧Ｖｓｅがゼロとなるタイミングは、アクティブゲート制御が正常に機能する場合としない場合とで相違するものであるため、これによってもアクティブゲート制御の異常の有無を診断する上で適切な終了タイミングを規定することができる。なお、図８に、診断時間Ｔｄｇを、ゲート電圧Ｖｇｅやセンス電圧Ｖｓｅの推移とともに示した。ここで、図８（ａ）〜図８（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。

このように、本実施形態では、センス電圧Ｖｓｅが極大に上昇するタイミングおよびセンス電圧Ｖｓｅがゼロとなるタイミング間の時間間隔を用いることで、特に、サージを低減すべくゲートの放電速度を低下させる処理の異常の有無を診断することができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図９に、本実施形態にかかる異常診断処理を示す。なお、図９（ａ）〜図９（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。

本実施形態では、診断時間Ｔｄｇを定める始点側のタイミング（第１タイミング）を、操作信号ｇ￥＃のオフ操作指令に伴いセンス電圧Ｖｓｅが極大となるタイミングとし、診断時間Ｔｄｇを定める終点側のタイミング（第２タイミング）を、ゲート電圧Ｖｇｅがゼロとなるタイミングとする。
＜第６の実施形態＞
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１０に、本実施形態にかかる診断処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。なお、図１０において、先の図４に示した処理に対応する処理については、便宜上同一のステップ番号を付している。

この一連の処理では、まずステップＳ３０において、操作信号ｇ￥＃のオン操作指令からオフ操作指令への切り替わりタイミングであるか否かを判断する。そして切り替わりタイミングであると判断されると、ステップＳ３２において、そのときのセンス電圧Ｖｓｅを、初期電圧Ｖｓｅ０として記憶する。続くステップＳ３４では、センス電圧Ｖｓｅが、初期電圧Ｖｓｅ０から規定量Δ上昇したか否かを判断する。この処理は、診断時間Ｔｄｇを定める始点側のタイミング（第１タイミング）であるか否かを判断するためのものである。センス電圧Ｖｓｅが初期電圧Ｖｓｅ０から規定量Δ上昇する現象は、オフ操作指令に伴うスイッチング素子Ｓ￥＃の実際のオフ状態への移行開始に起因したものであるため、これにより、始点側のタイミングから回路遅延を排除することができる。そしてステップＳ３４において肯定判断される場合、ステップＳ３６に移行することで、診断時間Ｔｄｇの経時処理を開始する。

診断時間Ｔｄｇの計時処理は、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖｓｔｈ以上となるまで実行される（ステップＳ３８）。すなわち、本実施形態では、診断時間Ｔｄｇを定める終点側のタイミング（第２タイミング）を、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖｓｔｈ以上となるタイミングとする。
＜第７の実施形態＞
以下、第７の実施形態について、先の第６の実施形態との相違点を中心に図面を参照しつつ説明する。

図１１に、本実施形態にかかる診断処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。なお、図１１において、先の図１０に示した処理に対応する処理については、便宜上同一のステップ番号を付している。

この一連の処理では、操作信号ｇ￥＃のオン操作指令からオフ操作指令への切り替わりタイミングであると判断されると、ステップＳ３２ａにおいて、そのときのスイッチング素子Ｓ￥＃のコレクタエミッタ間電圧Ｖｃｅを初期電圧Ｖｃｅ０とする。ここで、コレクタエミッタ間電圧Ｖｃｅは、たとえばコレクタエミッタ間電圧を一対のコンデンサによって分圧した値をドライブＩＣ４０に取り込むことで把握すればよい。そして、本実施形態では、診断時間Ｔｄｇを定める始点側のタイミング（第１タイミング）を、コレクタエミッタ間電圧Ｖｃｅが初期電圧Ｖｃｅ０から規定量上昇するタイミングとする（ステップＳ３４ａ）。また、診断時間Ｔｄｇを定める終点側のタイミング（第２タイミング）を、センス電圧Ｖｓｅが極大となるタイミングとする（ステップＳ３８ａ）。

ここで、コレクタエミッタ間電圧Ｖｃｅが規定量上昇する現象は、オフ操作指令に伴ってスイッチング素子Ｓ￥＃がオフ状態へと移行することで生じるものである。このため、コレクタエミッタ間電圧Ｖｃｅが規定量上昇するタイミングを始点側のタイミングとすることで、始点側のタイミングから回路遅延を排除することができる。
＜第８の実施形態＞
以下、第８の実施形態について、先の第６の実施形態との相違点を中心に図面を参照しつつ説明する。

図１２に、本実施形態にかかる診断処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。なお、図１２において、先の図１０に示した処理に対応する処理については、便宜上同一のステップ番号を付している。

本実施形態では、診断時間Ｔｄｇを定める始点側のタイミング（第１タイミング）を、コレクタエミッタ間電圧Ｖｃｅが極大となるタイミングとする（ステップＳ３４ｂ）。また、診断時間Ｔｄｇを定める終点側のタイミング（第２タイミング）を、コレクタエミッタ間電圧ＶｃｅがインバータＩＮＶの入力電圧ＶＨに低下するタイミングとする（ステップＳ３８ｂ）。ここで、コレクタエミッタ間電圧Ｖｃｅが極大となるタイミングや、入力電圧ＶＨに低下するタイミングは、アクティブゲート制御が正常に機能する場合としない場合とで相違するものである。このため、これによってもアクティブゲート制御の異常の有無を診断する上で適切なタイミングを規定することができる。特に、コレクタエミッタ間電圧Ｖｃｅは、アクティブゲート制御の直接の制御量であるため、その変化に基づき異常の有無を診断する本実施形態によれば、アクティブゲート制御がその狙いとする効果を発揮できているか否かを的確に判断することができる。
＜第９の実施形態＞
以下、第９の実施形態について、先の第６の実施形態との相違点を中心に図面を参照しつつ説明する。

図１３に、本実施形態にかかる診断処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。なお、図１３において、先の図１０に示した処理に対応する処理については、便宜上同一のステップ番号を付している。

この一連の処理では、操作信号ｇ￥＃のオン操作指令からオフ操作指令への切り替わりタイミングであると判断されると、ステップＳ３２ｃにおいて、そのときのスイッチング素子Ｓ￥＃の流通経路を流れる電流（コレクタ電流Ｉｃ）を初期電流Ｉｃ０とする。ここで、コレクタ電流Ｉｃは、たとえばコレクタ端子に流入する電流を検出するホール素子等を備えることで把握すればよい。そして、本実施形態では、診断時間Ｔｄｇを定める始点側のタイミング（第１タイミング）を、コレクタ電流Ｉｃが減少を開始するタイミングとする（ステップＳ３４ｃ）。また、診断時間Ｔｄｇを定める終点側のタイミング（第２タイミング）を、コレクタ電流Ｉｃがゼロとなるタイミングとする（ステップＳ３８ｃ）。

ここで、コレクタ電流Ｉｃが減少を開始するタイミングは、オフ操作指令に伴ってスイッチング素子Ｓ￥＃がオフ状態へと移行することで生じるものである。このため、コレクタ電流Ｉｃが減少を開始するタイミングを始点側のタイミングとすることで、始点側のタイミングから回路遅延を排除することができる。

一方、コレクタ電流Ｉｃがゼロとなるタイミングは、アクティブゲート制御が正常に機能する場合としない場合とで相違するものである。このため、これによってもアクティブゲート制御の異常の有無を診断する上で適切な終了タイミングを規定することができる。
＜第１０の実施形態＞
以下、第１０の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１４に、本実施形態にかかる診断処理の手順を示す。この処理は、ドライブＩＣ４０によって実行される。なお、図１４において、先の図４に示した処理に対応する処理については、便宜上同一のステップ番号を付している。

本実施形態では、診断時間Ｔｄｇの許容範囲（下限側閾値時間Ｔｄｇｔｈ１，上限側閾値時間Ｔｄｇｔｈ２）を、コレクタ電流Ｉｃや、スイッチング素子Ｓ￥＃の温度Ｔｓｗ、インバータＩＮＶの入力電圧ＶＨに応じて可変設定する（ステップＳ１６ａ）。ここで、コレクタ電流Ｉｃを用いるのは、スイッチング素子Ｓ￥＃を流れる電流が小さいほど、ミラー電圧が低くなり、オフ状態に切り替わるまでの時間が短くなることに鑑みたものである。また、スイッチング素子Ｓ￥＃の温度Ｔｓｗを用いるのは、温度Ｔｓｗが低いほど、スイッチング状態の切替速度が大きくなることに鑑みたものである。また、入力電圧ＶＨを用いるのは、入力電圧ＶＨが低いほど、スイッチング素子Ｓ￥＃のコレクタおよびゲート間等の浮遊容量の充電電荷量が少ないために、スイッチング状態の切替速度が大きくなることに鑑みたものである。

このように、上記パラメータに応じて診断時間Ｔｄｇの許容範囲を可変設定することで、異常の有無をより高精度に判断することができる。

なお、コレクタ電流Ｉｃは、たとえばコレクタ端子に流入する電流を検出するホール素子等を備え、その出力信号をドライブＩＣ４０に取り込むことで把握すればよい。また、スイッチング素子Ｓ￥＃の温度Ｔｓｗは、たとえばスイッチング素子Ｓ￥＃付近に感温ダイオードを配置し、その順方向電圧降下量をドライブＩＣ４０に取り込むことで把握することができる。
＜第１１の実施形態＞
以下、第１１の実施形態について、先の第１０の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、診断時間Ｔｄｇを、制御装置１８に送信し、制御装置１８において診断時間Ｔｄｇが許容範囲内にあるか否かを判断する。このように、制御装置１８側で診断時間Ｔｄｇが許容範囲内にあるか否かを判断することには以下に述べるメリットがある。

まず第１に、コレクタ電流Ｉｃ等を検出するセンサの出力値は、通常、制御装置１８に取り込まれるものの、ドライブユニットＤＵに取り込まれることはないため、診断のためだけにセンサ出力値をドライブユニットＤＵに取り込めるようにすることはハードウェア手段の追加等の問題が生じることがある。

第２に、診断時間Ｔｄｇが許容範囲内か否かを判断する際に利用する下限側閾値時間Ｔｄｇｔｈ１や上限側閾値時間Ｔｄｇｔｈ２を可変設定する処理自体も、制御装置１８によって行なう方が容易となることがある。これは、制御装置１８がソフトウェア処理手段を備える場合に特にいえることである。

本実施形態では、図１５に示すように、診断時間Ｔｄｇを制御装置１８に送信する際に用いる絶縁通信手段（フォトカプラ５０）を、感温ダイオードＳＤによって検出されるスイッチング素子Ｓ￥＃の温度Ｔｓｗに関する信号を送信する手段と共有する。これは、絶縁通信手段の数や配線の数を低減するための設定である。

詳しくは、フォトカプラ５０を介して出力する信号を、診断時間Ｔｄｇに関するものとするか、温度Ｔｓｗに関するものとするかを時系列で切り替えることで行なうことができる。なお、フォトカプラ５０を介して信号を伝達させるに際しては、診断時間Ｔｄｇや温度Ｔｓｗを、一旦ＰＷＭ処理することで、それらの情報を論理「Ｈ」および論理「Ｌ」の一周期に対する論理「Ｈ」となる時間の時比率に変換する。ここで、ＰＷＭ処理のキャリア周波数を、診断時間Ｔｄｇに関する信号を送信するときと、温度Ｔｓｗに関する信号を送信するときとで相違させるなら、制御装置１８における識別も容易である。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「第１タイミングについて」
操作信号ｇ￥＃がオン操作指令およびオフ操作指令のいずれか一方から他方に切り替わるタイミングであってもよい。

「診断手段について」
計時された時間（診断時間Ｔｄｇ）と閾値（下限側閾値時間Ｔｄｇｔｈ１、上限側閾値時間Ｔｄｇｔｈ２）との大小比較を行なうものに限らない。たとえば、上記第３の実施形態（図６）において、診断時間Ｔｄｇにおけるゲート電圧Ｖｇｅの変化量を診断時間Ｔｄｇで除算することでゲート電圧Ｖｇｅの平均変化速度を算出し、これと閾値との大小比較を行なうようにしてもよい。

「計時手段について」
ハードウェア処理手段に限らず、ソフトウェア処理手段によって構成してもよい。また、高電圧システム（ドライブユニットＤＵ）に搭載するものに限らず、低電圧システム（制御装置１８）に搭載してもよい。

「充電速度調整手段について」
第１放電用スイッチング素子３２をオフとするとともに第２放電用スイッチング素子３６をオンするものに限らず、これら双方のオン状態から片方のオン状態に切り替えるものであってもよい。この際、第１放電用スイッチング素子３２、第２放電用スイッチング素子３６のそれぞれに接続される抵抗体の抵抗値は同一であってもよい。

また、たとえば充電速度調整パラメータの切り替えを２段階で行なうものであってもよい。ここでは、上記実施形態で例示した切り替えに加えて、ゲート電圧Ｖｇｅがスイッチング素子Ｓ￥＃がオンする閾値電圧未満となることで、第１放電用スイッチング素子３２および第２放電用スイッチング素子３６の双方をオン状態とする第３の状態への切り替えを行ってもよい。また、この第３の状態（抵抗値が最小の放電経路の閉状態）を実現する専用のスイッチング素子として、オフ保持用スイッチング素子を備えるようにしてもよい。ここで、オフ保持用スイッチング素子は、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を短絡するためのＮチャネルＭＯＳ型電界効果トランジスタによって構成すればよい。そして、オフ保持用スイッチング素子をオフ操作指令期間において継続してオン状態とするなら、スイッチング素子Ｓ￥＃の流通経路の端部（コレクタおよびエミッタ）とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Ｓ￥＃が誤ってオン状態となることを回避することもできる。

またたとえば、放電用スイッチング素子のゲート電圧を操作することで、これを流れる電流を定電流に制御する手段にあって、定電流量を途中で変更するものであってもよい。

さらにたとえば、スイッチング素子Ｓ￥＃のゲートへの印加電圧値であってもよい。これはたとえば、放電速度を上昇させたい放電初期に限って、ゲートとエミッタとを接続する代わりに、ゲートをエミッタよりも低電位となる箇所に接続し（ゲートに負バイアスを印加し）、その後、ゲートをエミッタに接続する（ゲートにゼロ電圧を印加する）ことによって実現することができる。

「センス端子の出力検出値について」
センス端子Ｓｔとエミッタとの間に接続される抵抗体３８の電圧降下量に限らない。たとえばセンス端子Ｓｔに接続されるインダクタの両端の電圧の検出値であってもよい。

「センス端子の出力検出値が極大に上昇するタイミングについて」
センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖｓｔｈ以上となるタイミングや、センス電圧Ｖｓｅが上昇から下降に転じるタイミングに限らない。たとえば、図３（ｃ）に示されるように、センス電圧Ｖｓｅが極大に上昇するに際して変化速度が大きくなることに鑑み、変化速度が閾値以上となるタイミングとしてもよい。

「電位差の検出値（ゲート電圧Ｖｇｅ）が規定量低下したタイミングについて」
オフ操作指令への切り替えタイミングにおけるゲート電圧Ｖｇｅ（オン操作時のゲート印加電圧）よりも規定量Δだけ低い値（診断用閾値電圧Ｖｇｔｈ）とゲート電圧Ｖｇｅとの大小比較に基づき特定されるタイミングに限らない。たとえば、オフ操作指令に応じてゲート電圧Ｖｇｅの低下速度が規定値以上となるタイミングや規定値以上となってから所定時間経過したタイミングとしてもよい。

「流通経路の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）の利用について」
上記第７の実施形態（図１１）や上記第８の実施形態（図１２）において例示したものに限らない。たとえば、ゲート電圧Ｖｇｅが規定量低下したタイミングと、コレクタエミッタ間電圧Ｖｃｅがピークとなるタイミングとの間隔を診断時間Ｔｄｇとするものであってもよい。

「流通経路を流れる電流量の検出値（コレクタ電流Ｉｃ）の利用について」
上記第９の実施形態（図１３）に限らない。たとえば、ミラー期間となるタイミング（ゲート電圧Ｖｇｅの変化速度が低下するタイミング）と、コレクタ電流Ｉｃがゼロとなるタイミングとの間隔を診断時間Ｔｄｇとするものであってもよい。

「可変手段について」
上記第１０の実施形態（図１４）では、異常がある旨診断する条件とする診断時間の範囲（下限側閾値時間Ｔｄｑｔｈ１、上限側閾値時間Ｔｄｇｔｈ２）を、コレクタ電流Ｉｃ、入力電圧ＶＨおよびスイッチング素子Ｓ￥＃の温度Ｔｓｗに応じて可変設定したが、これに限らない。たとえばこれら３つのパラメータのうちの１つまたは２つのみを入力として可変設定してもよい。

「オン状態およびオフ状態のいずれか一方および他方について」
上記実施形態では、他方の状態をオフ状態とし、他方の状態とするための電荷を負の電荷としたがこれに限らない。換言すれば、充電速度調整手段による充電速度調整パラメータの変更がなされる期間としては、ゲートから正の電荷を放電させる期間に限らない。たとえば、ゲートに正の電荷を充電する期間であってもよい。

「診断時間Ｔｄｇの伝達手段について」
上記第１１の実施形態（図１５）では、ほかの電子機器（感温ダイオードＳＤ）の出力信号（スイッチング素子Ｓ￥＃の温度Ｔｓｗ）の伝達手段と、診断時間Ｔｄｇの伝達手段とを共有したがこれに限らない。たとえば、フェール信号ＦＬの伝達手段が、各スイッチング素子Ｓ￥＃毎に各別の信号線を介して制御装置１８に入力される構成であるなら、この伝達手段と共有してもよい。これは、たとえば診断時間Ｔｄｇを時比率信号とし、フェール信号ＦＬを、論理Ｈまたは論理Ｌが継続する信号とすることで実現することができる。

もっとも、診断時間Ｔｄｇの伝達手段としては、他の電子機器の出力信号の伝達手段と共有されるものに限らない。

「絶縁通信手段について」
高電圧システムと低電圧システムとを絶縁しつつ、それらの一方から他方へと信号を伝達する手段としては、フォトカプラ等の光絶縁素子に限らず、たとえばトランス等の磁気絶縁素子であってもよい。

「基準電位について」
低電圧システムと高電圧システムとの基準電位を同一としてもよい。

「駆動対象スイッチング素子について」
ＩＧＢＴに限らず、たとえばＮチャネルＭＯＳ電界効果トランジスタであってもよい。もっともこれに限らず、たとえばＰチャネルＭＯＳ電界効果トランジスタであってもよい。ただし、この場合、オフ操作に際して、ゲートに正の電荷を充電することとなる。

「一対の流通規制要素の直列接続体について」
直流交流変換回路（インバータＩＮＶ）の各レッグや、コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎの直列接続体に限らない。たとえば、コンバータＣＮＶのうちのスイッチング素子Ｓｃｐを削除することで、昇圧チョッパ回路を構成し、ダイオードＤｃｐと、スイッチング素子ＳｃｎおよびダイオードＤｃｎとの直列接続体としてもよい。この場合、ダイオードＤｃｐは、電流の流通方向を一方向に制限する整流機能を有する第１流通規制要素となり、スイッチング素子ＳｃｎおよびダイオードＤｃｎは、電流の流通経路を開閉する開閉機能を有する第２流通規制要素となる。

「直流電圧源について」
コンデンサＣに限らない。たとえば先の図１に示すシステムにおいてコンバータＣＮＶを削除するなら、直流電圧源は、高電圧バッテリ１２となる。

「そのほか」
集積回路として１チップ化する部材としては、先の図２に示したものに限らない。たとえば、第１放電用スイッチング素子３２や第２放電用スイッチング素子３６についてもドライブＩＣ内に備えるようにしてもよい。

３０…放電用抵抗体、３２…第１放電用スイッチング素子、３４…放電用抵抗体、３６…第２放電用スイッチング素子、Ｓｔ…センス端子。

Claims (19)

1. 電圧制御形のスイッチング素子である駆動対象スイッチング素子のオン状態およびオフ状態のいずれか一方から他方への切り替えを行なうべく、該他方の状態にするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電するに際し、前記充電のために前記開閉制御端子に接続される電気経路について、前記充電の速度を調整するための充電速度調整パラメータを変更する充電速度調整手段を備えるスイッチング素子の駆動装置において、
   前記いずれか一方および他方を指令する操作信号に応じて変化する物理量の検出値を入力とし、一対のタイミングである第１タイミングと第２タイミングとの間の時間間隔を計時する計時手段と、
   前記計時手段によって計時された時間に基づき、前記充電速度調整手段の異常の有無を診断する診断手段と、
   を備えることを特徴とするスイッチング素子の駆動装置。
2. 前記第１タイミングおよび前記第２タイミングは、いずれも前記物理量の検出値に基づき規定されることを特徴とする請求項１記載のスイッチング素子の駆動装置。
3. 前記駆動対象スイッチング素子は、該スイッチング素子が開閉する流通経路の一方の端部と前記開閉制御端子との間の電位差の操作によって開閉操作され、
   前記第１タイミングおよび前記第２タイミングを定めるための前記物理量は、前記駆動対象スイッチング素子が前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子を備えるとした場合の該センス端子の出力検出値、前記電位差、前記流通経路の両端の電位差、および前記流通経路を流れる電流のうちの１つ、または２つであることを特徴とする請求項１または２記載のスイッチング素子の駆動装置。
4. 前記他方の状態がオフ状態であり、
   前記駆動対象スイッチング素子は、該スイッチング素子が開閉する流通経路の一方の端部と前記開閉制御端子との間の電位差の操作によって開閉操作されるものであり、
   前記第１タイミングを、前記電位差の検出値が前記駆動対象スイッチング素子をオン状態としているときと比較して規定量低下したタイミングとすることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動装置。
5. 前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子を備え、
   前記第２タイミングを、前記駆動対象スイッチング素子のオフ操作に伴って前記センス端子の出力検出値が極大に上昇するタイミングとすることを特徴とする請求項４記載のスイッチング素子の駆動装置。
6. 前記第２タイミングは、前記電位差の検出値に基づきミラー期間にあると判断されるタイミングであることを特徴とする請求項４記載のスイッチング素子の駆動装置。
7. 前記第２タイミングは、前記電位差の検出値がゼロとなるタイミングであることを特徴とする請求項４記載のスイッチング素子の駆動装置。
8. 前記他方の状態がオフ状態であり、
   前記駆動対象スイッチング素子は、該スイッチング素子が開閉する流通経路を流れる電流と相関を有する微小電流を出力するセンス端子を備え、
   前記第１タイミングおよび前記第２タイミングのいずれか一方を、前記駆動対象スイッチング素子のオフ操作に伴って前記センス端子の出力検出値が前記オフ操作前と比較して上昇するタイミングとすることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動装置。
9. 前記第１タイミングは、前記駆動対象スイッチング素子のオフ操作に伴って前記センス端子の出力検出値が極大に上昇するタイミングであり、
   前記第２タイミングは、前記センス端子の出力検出値がゼロとなるまでのタイミング、または前記流通経路の一方の端子および前記開閉制御端子間の電位差がゼロとなるタイミングであることを特徴とする請求項８記載のスイッチング素子の駆動装置。
10. 前記第１タイミングは、前記駆動対象スイッチング素子のオフ操作に伴って該オフ操作前と比較して前記センス端子の出力検出値が上昇するタイミングであり、
    前記第２タイミングは、前記センス端子の出力検出値が極大に上昇するタイミングであることを特徴とする請求項８記載のスイッチング素子の駆動装置。
11. 前記他方の状態がオフ状態であり、
    前記第１タイミングおよび前記第２タイミングのいずれか一方が、前記駆動対象スイッチング素子が開閉する流通経路の両端の電圧がオフ操作に伴って極大となるタイミングであることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動装置。
12. 前記第１タイミングは、前記駆動対象スイッチング素子のオフ操作がなされる以前における前記流通経路の両端の電圧に対して、前記オフ操作に伴って前記両端の電圧が規定量上昇するタイミングであり、
    前記第２タイミングは、前記駆動対象スイッチング素子が開閉する流通経路の両端の電圧がオフ操作に伴って極大となるタイミングであることを特徴とする請求項１１記載のスイッチング素子の駆動装置。
13. 前記駆動対象スイッチング素子は、電流の流通方向を一方向に制限する整流機能を有する第１流通規制要素、および電流の流通経路を開閉する開閉機能を有する第２流通規制要素の直列接続体のうち、前記第２流通規制要素を構成するものであり、
    前記直列接続体は、直流電圧源に接続されており、
    前記第１タイミングは、前記駆動対象スイッチング素子が開閉する流通経路の両端の電圧がオフ操作に伴って極大となるタイミングであり、
    前記第２タイミングは、前記流通経路の両端の電圧が前記直流電圧源の電圧となるタイミングであることを特徴とする請求項１１記載のスイッチング素子の駆動装置。
14. 前記他方の状態がオフ状態であり、
    前記第１タイミングおよび前記第２タイミングのいずれか一方は、前記駆動対象スイッチング素子が開閉する流通経路を流れる電流量の検出値によって定まるタイミングであることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動装置。
15. 前記診断手段は、前記充電速度調整手段に異常がある旨診断する条件とする前記計時手段によって計時された時間の範囲を、前記駆動対象スイッチング素子の温度に応じて可変設定する可変手段を備えることを特徴とする請求項１〜１４のいずれか１項に記載のスイッチング素子の駆動装置。
16. 前記診断手段は、前記充電速度調整手段に異常がある旨診断する条件とする前記計時手段によって計時された時間の範囲を、前記駆動対象スイッチング素子が開閉する流通経路を流れる電流量に応じて可変設定する可変手段を備えることを特徴とする請求項１〜１４のいずれか１項に記載のスイッチング素子の駆動装置。
17. 前記診断手段は、前記充電速度調整手段に異常がある旨診断する条件とする前記計時手段によって計時された時間の範囲を、前記駆動対象スイッチング素子が開閉する流通経路の両端の電圧についての該スイッチング素子のオフ状態における値に応じて可変設定する可変手段を備えることを特徴とする請求項１〜１４のいずれか１項に記載のスイッチング素子の駆動装置。
18. 前記駆動対象スイッチング素子は、低電圧バッテリの基準電位とは相違する電位を基準電位とする高電圧バッテリに接続されるものであり、
    前記計時手段は、前記駆動対象スイッチング素子が開閉する流通経路の一方の端部の電位を基準電位とするものであり、
    前記診断手段は、前記低電圧バッテリを電源とするソフトウェア処理手段によって構成されるものであり、
    前記計時手段によって計時された時間に関する情報は、絶縁通信手段を介して前記診断手段に入力されることを特徴とする請求項１５〜１７のいずれか１項に記載のスイッチング素子の駆動装置。
19. 前記絶縁通信手段は、前記一方の端部の電位を基準電位とするほかの電子機器の出力信号の伝達手段が前記計時された時間に関する情報の伝達手段によって共有されたものであることを特徴とする請求項１８記載のスイッチング素子の駆動装置。

Images