CN113314398A - 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜 - Google Patents

在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜 Download PDF

Info

Publication number
CN113314398A
CN113314398A CN202110570556.4A CN202110570556A CN113314398A CN 113314398 A CN113314398 A CN 113314398A CN 202110570556 A CN202110570556 A CN 202110570556A CN 113314398 A CN113314398 A CN 113314398A
Authority
CN
China
Prior art keywords
gap
substrate
buffer layer
ingaas
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110570556.4A
Other languages
English (en)
Other versions
CN113314398B (zh
Inventor
魏铁石
李雪飞
陆书龙
吴渊渊
杨文献
张雪
孙强健
邢志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202110570556.4A priority Critical patent/CN113314398B/zh
Publication of CN113314398A publication Critical patent/CN113314398A/zh
Application granted granted Critical
Publication of CN113314398B publication Critical patent/CN113314398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/44—Gallium phosphide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供了一种在GaP/Si衬底上外延生长InGaAs薄膜的方法，所述方法包括：在GaP/Si衬底上生长形成GaP缓冲层；在所述GaP缓冲层上生长形成层叠的若干InP/InGaAs超晶格结构缓冲层；在所述若干InP/InGaAs超晶格结构缓冲层上生长形成InP缓冲层；在所述InP缓冲层上生长形成InGaAs薄膜。在本发明中，通过在GaP/Si衬底上外延生长GaP缓冲层、InP/InGaAs超晶格结构缓冲层以及InP缓冲层，可以获得高晶体质量的缓冲层，解决了Si衬底与InGaAs薄膜的晶格匹配问题，有效过滤衬底与InGaAs薄膜之间由于晶格失配引起的位错，较好的释放应力。

Description

在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜
技术领域
本发明属于半导体化合物制备技术领域，具体地讲，涉及一种在GaP/Si衬底上外延生长InGaAs薄膜的方法以及由该方法外延生长的InGaAs薄膜。
背景技术
Ⅲ-Ⅴ族化合物由于具有稳定性好、有效质量小、电子迁移率和峰值速率高以及光吸收系数较高等优点被广泛地应用于光电器件中。在这些Ⅲ-Ⅴ族化合物中，InxGa1-xAs(0≤x≤1)化合物的禁带宽度随着In组分变化可以在0.35eV～1.43eV范围内变化。根据这样的特性，InxGa1-xAs(0≤x≤1)化合物被广泛应用于高电子迁移率晶体管、光电二极管、探测器、太阳能电池等光电半导体器件中。
外延生长InxGa1-xAs薄膜常常采用InP、GaAs作为衬底。然而，InP、GaAs衬底价格昂贵、晶片尺寸较小、并且脆性大，不利于工业化及大尺寸生产。Si衬底与InP、GaAs衬底相比，价格低廉，并且易于工业化及大尺寸化。但是，由于Si与InxGa1-xAs薄膜间存在着较大的晶格失配，如果直接在Si衬底上生长InxGa1-xAs薄膜，那么由于二者之间的晶格失配会导致大的残余应力。一方面，大的残余应力可能使InxGa1-xAs薄膜在生长时产生裂纹甚至开裂。另一方面，大的残余应力将会使InxGa1-xAs薄膜中产生大量的缺陷，从而降低薄膜的晶体质量、增大薄膜表面粗糙度，最终会降低器件寿命、恶化器件性能。
发明内容
鉴于上述现有的在Si衬底上直接外延生长InGaAs薄膜存在的不足，本发明的主要目的在于提供一种工艺简单、成本较低并且可以快速获得高晶体质量的InGaAs薄膜的在GaP/Si衬底上外延生长InGaAs薄膜的方法以及由该方法外延生长的InGaAs薄膜。
根据本发明的实施例的一方面提供的一种在GaP/Si衬底上外延生长InGaAs薄膜的方法，其包括：在GaP/Si衬底上生长形成GaP缓冲层；在所述GaP缓冲层上生长形成层叠的若干InP/InGaAs超晶格结构缓冲层；在所述若干InP/InGaAs超晶格结构缓冲层上生长形成InP缓冲层；在所述InP缓冲层上生长形成InGaAs薄膜。
在上述一方面提供的在GaP/Si衬底上外延生长InGaAs薄膜的方法的一个示例中，每一所述InP/InGaAs超晶格结构缓冲层沿远离所述GaP缓冲层的方向顺序包括层叠的InP缓冲层和InGaAs缓冲层。
在上述一方面提供的在GaP/Si衬底上外延生长InGaAs薄膜的方法的一个示例中，所述InGaAs薄膜为In0.53Ga0.47As薄膜。
在上述一方面提供的在GaP/Si衬底上外延生长InGaAs薄膜的方法的一个示例中，在所述在GaP/Si衬底上生长形成GaP缓冲层之前，所述方法还包括对所述GaP/Si衬底进行丙酮、异丙醇超声清洗5分钟，而后用去离子水清洗所述GaP/Si衬底，并用氮气吹干，以去除所述GaP/Si衬底表面的有机物；将所述GaP/Si衬底按顺序置于第一RCA溶液中水浴加热15分钟、第二RCA溶液中水浴加热15分钟、浓度为2.5％的氢氟酸中浸泡2分钟，然后经氢氟酸和去离子水去除所述GaP/Si衬底的表面氧化物和有机物，最后用氮气吹干。
在上述一方面提供的在GaP/Si衬底上外延生长InGaAs薄膜的方法的一个示例中，在对所述GaP/Si衬底进行清洗之后，且在所述在GaP/Si衬底上生长形成GaP缓冲层之前，所述方法还包括：将经清洗后的所述GaP/Si衬底送入分子束外延装置的进样室中预除气15～30分钟，然后再送入所述分子束外延装置的预处理室中在300℃的温度下除气1～2小时，完成除气后送入所述分子束外延装置的生长室；使所述GaP/Si衬底的温度为650℃，并高温烘烤10～25分钟，以除去所述GaP/Si衬底的表面的氧化膜层。
在上述一方面提供的在GaP/Si衬底上外延生长InGaAs薄膜的方法的一个示例中，所述在GaP/Si衬底上生长形成GaP缓冲层的方法包括：使所述GaP/Si衬底温度为630℃，并在生长室压力为1.0×10-8～7.0×10-7Torr，P的束流压力与Ga的束流压力的比值为35～45，且生长速率为0.7～1.5ML/s的条件下，生长形成所述GaP缓冲层。
在上述一方面提供的在GaP/Si衬底上外延生长InGaAs薄膜的方法的一个示例中，所述生长所述InP/InGaAs超晶格结构缓冲层中的InP缓冲层的方法包括：使所述GaP/Si衬底温度为480℃，并在生长室压力为1.0×10-7～7.0×10-7Torr，P的束流压力与In的束流压力的比值为120～160，且生长速率为0.5～1ML/s的条件下生长所述InP缓冲层；所述生长所述InP/InGaAs超晶格结构缓冲层中的InGaAs缓冲层的方法包括：使所述GaP/Si衬底温度为480℃，并在生长室压力为1.0×10-7～7.0×10-7Torr，分别是5.0×10-8～10×10-8Torr、5.0×10-7～10×10-7Torr、1.0×10-5～5.0×10-5Torr，且生长速率为0.5～1.0ML/s的条件下生长所述InGaAs缓冲层。
在上述一方面提供的在GaP/Si衬底上外延生长InGaAs薄膜的方法的一个示例中，所述在所述若干InP/InGaAs超晶格结构缓冲层上生长形成InP缓冲层的方法包括：使所述GaP/Si衬底的温度为480℃，并在生长室压力在1.0×10-7～7.0×10-7Torr，P的束流压力与In的束流压力的比值为100～120，且生长速率为0.7～1.5ML/s的条件下生长所述InP缓冲层。
在上述一方面提供的在GaP/Si衬底上外延生长InGaAs薄膜的方法的一个示例中，所述在所述InP缓冲层上生长形成InGaAs薄膜的方法包括：使所述GaP/Si衬底的温度为480℃，并在生长室压力为2.0×10-9～5.0×10-9Torr，As的束流压力与In和Ga的束流压力之和的比值为50～80，且生长速率为0.3～1.0ML/s的条件下生长InGaAs薄膜。
根据本发明的实施例的一方面提供的InGaAs薄膜，其由上述的方法外延生长而成。
有益效果：在本发明中，通过在GaP/Si衬底上外延生长GaP缓冲层、InP/InGaAs超晶格结构缓冲层以及InP缓冲层，可以获得高晶体质量的缓冲层，解决了Si衬底与InGaAs薄膜的晶格匹配问题，有效过滤衬底与InGaAs薄膜之间由于晶格失配引起的位错，较好的释放应力。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的实施例的在GaP/Si衬底上外延生长InGaAs薄膜的方法的流程图；
图2是由图1所示的方法外延生长的InGaAs薄膜的示意图；
图3是根据本发明的实施例的外延生长的InGaAs薄膜的透射电镜图；
图4是根据本发明的实施例的外延生长的InGaAs薄膜的(004)面的X射线摇摆曲线；
图5是根据本发明的实施例的外延生长的InGaAs薄膜的原子力显微镜扫描图。
具体实施方式
以下，将参照附图来详细描述本发明的具体实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
如本文中使用的，术语“包括”及其变型表示开放的术语，含义是“包括但不限于”。术语“基于”、“根据”等表示“至少部分地基于”、“至少部分地根据”。术语“一个实施例”和“一实施例”表示“至少一个实施例”。术语“另一个实施例”表示“至少一个其他实施例”。术语“第一”、“第二”等可以指代不同的或相同的对象。下面可以包括其他的定义，无论是明确的还是隐含的。除非上下文中明确地指明，否则一个术语的定义在整个说明书中是一致的。
图1是根据本发明的实施例的在GaP/Si衬底上外延生长InGaAs薄膜的方法的流程图；图2是由图1所示的方法外延生长的InGaAs薄膜的示意图。
参照图1和图2，根据本发明的实施例的在GaP/Si衬底上外延生长InGaAs薄膜的方法包括：制程S110、制程S120、制程S130以及制程S140。
具体地，在制程S110中，在GaP/Si衬底200上生长形成GaP缓冲层210。
在本实施例中，所述GaP/Si衬底200是预先在Si(100晶面)上制作形成了预定厚度的GaP薄膜。当然，这样的GaP/Si衬底可以通过商购获得。而作为本发明的其他实施方式，可以选用单独的Si衬底，从而在单独的Si衬底上直接生长形成GaP缓冲层210。
在本实施例中，在执行制程S110之前，可以先执行制程S101(未图示)。具体地，制程S101包括：对GaP/Si衬底200进行丙酮、异丙醇超声清洗5分钟，而后用去离子水清洗GaP/Si衬底200，并用氮气吹干，以去除GaP/Si衬底200表面的有机物；接着，将GaP/Si衬底200按顺序置于第一RCA溶液中水浴加热15分钟、第二RCA溶液中水浴加热15分钟、浓度为2.5％的氢氟酸中浸泡2分钟，然后经氢氟酸和去离子水去除GaP/Si衬底200的表面氧化物和有机物，最后用氮气吹干。其中，第一RCA溶液由325ml去离子水、65ml NH4OH(27％)和65ml H2O2(30％)形成，而第二RCA溶液由260ml去离子水、65ml HCl(37％)和65ml H2O2(37％)形成。需要说明的是，在本发明的其他实施方式中，制程S101可以被省略。
在本实施例中，在执行制程S101之后，且在执行制程S110之前，还可以执行制程S102(未示出)。具体地，制程S102包括：将经清洗后的GaP/Si衬底200送入分子束外延装置的进样室中预除气15～30分钟，然后再送入所述分子束外延装置的预处理室中在300℃的温度下除气1～2小时(优选1.5小时)，完成除气后送入所述分子束外延装置的生长室；接着，将GaP/Si衬底200的温度升至650℃，并高温烘烤10～25分钟(优选15分钟)，以除去GaP/Si衬底200的表面的氧化膜层。需要说明的是，在本发明的其他实施方式中，制程S102可以被省略。
在本实施例中，制程S110中在GaP/Si衬底200上生长形成GaP缓冲层210的一个示例性方法包括：使GaP/Si衬底200温度为630℃，并在生长室压力为1.0×10-8～7.0×10- 7Torr(优选为3.0×10-7Torr)，P的束流压力与Ga的束流压力的比值为35～45(优选地，Ga的束流压力1.6×10-5Torr，P的束流压力4.1×10-7Torr)，且生长速率为0.7～1.5ML/s的条件下，生长形成GaP缓冲层210(厚度约50nm)。这里，通入Ga源和P源的时间为360s。
此外，在执行完制程S110之后，且在执行制程S120之前，关闭Ga源，继续保持通入P源，P的束流压力可以为7.61×10-6Torr，保持通入P源的时间为480s。之后，进行制程S120。当然，在本发明的其他实施方式中，不进行这些过程也可以。
在制程S120中，在GaP缓冲层210上生长形成层叠的若干InP/InGaAs超晶格结构缓冲层220。
在本实施例中，每一InP/InGaAs超晶格结构缓冲层220沿远离GaP缓冲层210的方向顺序包括层叠的InP缓冲层221和InGaAs缓冲层222。这里，在图2中优选地示出了十组InP/InGaAs超晶格结构缓冲层220，但本发明并不限制于此，两组、三组、四组、五组、六组、七组、八组、九组、十一组或者更多组都可以。
在本实施例中，制程S120中在GaP缓冲层210上生长形成其中一组InP/InGaAs超晶格结构缓冲层220的示例性方法包括制程S121(未示出)和制程S122(未示出)。需要说明的是，根据事先设定好的InP/InGaAs超晶格结构缓冲层220的组数，循环执行相应次数制程S121和制程S122即可。例如，需要形成两组InP/InGaAs超晶格结构缓冲层220，那么制程的执行顺序为制程S121、制程S122、制程S121、制程S122。
具体地，制程S121包括：使GaP/Si衬底200温度为480℃，并在生长室压力为1.0×10-7～7.0×10-7Torr(优选为3.0×10-7Torr)，P的束流压力与In的束流压力的比值为120～160(优选地，In的束流压力是6.03×10-8Torr，P的束流压力为9.6×10-6Torr。其中，通入In源、P源的时间是58s)，且生长速率为0.5～1.0ML/s的条件下生长InP缓冲层221(厚度为5nm)。
在制程S121结束之后，且在制程S122开始之前，关闭P源，打开As源，As的束流压力是1.39×10-5Torr，通入As源时间是5s。当然，在本发明的其他实施方式中，不进行这些过程也可以。
制程S122包括：使GaP/Si衬底200温度为480℃，并在生长室压力为1.0×10-7～7.0×10-7Torr(优选为3.0×10-7Torr)，In、Ga、As的束流压力分别是分别是5.0×10-8～10×10-8Torr、5.0×10-7～10×10-7Torr、1.0×10-5～5.0×10-5Torr，(优选地，通入In源，In的束流压力是6.03×10-8Torr；通入Ga源，Ga的束流压力是6.55×10-7Torr；通入As源，As的束流压力是1.4×10-5Torr。其中，通入In源、Ga源、As源的时间是10s)，且生长速率为0.5～1.0ML/s的条件下生长InGaAs缓冲层222(厚度为2.5nm)。
此外，在每次执行完制程S122之后，关闭In源、Ga源、As源，关闭时间均为5s；然后通入P源炉，P的束流压力是8.9×10-6Torr，通入P源的时间是6s。当然，在本发明的其他实施方式中，不进行这些过程也可以。
另外，在最后一次执行完制程S122之后，且在执行制程S130之前，关闭In源、Ga源、As源，然后通入P源，P的束流压力是8.9×10-6Torr，通入P源时间是150s。当然，在本发明的其他实施方式中，不进行这些过程也可以。
在制程S130中，在所述若干InP/InGaAs超晶格结构缓冲层220(最后一层InGaAs缓冲层222)上生长形成InP缓冲层230。
在本实施例中，制程S130中在最后一层InGaAs缓冲层222上生长形成InP缓冲层230的一个示例性方法包括：使GaP/Si衬底200的温度为480℃，并在生长室压力在1.0×10-7～7.0×10-7Torr(优选为3.0×10-7Torr)，P的束流压力与In的束流压力的比值为100～120(优选地，In的束流压力是9.72×10-8Torr，P的束流压力是1.09×10-5Torr)，且生长速率为0.7～1.5ML/s的条件下生长InP缓冲层230(厚度为100nm)。其中，通入In源、P源的时间是660s。
此外，在执行完制程S130之后，且在执行制程S140之前，关闭In源、P源，关闭持续时间为5s。之后，通入As源，As源的束流压力是1.39×10-5Torr，通入As源的时间是20s。当然，在本发明的其他实施方式中，不进行这些过程也可以。
在制程S140中，在InP缓冲层230上生长形成InGaAs薄膜240。在一个示例中，InGaAs薄膜240可以是In0.53Ga0.47As薄膜。
制程S140中在InP缓冲层230上生长形成InGaAs薄膜240的一个示例性方法包括：使GaP/Si衬底200的温度为480℃，并在生长室压力为2.0×10-9～5.0×10-9Torr(优选为5.0×10-9Torr)，As的束流压力与In和Ga的束流压力之和的比值为50～80(优选地，通入In源，In的束流压力是9.7210-8Torr；通入Ga源，Ga的束流压力是1.12×10-7Torr；通入As源，As的束流压力是是1.23×10-5Torr。通入In源，Ga源、As源时间是900s。)，且生长速率为0.3～1.0ML/s的条件下生长InGaAs薄膜240(厚度为250nm)。其中，通入In源，Ga源、As源的时间是900s。
此外，在执行完制程S140之后，将GaP/Si衬底200温度由480℃降温至100℃，降温速度1.5℃/s，降温持续时间为480s。同时，关闭In源、Ga源，In源、Ga源分别降温至保温温度300℃、400℃；As源不关闭，As的束流压力降低至7.6110-6Torr。之后，关闭As源。当然，在本发明的其他实施方式中，不进行这些过程也可以。
需要说明的是，在本实施例中，可以使用分子束外延装置来执行上述各制程和/或过程。当然，本发明并不限制于此，也可以使用其他的薄膜沉积装置。
根据本发明的另一实施例还提供了一种由图1所示在GaP/Si衬底上外延生长InGaAs薄膜的方法外延生长形成的InGaAs薄膜，其具体结构可以参照图2所示。
图3是根据本发明的实施例的外延生长的InGaAs薄膜的透射电镜图。
参照图3，外延生长的GaP缓冲层210与GaP/Si衬底200界面清晰，且没有产生新的位错。超晶格SLs(即若干InP/InGaAs超晶格结构缓冲层220)的底部没有出现特别明显的衬度对比，对位错的限制效应明显，且通过张/压应变可以改善界面，InP缓冲层230进一步减少了穿透位错。因此，在本实施例中，采用多周期多层缓冲层结合原位退火的工艺技术，可以获得表面平整、高晶体质量的缓冲层，该缓冲层可以有效过滤衬底与外延层(即InGaAs薄膜)之间由于晶格失配引起的位错，较好的释放应力。
图4是根据本发明的实施例的外延生长的InGaAs薄膜的(004)面的X射线摇摆曲线。参照图4，InGaAs薄膜的(004)面X射线摇摆曲线半峰宽为0.00564°，表明InGaAs外延薄膜中应力得到有效地释放，证明超晶格SLs(即若干InP/InGaAs超晶格结构缓冲层220)可提高缓冲能力，进而降低InGaAs薄膜的位错密度，提高InGaAs薄膜的晶体质量。
图5是根据本发明的实施例的外延生长的InGaAs薄膜的原子力显微镜扫描图。参照图5，在1×1μm2选区面积上，GaP/Si(100)基InGaAs外延薄膜层的粗糙度RMS为1.18nm，表明InGaAs薄膜的表面平整光滑，晶体质量较好。因此，在本实施例中，采用多周期多层缓冲层结合原位退火的工艺技术，能够有效抑制界面的起伏，不仅获得表面平整的缓冲层，而且能够提高InGaAs外延薄膜的结晶质量，抑制InGaAs外延薄膜的表面起伏，获得较为平整光滑的表面。
综上所述，根据本发明的实施例，通过在GaP/Si衬底上外延生长GaP缓冲层、InP/InGaAs超晶格结构缓冲层以及InP缓冲层，可以获得高晶体质量的缓冲层，解决了Si衬底与InGaAs薄膜的晶格匹配问题，有效过滤衬底与外延层(即InGaAs薄膜)之间由于晶格失配引起的位错，较好的释放应力。此外，根据本发明的实施例的方法而外延生长的InGaAs薄膜晶体质量好，表面平整，对半导体光电器件的制备有着积极的促进意义。
上述对本发明的特定实施例进行了描述。其它实施例在所附权利要求书的范围内。
在整个本说明书中使用的术语“示例性”、“示例”等意味着“用作示例、实例或例示”，并不意味着比其它实施例“优选”或“具有优势”。出于提供对所描述技术的理解的目的，具体实施方式包括具体细节。然而，可以在没有这些具体细节的情况下实施这些技术。在一些实例中，为了避免对所描述的实施例的概念造成难以理解，公知的结构和装置以框图形式示出。
以上结合附图详细描述了本发明的实施例的可选实施方式，但是，本发明的实施例并不限于上述实施方式中的具体细节，在本发明的实施例的技术构思范围内，可以对本发明的实施例的技术方案进行多种简单变型，这些简单变型均属于本发明的实施例的保护范围。
本说明书内容的上述描述被提供来使得本领域任何普通技术人员能够实现或者使用本说明书内容。对于本领域普通技术人员来说，对本说明书内容进行的各种修改是显而易见的，并且，也可以在不脱离本说明书内容的保护范围的情况下，将本文所定义的一般性原理应用于其它变型。因此，本说明书内容并不限于本文所描述的示例和设计，而是与符合本文公开的原理和新颖性特征的最广范围相一致。

Claims (10)

1.一种在GaP/Si衬底上外延生长InGaAs薄膜的方法，其特征在于，所述方法包括：
在GaP/Si衬底上生长形成GaP缓冲层；
在所述GaP缓冲层上生长形成层叠的若干InP/InGaAs超晶格结构缓冲层；
在所述若干InP/InGaAs超晶格结构缓冲层上生长形成InP缓冲层；
在所述InP缓冲层上生长形成InGaAs薄膜。
2.根据权利要求1所述的方法，其特征在于，每一所述InP/InGaAs超晶格结构缓冲层沿远离所述GaP缓冲层的方向顺序包括层叠的InP缓冲层和InGaAs缓冲层。
3.根据权利要求1所述的方法，其特征在于，所述InGaAs薄膜为In0.53Ga0.47As薄膜。
4.根据权利要求1至3任一项所述的方法，其特征在于，在所述在GaP/Si衬底上生长形成GaP缓冲层之前，所述方法还包括：
对所述GaP/Si衬底进行丙酮、异丙醇超声清洗5分钟，而后用去离子水清洗所述GaP/Si衬底，并用氮气吹干，以去除所述GaP/Si衬底表面的有机物；
将所述GaP/Si衬底按顺序置于第一RCA溶液中水浴加热15分钟、第二RCA溶液中水浴加热15分钟、浓度为2.5％的氢氟酸中浸泡2分钟，然后经氢氟酸和去离子水去除所述GaP/Si衬底的表面氧化物和有机物，最后用氮气吹干。
5.根据权利要求4所述的方法，其特征在于，在对所述GaP/Si衬底进行清洗之后，且在所述在GaP/Si衬底上生长形成GaP缓冲层之前，所述方法还包括：
将经清洗后的所述GaP/Si衬底送入分子束外延装置的进样室中预除气15～30分钟，然后再送入所述分子束外延装置的预处理室中在300℃的温度下除气1～2小时，完成除气后送入所述分子束外延装置的生长室；
使所述GaP/Si衬底的温度为650℃，并高温烘烤10～25分钟，以除去所述GaP/Si衬底的表面的氧化膜层。
6.根据权利要求1至3任一项所述的方法，其特征在于，所述在GaP/Si衬底上生长形成GaP缓冲层的方法包括：
使所述GaP/Si衬底温度为630℃，并在生长室压力为1.0×10-7～7.0×10-7Torr，P的束流压力与Ga的束流压力的比值为35～45，且生长速率为0.7～1.5ML/s的条件下，生长形成所述GaP缓冲层。
7.根据权利要求1至3任一项所述的方法，其特征在于，所述生长所述InP/InGaAs超晶格结构缓冲层中的InP缓冲层的方法包括：使所述GaP/Si衬底温度为480℃，并在生长室压力为1.0×10-7～7.0×10-7Torr，P的束流压力与In的束流压力的比值为120-160，且生长速率为0.5～1ML/s的条件下生长所述InP缓冲层；
所述生长所述InP/InGaAs超晶格结构缓冲层中的InGaAs缓冲层的方法包括：使所述GaP/Si衬底温度为480℃，并在生长室压力为1.0×10-7～7.0×10-7Torr，In、Ga、As的束流压力分别是5.0×10-8～10×10-8Torr、5.0×10-7～10×10-7Torr、1.0×10-5～5.0×10- 5Torr，且生长速率为0.5～1.0ML/s的条件下生长所述InGaAs缓冲层。
8.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述若干InP/InGaAs超晶格结构缓冲层上生长形成InP缓冲层的方法包括：
使所述GaP/Si衬底的温度为480℃，并在生长室压力在1.0×10-7～7.0×10-7Torr，P的束流压力与In的束流压力的比值为100～120，且生长速率为0.7～1.5ML/s的条件下生长所述InP缓冲层。
9.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述InP缓冲层上生长形成InGaAs薄膜的方法包括：
使所述GaP/Si衬底的温度为480℃，并在生长室压力为2.0×10-9～5.0×10-9Torr，As的束流压力与In和Ga的束流压力之和的比值为50～80，且生长速率为0.3～1.0ML/s的条件下生长InGaAs薄膜。
10.一种由权利要求1至9任一项所述的方法外延生长的InGaAs薄膜。
CN202110570556.4A 2021-05-25 2021-05-25 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜 Active CN113314398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110570556.4A CN113314398B (zh) 2021-05-25 2021-05-25 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110570556.4A CN113314398B (zh) 2021-05-25 2021-05-25 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜

Publications (2)

Publication Number Publication Date
CN113314398A true CN113314398A (zh) 2021-08-27
CN113314398B CN113314398B (zh) 2024-02-06

Family

ID=77374541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110570556.4A Active CN113314398B (zh) 2021-05-25 2021-05-25 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜

Country Status (1)

Country Link
CN (1) CN113314398B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300556A (zh) * 2021-12-30 2022-04-08 中国科学院苏州纳米技术与纳米仿生研究所 外延结构、外延生长方法及光电器件

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661175A (en) * 1984-06-07 1987-04-28 Siemens Aktiengesellschaft Method of making InGaAsP and InGaAs double hetero-structure lasers and LEDs
JPH08236753A (ja) * 1995-02-22 1996-09-13 Nec Corp ヘテロ接合電界効果トランジスタ
US5856685A (en) * 1995-02-22 1999-01-05 Nec Corporation Heterojunction field effect transistor
JP2001093837A (ja) * 1999-09-20 2001-04-06 Canon Inc 半導体薄膜構造とその作製法
US6218684B1 (en) * 1997-12-09 2001-04-17 Sumitomo Electric Industries, Ltd. Photodiode with buffer layer
WO2004112111A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Chemical Company, Limited 化合物半導体、その製造方法及び化合物半導体素子
US20080032478A1 (en) * 2006-08-02 2008-02-07 Hudait Mantu K Stacking fault and twin blocking barrier for integrating III-V on Si
CN103762256A (zh) * 2014-01-15 2014-04-30 华南理工大学 生长在Si衬底上的InGaAs薄膜及其制备方法
US20160225768A1 (en) * 2015-01-30 2016-08-04 International Business Machines Corporation Iii-v cmos integration on silicon substrate via embedded germanium-containing layer
US20170012076A1 (en) * 2015-07-10 2017-01-12 Institute Of Physics, Chinese Academy Of Sciences Photodetectors based on interband transition in quantum wells
CN208240685U (zh) * 2018-06-07 2018-12-14 新磊半导体科技（苏州）有限公司 一种InP基InAlAs-InGaAs啁啾超晶格结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661175A (en) * 1984-06-07 1987-04-28 Siemens Aktiengesellschaft Method of making InGaAsP and InGaAs double hetero-structure lasers and LEDs
JPH08236753A (ja) * 1995-02-22 1996-09-13 Nec Corp ヘテロ接合電界効果トランジスタ
US5856685A (en) * 1995-02-22 1999-01-05 Nec Corporation Heterojunction field effect transistor
US6218684B1 (en) * 1997-12-09 2001-04-17 Sumitomo Electric Industries, Ltd. Photodiode with buffer layer
JP2001093837A (ja) * 1999-09-20 2001-04-06 Canon Inc 半導体薄膜構造とその作製法
WO2004112111A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Chemical Company, Limited 化合物半導体、その製造方法及び化合物半導体素子
US20080032478A1 (en) * 2006-08-02 2008-02-07 Hudait Mantu K Stacking fault and twin blocking barrier for integrating III-V on Si
CN103762256A (zh) * 2014-01-15 2014-04-30 华南理工大学 生长在Si衬底上的InGaAs薄膜及其制备方法
US20160225768A1 (en) * 2015-01-30 2016-08-04 International Business Machines Corporation Iii-v cmos integration on silicon substrate via embedded germanium-containing layer
US20170012076A1 (en) * 2015-07-10 2017-01-12 Institute Of Physics, Chinese Academy Of Sciences Photodetectors based on interband transition in quantum wells
CN208240685U (zh) * 2018-06-07 2018-12-14 新磊半导体科技（苏州）有限公司 一种InP基InAlAs-InGaAs啁啾超晶格结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHI，B等: "Defect engineering for high quality InP epitaxially grown on on-axis(001) Si", 《JOURNAL OF APPLIED PHYSICS》 *
李晋平: "大失配InGaAs异质结的MOCVD生长与材料特性研究", 《中国博士学位论文全文数据库》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300556A (zh) * 2021-12-30 2022-04-08 中国科学院苏州纳米技术与纳米仿生研究所 外延结构、外延生长方法及光电器件

Also Published As

Publication number Publication date
CN113314398B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US8603898B2 (en) Method for forming group III/V conformal layers on silicon substrates
US8847362B2 (en) Structure of thin nitride film and formation method thereof
JP6052570B2 (ja) 半導体基板の製造方法
US10541133B2 (en) GaAs thin film grown on Si substrate, and preparation method for GaAs thin film grown on Si substrate
JP2022552024A (ja) ＳｃＡｌＭｇＯ４基板に基づく窒化ガリウム単結晶及びその製造方法
CN113445004B (zh) 一种AlN薄膜及其制备方法和应用
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2014009156A (ja) 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
CN113314398A (zh) 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP4213896B2 (ja) 半導体基板の製造方法
US10304678B1 (en) Method for fabricating InGaP epitaxial layer by metal organic chemical vapor deposition (MOCVD)
US20190103273A1 (en) Method for Producing Group III Nitride Laminate
JP4120163B2 (ja) Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
US20100187539A1 (en) Compound semiconductor epitaxial wafer and fabrication method thereof
CN109166788B (zh) 一种在硅衬底上直接外延生长锗虚拟衬底的方法
US20150087137A1 (en) Nitride thin film stucture and method of forming the same
JPH07321032A (ja) 化合物半導体結晶層の成長方法
JP2011006304A (ja) 窒化物半導体基板およびその製造方法
Li et al. Growth and characterization of GaAs layers on polished Ge/Si by selective aspect ratio trapping
JP2004363510A (ja) 半導体基板の製造方法
JPH0645249A (ja) ＧａＡｓ層の成長方法
JP2008218655A (ja) 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法
JP5032522B2 (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
CN113097057A (zh) 外延生长方法、外延结构及光电器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant