CN113314165A - 磁性模拟存储器 - Google Patents
磁性模拟存储器 Download PDFInfo
- Publication number
- CN113314165A CN113314165A CN202110687578.9A CN202110687578A CN113314165A CN 113314165 A CN113314165 A CN 113314165A CN 202110687578 A CN202110687578 A CN 202110687578A CN 113314165 A CN113314165 A CN 113314165A
- Authority
- CN
- China
- Prior art keywords
- magnetic
- layer
- storage
- analog
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
Abstract
本发明涉及数据存储技术领域,提供一种在固态存储器芯片上存储数据的新方法。它形成了一个平台,可以创建新的神经计算和人工智能架构。本发明存储器包括:感应层,用于信号的读/写一端口;隔离层,设置于感应层和储存层之间,用于对感应层和存储层进行绝缘;储存层,通过磁性可变电容Mcap与功能层耦合,以进行非易失性模拟存储;功能层与储存层耦合,用于通过时间常数的变化获得并传输信号至储存层;其中,当断电时,储存层的磁性不变以保留信号,进行非易失性模拟存储。此储存器架构定义为MCRAM,是一种非易失性存储器,通过本发明实现了低成本且兼备随机存储和非易失性模拟存储。
Description
技术领域
本发明涉及数据存储技术领域,尤指磁性模拟存储器。
背景技术
在现有的数据存储技术中,其类别包括随机存储和闪存。在随机存储中,如SRAM和DRAM等存储器,这类的存储器速度较快,但只能进行随机存储,一旦断电即失去信号。而且DRAM、SRAM需要大量的晶体管和电容器,让它存储容量很难大幅增长,远远赶不上摩尔定律。FLASH类存储器存储容量大,但速度慢,只有SRAM的0.1%(千分之一)。现有的存储器大都是数字的精确的,但适用范围有受限,无法适应日益丰富的应用需求。
因此,如何实现随机存储和闪存功能兼备,同时结构简单、成本有竞争力则成了亟待解决的问题。
Mcap(磁电容器)是一种利用被磁化的特殊电极(板)的储能装置,它的能量比同样体积和重量的传统电容器高出几千亿倍。通过改变电极的磁场强度,可以反复改变Mcap的电容。这种方法被称VMC(可变磁电容(Variable Magnetic Capacitance))是非易失性磁电容模拟储存器MCRAM(Magnetic Capacitor Random Access Memory)的起源。耦合这个可变Mcap与电阻,形成一个RC电路产生可变时间常数RC。这种设计被称为VRCT(可变RC时间常数(Variable RC Time-constant))。与存储器控制(读/写)电路一起,VRCT可用作MCRAM中的存储位。因为每次Write事件后RC时间常数的变化实际上是位的物理属性(RC时间常量)的变化。该位将保持在新的状态,直到下一个Write事件,能在断电后保存数据。因此,MCRAM是一种非易失性模拟存储器。MCRAM同时可用于数据存储器和代码存储器的应用。
本发明是具有优于相同特征尺寸的SRAM的写入和快速读取数据时间的数据存储器。
本发明的储存容量远优于相同特征尺寸的FLASH类存储器的存储容量。
本发明可制成7nm以下的高密度存储器。低功耗。
发明内容
本发明提供了磁性模拟存储器,解决了上述问题。
本发明提供的技术方案如下:
磁性模拟存储器,包括:
感应层,是信号的读/写端口;
隔离层,设置于所述感应层和存储层之间,用于对所述感应层和所述存储层进行绝缘;
所述存储层,由可变磁电容构成,其与功能层耦合,以进行非易失性模拟存储;
所述功能层,用于所述功能层获得所述感应层的信号后,与所述存储层耦合,进行信息的数模转换或模数转换,并在所述存储层进行存储;
其中,当断电时,所述存储层的磁性不变以保留信号,进行非易失性模拟存储。
进一步优选的,所述存储层,包括:
第一磁性单元,具有第一磁性区及第二磁性区;
第一传导区配置于该第一磁性区及该第二磁性区之间;
第二磁性单元,具有第三磁性区及一第四磁性区;
第二传导区配置于该第三磁性区及该第四磁性区之间;
介电区配置于该第一磁性单元及该第二磁性单元之间。
进一步优选的:
所述介电区,用于进行非易失性模拟存储;
其中,当所述介电区储存着数据时,所述第一磁性区及该第二磁性区的双极极性不相同,并且该第三磁性区及该第四磁性区的双极极性不相同。
进一步优选的:
所述功能层,还用于将模拟信号转换为数字信号或将所述数字信号转换为模拟信号,并将所述信号传输至所述存储层;
所述存储层,还用于通过与所述功能层耦合,接收信号,进行非易失性模拟存储。
进一步优选的,所述存储层,包括:
多个磁性单元,其中每一所述磁性单元具有两磁性区;
多个介电区分别配置于两相邻的所述磁性单元之间;
多个传导区分别配置于每一所述磁性单元的所述两磁性区之间。
进一步优选的,所述功能层,包括:晶体管、管理电路和金属介质。
进一步优选的,还包括:
感测电路,所述感测电路与所述感应层连接,用于管理与控制所述感应层的信号传输。
进一步优选的:
所述感测电路,与所述功能层连接,用于连接所述感应层和所述功能层。
进一步优选的,还包括:
基板,用于承载磁性模拟存储器;
字线,介于所述功能层和所述基板之间。
磁性模拟存储方法,包括:
通过设置于感应层和存储层之间的隔离层,对所述感应层和所述存储层进行信号绝缘或隔离;
利用功能层与所述存储层耦合,通过所述存储层的可磁变电容时间常数的变化存储模拟信号;
其中,当断电时,所述存储层的磁性不变以保留信号,进行非易失性模拟存储。
本发明提供的磁性模拟存储器至少具有以下有益效果:
通过本发明实现了低成本且兼备随机存储和非易失性模拟存储。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对磁性模拟存储器的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明中磁性模拟存储器的一个实施例的结构示意图;
图2是本发明中存储层的结构示意图;
图3是本发明中磁性模拟存储器中字线的布局示意图;
图4是本发明中字线和位线的电流方向以及位选择子示意图;
图5是本发明中磁场方向和电阻状态的变化示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
还应当进一步理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
另外,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
下面结合一个实施例来进一步说明本发明:本发明的一个实施例,如图1所示,本发明提供磁性模拟存储器(MCRAM),包括:
感应层1,是信号读/写的端口。
具体的,所述感应层具备在相同尺寸时,它的读/写速度与SRAM一样快。
隔离层2,设置于所述感应层1和存储层3之间,用于对所述感应层1 和所述存储层3进行隔离绝缘。
具体的,所述隔离层2是作为绝缘体的间隔层。
所述存储层3,是可变磁电容(Mcap),与所述功能层耦合,以进行非易失性随机模拟的存储。
功能层4,与所述存储层耦合,用于通过时间常数的变化获得并传输信号至所述存储层。
其中,当断电时,所述存储层的磁性不变以保留信号,进行非易失性模拟存储。
优选的,所述功能层与所述感应层联系并与所述存储层耦合,将模拟信号转换为数字信号(DAC)或将数字信号转换为模拟信号(ADC),以进行传输或存储;
所述存储层,还用于通过与所述功能层耦合,接收、并将数字信号转换为模拟信号进行非易失性模拟存储。
具体的,所述存储层3包括Mcap(磁电容),利用了被磁化的特殊电极 (板),通过改变电极的磁场强度,可以反复改变存储层3的电容。这种方法称为VMC(可变磁电容)。
将这个可变电容的存储层3与一个电阻耦合后得到了一个具有可变时间常数RC的RC电路。这种设计被称为VRCT(可变RC时间常数)。
VRCT与存储器控制(读/写)电路一起可以用作MCRAM(磁电容随机存取存储器)中的存储位。
由于每个写事件(Write)后,RC时间常数的改变,实际上是位物理属性(RC 时间常数)的改变。该位将保持此状态,直到下一个写事件(Write)。因此, MCRAM是非易失性存储器,在断电时可保存数据。MCRAM适用于数据存储和代码存储的应用。
在本实施例中,Mcap(磁电容)与具有相同体积和重量的传统电容器相比,它是一种拥有容量更大的电容器。
示例性的,如图5所示,基于原始的PSV MRAM基本技术。通过改变所述存储层的磁场,即可以改变存储层耦合时的电阻。
具体的,因所述存储层磁场变化产生的电阻,其低电阻可被视为“0”状态,高电阻被视为"n-1"状态,在这两端之间可视为中间状态“i”。因感测电路的灵敏度和具体的应用要求。因此,在单个设备上可存在n个"i"状态。
优选的,如图1所示,还包括:
感测电路,所述感测电路与所述感应层连接,用于管理与控制所述感应层的读/写端口。
优选的,还包括:
所述感测电路,与所述功能层连接,用于连接所述感应层和所述功能层。
示例性的,还包括:电源及控制与感测电路5,用于对感应层、功能层、基板的综合,协调的控制与管理。
优选的,还包括:
基板7,用于承载用于磁电容不易失性随机模拟数据存储装置;
字线6,介于所述功能层和所述基板之间。
示例性的,如图3、4所示,模拟MRAM布局即本实施例中的位线和字线的布局图,位线和字线的电流方向形成位选择子。
优选的,所述存储层,包括:
第一磁性单元,具有第一磁性区及第二磁性区;
第一传导区配置于该第一磁性区及该第二磁性区之间;
第二磁性单元,具有第三磁性区及一第四磁性区;
第二传导区配置于该第三磁性区及该第四磁性区之间;
介电区配置于该第一磁性单元及该第二磁性单元之间。
优选的:所述介电区,用于进行非易失性模拟存储。
其中,当所述介电区储存着数据时,所述第一磁性区及该第二磁性区的双极极性不相同时,并且该第三磁性区及该第四磁性区的双极极性不相同。
示例性的,如图2所示,具有一第一磁性单元110、一第二磁性单元120 以及一介电区130。
第一磁性单元110具有一第一磁性区114以及一第二磁性区118,而第二磁性单元120则具有一第三磁性区124以及一第四磁性区128。
其中,介电区130被配置于第一磁性单元110及第二磁性单元120之间,并且介电区130是被用来储存数据,而第一磁性区114、第二磁性区118、第三磁性区124及第四磁性区128所具备的双极(如双极113、117、123 及127)则是被用来在断电时磁性不变,从而进行数据保留。
值得注意的是,图2中的箭头符号仅是用来表示磁性区的双极,并非用来限制双极的方向。
优选的,所述存储层,包括:多个磁性单元,其中每一所述磁性单元具有两磁性区;多个介电区分别配置于两相邻的所述磁性单元之间;多个传导区分别配置于每一所述磁性单元的所述两磁性区之间。
优选的,所述功能层,包括:晶体管、管理电路和金属介质。
示例性的,功能层由晶体管、管理电路、金属制品等构成,其与存储层进行磁电耦合。以进行信息交换或存储。
具体的,所述存储层可以包括多个磁性单元,通过多个磁性单元可以进行更多数据的非易失性模拟存储。
具体的,本实施例是一种代码存储器,具有与当今的闪存一样的非易失性存储特性。也是一种数据存储器,具有与具有相同特征尺寸的SRAM相似的写入和快速读取时间。且本实施例中的用于存储芯片的数据存储装置是低功率的。可以将本发明制成小于7nm的高密度存储器。
本发明提供了一种用于在磁电容不易失性随机模拟数据的新方法。它构成了一个平台,可在此平台上创建新的神经计算和人工智能架构。它可以连成网络成为MCRAM系统,更快地处理复杂的运算。
在本实施例中,所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各程序模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的程序模块完成,即将所述装置的内部结构划分成不同的程序单元或模块,以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中,也可是各个单元单独物理存在,也可以两个或两个以上单元集成在一个处理单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件程序单元的形式实现。另外,各程序模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述或记载的部分,可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的系统,可以通过其他的方式实现。示例性的,以上所描述的实施例仅仅是示意性的,示例性的,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,示例性的,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性、机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可能集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.磁性模拟存储器,其特征在于,包括:
感应层,是信号的读/写端口;
隔离层,设置于所述感应层和存储层之间,用于对所述感应层和所述存储层进行绝缘;
所述存储层,由可变磁电容构成,其与功能层耦合,以进行非易失性模拟存储;
所述功能层,用于所述功能层获得所述感应层的信号后,与所述存储层耦合,进行信息的数模转换或模数转换,并在所述存储层进行存储;
其中,当断电时,所述存储层的磁性不变以保留信号,进行非易失性模拟存储。
2.根据权利要求1所述磁性模拟存储器,其特征在于,所述存储层,包括:
第一磁性单元,具有第一磁性区及第二磁性区;
第一传导区配置于该第一磁性区及该第二磁性区之间;
第二磁性单元,具有第三磁性区及一第四磁性区;
第二传导区配置于该第三磁性区及该第四磁性区之间;
介电区配置于该第一磁性单元及该第二磁性单元之间。
3.根据权利要求2所述磁性模拟存储器,其特征在于:
所述介电区,用于进行非易失性模拟存储;
其中,当所述介电区储存着数据时,所述第一磁性区及该第二磁性区的双极极性不相同,并且该第三磁性区及该第四磁性区的双极极性不相同。
4.根据权利要求3所述磁性模拟存储器,其特征在于:
所述功能层,还用于将模拟信号转换为数字信号或将所述数字信号转换为模拟信号,并将所述信号传输至所述存储层;
所述存储层,还用于通过与所述功能层耦合,接收信号,进行非易失性模拟存储。
5.根据权利要求1所述磁性模拟存储器,其特征在于,所述存储层,包括:
多个磁性单元,其中每一所述磁性单元具有两磁性区;
多个介电区分别配置于两相邻的所述磁性单元之间;
多个传导区分别配置于每一所述磁性单元的所述两磁性区之间。
6.根据权利要求1~5中任一项所述磁性模拟存储器,其特征在于,所述功能层,包括:晶体管、管理电路和金属介质。
7.根据权利要求6所述磁性模拟存储器,其特征在于,还包括:
感测电路,所述感测电路与所述感应层连接,用于管理与控制所述感应层的信号传输。
8.根据权利要求7所述磁性模拟存储器,其特征在于:
所述感测电路,与所述功能层连接,用于连接所述感应层和所述功能层。
9.根据权利要求8所述磁性模拟存储器,其特征在于,还包括:
基板,用于承载磁性模拟存储器;
字线,介于所述功能层和所述基板之间。
10.一种磁性模拟存储方法,其特征在于,包括:
通过设置于感应层和存储层之间的隔离层,对所述感应层和所述存储层进行信号绝缘或隔离;
利用功能层与所述存储层耦合,通过所述存储层的可磁变电容时间常数的变化存储模拟信号;
其中,当断电时,所述存储层的磁性不变以保留信号,进行非易失性模拟存储。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110687578.9A CN113314165A (zh) | 2021-06-21 | 2021-06-21 | 磁性模拟存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110687578.9A CN113314165A (zh) | 2021-06-21 | 2021-06-21 | 磁性模拟存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113314165A true CN113314165A (zh) | 2021-08-27 |
Family
ID=77379973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110687578.9A Pending CN113314165A (zh) | 2021-06-21 | 2021-06-21 | 磁性模拟存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113314165A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116504285A (zh) * | 2022-01-18 | 2023-07-28 | 浙江力德仪器有限公司 | 计算系统与计算方法 |
-
2021
- 2021-06-21 CN CN202110687578.9A patent/CN113314165A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116504285A (zh) * | 2022-01-18 | 2023-07-28 | 浙江力德仪器有限公司 | 计算系统与计算方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11379366B2 (en) | Memory devices having selectively-activated termination devices | |
US7978500B2 (en) | Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance | |
KR101595585B1 (ko) | 로컬 데이터 라인들을 구비한 메모리 장치 및 그 제조 및 동작 방법 | |
CN100403450C (zh) | 具有自组装聚合物薄膜的内存装置及其制造方法 | |
JP5340420B2 (ja) | 磁気ランダムアクセスメモリ(mram)のインサイチュ抵抗測定法 | |
Chen et al. | Design tradeoffs of vertical RRAM-based 3-D cross-point array | |
CN110799954A (zh) | 非易失性存储器系统或子系统 | |
DE69803781D1 (de) | Festwertspeicher und festwertspeicheranordnung | |
CN110739012B (zh) | 存储阵列块及半导体存储器 | |
KR20010062167A (ko) | Mtj가 적층된 셀 메모리 감지 방법 및 장치 | |
CN113314165A (zh) | 磁性模拟存储器 | |
CN215069268U (zh) | 磁性模拟存储器 | |
CN114627927A (zh) | 用于执行目标刷新操作的装置和方法 | |
Dhull et al. | SOT and STT based four-bit parallel MRAM cell for high-density applications | |
US11437092B2 (en) | Systems and methods to store multi-level data | |
Wang et al. | A novel content addressable memory based on hybrid memristor-CMOS architecture | |
CN114627937A (zh) | 基于非易失存储器件的存内计算电路和方法 | |
CN101236984B (zh) | 具有磁性内存的集成电路 | |
EP4357981A1 (en) | Hybrid feram/oxram data storage circuit | |
US20240135979A1 (en) | HYBRID FeRAM/OxRAM DATA STORAGE CIRCUIT | |
US20220413801A1 (en) | Configurable computing unit within memory | |
US11948628B2 (en) | Systems and methods to store multi-level data | |
CN112927738B (zh) | 基于非易失器件的电路和电荷域存内计算方法 | |
US11894061B2 (en) | Non-volatile memory programming circuit and a method of programming non-volatile memory devices | |
WO2023221597A1 (zh) | 存储阵列以及存储阵列的工作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |