CN113311304B - 半导体器件的性能检测方法和检测模型的建立方法 - Google Patents

Abstract

本申请公开了半导体器件的性能检测方法和检测模型的建立方法，半导体器件的性能检测方法包括步骤：将待测半导体器件的沟道尺寸输入到检测模型中；所述检测模型根据所述待测半导体器件的沟道尺寸，将所述待测半导体器件对应到由多个点模型构成的块模型区中；所述检测模型将所述块模型区中多个点模型的沟道尺寸和器件特性输入到差值公式中，形成联立方程式，并通过所述联立方程式得出所述待测半导体器件的关系参数；所述检测模型将所述待测半导体器件的关系参数和沟道尺寸代入到差值公式中，得到所述待测半导体器件的器件特性，并输出所述器件特性作为检测结果。通过上述检测方法可以准确地检测出半导体器件的器件特性，且节省了时间和成本。

Description

半导体器件的性能检测方法和检测模型的建立方法

技术领域

本申请涉显示技术领域，尤其涉及半导体器件的性能检测方法和检测模型的建立方法。

背景技术

液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。GOA(Gate Driver on Array)技术即阵列基板行驱动技术，是利用薄膜晶体管(ThinFilm Transistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。GOA电路具有两项基本功能：第一是输出栅极扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当一个栅极扫描驱动信号输出完成后，通过时钟控制进行下一个栅极扫描驱动信号的输出，并依次传递下去。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。

然而，在GOA驱动电路中，存在多种不同沟道尺寸的TFT，TFT的沟道尺寸从几微米到几万微米，沟道尺寸过大的TFT在测量过程中会易烧坏，因此针对不同沟道尺寸的TFT性能预测对GOA电路设计至关重要。

发明内容

本申请的目的是提供半导体器件的性能检测方法和检测模型的建立方法，能够预测TFT的性能，防止TFT在测量过程烧坏。

本申请公开了一种半导体器件的性能检测方法，包括步骤：

将待测半导体器件的沟道尺寸输入到检测模型中；

所述检测模型根据所述待测半导体器件的沟道尺寸，将所述待测半导体器件对应到由多个点模型构成的块模型区中；

所述检测模型将所述块模型区中多个点模型的沟道尺寸和器件特性输入到差值公式中，形成联立方程式，并通过所述联立方程式得出所述待测半导体器件的关系参数；以及

所述检测模型将所述待测半导体器件的关系参数和沟道尺寸代入到差值公式中，得到所述待测半导体器件的器件特性，并输出所述器件特性作为检测结果。

可选的，所述差值公式为其中，L为半导体器件的沟道长参数，W为半导体器件的沟道宽参数，VTO为半导体器件的关系参数，LVTO为半导体器件中沟道长参数对应的关系参数，WVTO为半导体器件中沟道宽参数对应的关系参数，PVTO为半导体器件中器件特性对应的关系参数，P(L,W)为半导体器件的器件特性。

可选的，所述块模型区由四个点模型构成，且四个点模型围成矩形，所述检测模型将所述块模型区中多个点模型的沟道尺寸和器件特性输入到差值公式中，形成联立方程式，并通过所述联立方程式得出所述待测半导体器件的关系参数的步骤中，包括：

所述检测模型分别将所述块模型区中的四个点模型的沟道长参数、沟道宽参数和器件特性，代入到所述差值公式中，得到联立方程式：

根据所述联立方程式解出半导体器件的关系参数VTO、半导体器件中沟道长参数对应的关系参数LVTO、半导体器件中沟道宽参数对应的关系参数WVTO、以及半导体器件中器件特性对应的关系参数PVTO；

其中，L1、W1和P1分别为所述块模型区中第一个点模型对应的沟道长参数、沟道宽参数和器件特性；L1、W2和P2分别为所述块模型区中第二个点模型对应的沟道长参数、沟道宽参数和器件特性；L2、W2和P3分别为所述块模型区中第三个点模型对应的沟道长参数、沟道宽参数和器件特性；L2、W1和P4分别为所述块模型区中第四个点模型对应的沟道长参数、沟道宽参数和器件特性。

可选的，所述检测模型将所述待测半导体器件的关系参数和沟道尺寸代入到差值公式中，得到所述待测半导体器件的器件特性，并输出所述器件特性作为检测结果的步骤中，包括：

通过所述联立方程式解出VTO、LVTO、WVTO和PVTO；以及

将VTO、LVTO、WVTO、PVTO，以及所述待测半导体器件的沟道宽参数和沟道长参数，代入到所述差值公式中，得到所述待测半导体器件的器件特性P，所述检测模型将所述器件特性P作为检测结果输出。

可选的，所述器件特性包括：半导体器件中栅极和漏极之间的电压差值，与漏极和源极之间电流的关系曲线。

本申请还公开了一种半导体器件的检测模型的建立方法，所述检测模型用于如上所述半导体器件的性能检测方法，所述检测模型的建立方法包括步骤：

以对应一种沟道宽参数和沟道长参数的半导体器件的器件特性作为一个点模型，依次测量多组不同沟道参数的半导体器件的器件特性，得到多个点模型；以及

建立含有沟道宽参数和沟道长参数的直角坐标系，将上述多个点模型代入到所述直角坐标系中形成检测模型。

可选的，以对应一种沟道宽参数和沟道长参数的半导体器件的器件特性作为一个点模型，依次测量多组不同沟道参数的半导体器件的器件特性，得到多个点模型的步骤中，包括步骤：

根据预设的关键点参数来实测对应半导体器件的器件特性，得到第一电性结果；

根据所述预设的关键点参数来模拟所述第一电性结果，得到第二电性结果；

比较所述第一电性结果与所述第二电性结果，得到所述半导体器件对应的点模型；以及

依次测量多组不同关键点参数的半导体器件的器件特性，得到多个点模型。

可选的，根据预设的关键点参数来实测对应半导体器件的器件特性，得到第一电性结果的步骤中，包括：

根据预设的沟道宽参数和沟道长参数作为测试参数，对半导体器件中的栅极施加预设电压，将半导体器件中的源极接地，测量半导体器件中的源极和漏极之间的电流大小；以及

对所述半导体器件进行多次电性实测，得到第一电性结果。

可选的，根据所述预设的关键点参数来模拟所述第一电性结果，得到第二电性结果的步骤中，包括：

将第一电性结果中的多组不同的预设电压作为模拟的条件参数，将通过多组不同的预设电压对应得到的多组实测的漏极和源极之间的电流结果，作为模拟结果的参考参数；

将实测的多组不同的预设电压输入到模拟机内进行模拟，对应得到多组模拟的漏极和源极之间的电流结果；以及

所述模拟机根据多组不同的所述预设电压与对应得到多组模拟的所述电流结果，在坐标系中做出关于电压，和漏极、源极之间的电流的模拟关系曲线，得到第二电性结果；

其中，所述第二电性结果与所述第一电性结果根据相同的条件参数一一对应。

可选的，比较所述第一电性结果与所述第二电性结果，得到所述半导体器件对应的点模型的步骤中，包括：

将所述第一电性结果和第二电性结果导入到拟合机内；

将所述第一电性结果和所述第二电性结果在同一个坐标系下进行移动拟合；

拟合后，对比所述第一电性结果和所述第二电性结果在同一横坐标上的差值；以及

如果差值在预设的范围内，那么第二电性结果为所述半导体器件对应的点模型；如果差值超出预设的范围，那么重新对所述第一电性结果进行模拟。

本申请通过提供一种半导体器件的性能检测方法，在设计完一种半导体后，将半导体的沟道尺寸输入到检测模型中，然后结合对应块模型区中点模型构成的联立方程式以及差值公式，即可得出该半导体的性能，此过程不需要进行手动计算和人工测试，直接输入沟道尺寸即可快速了解其性能，节省了时间和成本；而且相较于传统上利用单点模型归一化推算的半导体器件特性的方法而言，本申请所采用的检测方法结合其它相关点模型，使得精度更高，检测结果更精准。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请一实施例提供的一种半导体器件的检测模型建立方法的流程图；

图2是本申请一实施例提供的一种检测模型的示意图；

图3是本申请一实施例提供的一种点模型形成的流程图；

图4是本申请一实施例提供的第一电性结果测量过程的流程图；

图5是本申请一实施例提供的第二电性结果测量过程的流程图；

图6是本申请一实施例提供的将第一电性结果和第二电性结果进行拟合的流程图；

图7是本申请另一实施例提供的一种半导体器件的性能检测方法的流程图；

图8是本申请另一实施例提供的一种块模型区的示意图。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

GOA技术是将栅极驱动电路(门驱动IC)集成在阵列基板上，具有以下优点:(1)栅极驱动电路集成在阵列基板上，可以有效降低生产成本和功耗；(2)GOA工艺可以节约bonding产能，提高产品生产量；(3)可以省略栅极驱动电路的bonding区，使显示面板结构对称,以及实现窄边框。然而，由于GOA电路中存在多种不同尺寸的薄膜晶体管(Thin FilmTransistor，TFT)，在设计GOA电路时需要对尺寸过大的TFT进行模拟测试，确定TFT电学性能正常后可投入生产，从而节省生产成本。

发明人了解到一种检测TFT的方法，即通过单点模型归一化推算待测TFT的器件特性，具体为：将待测TFT对应到单点模型中，已知单点模型的沟道宽尺寸W、沟道长尺寸L和器件特性P，将待测TFT的沟道宽尺寸W’、沟道长尺寸L’，和单点模型的W、L、P代入到公式P’(W’,L’)＝P/(W/L)*(W’/L’)中，即可得到待测TFT的器件特性P’。

但是这种检测方法的误差较大，或者直接建立相应W/L的点模型，需要消耗大量的时间和成本。基于此，本申请提供一种检测精度高、节省时间的半导体器件的性能检测方法和检测模型的建立方法，下面参考附图和可选的实施例对本申请作详细说明。

如图1所示，作为本申请的一实施例，公开了一种半导体器件的检测模型的建立方法，包括步骤：

S1：以对应一种沟道宽参数和沟道长参数的半导体器件的器件特性作为一个点模型，依次测量多组不同沟道参数的半导体器件的器件特性，得到多个点模型；

S2：建立含有沟道宽参数和沟道长参数的直角坐标系，将上述多个点模型代入到所述直角坐标系中形成检测模型。

图2是所述检测模型的示意图，是一种Binning模型(块模型)，所述Binning模型包括一个坐标系和多个点模型，坐标系中的横坐标为半导体器件的沟道宽参数W，纵坐标为半导体器件的沟道长参数L；多个点模型呈矩阵的方式排列，形成多个块模型区，即图中的Bin1、Bin2、Bin3、Bin4...；而且每个点模型表示一种沟道尺寸的半导体器件对应的器件特性，所述半导体器件具体为薄膜晶体管，可以是GOA电路中的薄膜晶体管，也可以是显示面板显示区中作为像素开关的薄膜晶体管。

在所述检测模型中，点模型对应的沟道宽尺寸W最少可以做到5-10um甚至更少，对应的沟道长尺寸最少可以做到2-3um甚至更少；而点模型对应的最大沟道宽尺寸W和沟道长尺寸L可以做到上万；点模型的尺寸和分布位置具体可以根据实际需求进行设计，可以先确定好待测半导体的沟道尺寸范围，然后在设计检测模型时将该范围内分布较多的点模型，提高密集度，从而可以提高检测的精准性。

如图3所示，在S1步骤中，点模型的具体形成步骤包括：

S11：根据预设的关键点参数来实测对应半导体器件的器件特性，得到第一电性结果；

S12：根据所述预设的关键点参数来模拟所述第一电性结果，得到第二电性结果；

S13：比较所述第一电性结果与所述第二电性结果，得到所述半导体器件对应的点模型；

S14：依次测量多组不同关键点参数的半导体器件的器件特性，得到多个点模型。

其中，预设点参数即半导体器件的沟道宽尺寸和沟道长尺寸，第一电性结果和第二电性结果可以是具体的电性参数，也可以是一条电性曲线，也可以是多条不同的电性曲线。

如图4所示，在S11步骤中，第一电性结果的具体测量步骤包括：

S111：根据预设的沟道宽参数和沟道长参数作为测试参数，对半导体器件中的栅极施加预设电压，将半导体器件中的源极接地，测量半导体器件中的源极和漏极之间的电流大小；

S112：对所述半导体器件进行多次电性实测，得到第一电性结果。

考虑到制程过程中的薄膜的均匀性以及仪器对器件性能的影响，所以同一沟道尺寸的半导体器件会选取多个样品进行多次测量；而且在测试过程中，对半导体器件的栅电极和源/漏电极施加驱动电压，使其正常工作一段时间，然后对所述薄膜晶体管进行实测，即对所述薄膜晶体管的栅电极和源/漏电极施加设定的驱动电压，得到关于所述薄膜晶体管在设定的所述驱动电压下的实测电性结果。具体的，对半导体器件中的栅极施加预设电压，将半导体器件中的源极接地，从而形成电压差，测量半导体器件中的源极和漏极之间的电流大小，通过变化电压差即可得到不同的IDVG关系曲线。

如图5所示，在S12步骤中，第二电性结果的具体测量步骤包括：

S121：将第一电性结果中的多组不同的预设电压作为模拟的条件参数，将通过多组不同的预设电压对应得到的多组实测的漏极和源极之间的电流结果，作为模拟结果的参考参数；

S122：将实测的多组不同的预设电压输入到模拟机内进行模拟，对应得到多组模拟的漏极和源极之间的电流结果；

S123：所述模拟机根据多组不同的所述预设电压与对应得到多组模拟的所述电流结果，在坐标系中做出关于电压，和漏极、源极之间的电流的模拟关系曲线，得到第二电性结果；

其中，所述第二电性结果与所述第一电性结果根据相同的条件参数一一对应。

第二电性结果是根据实际测的器件特性曲线，通过模拟得到的器件特性，从而形成检测模型中的点模型。具体的，将实测的多组不同的驱动电压输入到所述模拟机内进行模拟，对应得到多组模拟的电性结果，所述模拟机根据多组不同的所述驱动电压与对应得到多组模拟的所述电性结果，在坐标系中做出关于电压和阈值电压漂移量的模拟关系曲线，所述模拟关系曲线与所述实测关系曲线根据相同的参数一一对应。

如图6所示，在S13步骤中，具体包括：

S131：将所述第一电性结果和第二电性结果导入到拟合机内；

S132：将所述第一电性结果和所述第二电性结果在同一个坐标系下进行移动拟合；

S133：拟合后，对比所述第一电性结果和所述第二电性结果在同一横坐标上的差值；

S134：如果差值在预设的范围内，那么第二电性结果为所述半导体器件对应的点模型；如果差值超出预设的范围，那么重新对所述第一电性结果进行模拟。

拟合后，所述实测关系曲线与其对应的所述模拟关系曲线之间的单一变量是两者产生方式不同，即一条为实测得到，一条为模拟得到；然后通过观察对应得曲线上的以所述关键点参数为横坐标的纵坐标的值，来判断实测与模拟各自得到的电性测试结果的差距，观察直观方便，所以结果对比一目了然。

本实施例通过对经过预处理的半导体器件的关键点进行多次电性实测，从而的到实测的第一电性结果，然后将多次电性实测的参数带入用于模拟检测半导体器件的电性的模拟机，从而得到模拟的第二电性结果；将第一电性结果与第二电性结果对比，最后只需第一电性结果与第二电性结果的比较差值在预设的偏差范围内，那么就能得到半导体器件对应的点模型，使得点模型的精准度较高；而且，还可以根据第二电性结果模拟出其它沟道尺寸对应半导体器件的器件特性，形成其它的点模型，不需要对所有不同沟道尺寸的半导体器件进行一一实测，节省了时间和成本。

本申请还公开了一种基于上述的检测模型的检测方法，用来检测半导体器件的电学性能，如图7所示，本申请公开了一种半导体器件的性能检测方法，包括步骤：

S3：将待测半导体器件的沟道尺寸输入到检测模型中；

S4：所述检测模型根据所述待测半导体器件的沟道尺寸，将所述待测半导体器件对应到由多个点模型构成的块模型区中；

S5：所述检测模型将所述块模型区中多个点模型的沟道尺寸和器件特性输入到差值公式中，形成联立方程式，并通过所述联立方程式得出所述待测半导体器件的关系参数；

S6：所述检测模型将所述待测半导体器件的关系参数和沟道尺寸代入到差值公式中，得到所述待测半导体器件的器件特性，并输出所述器件特性作为检测结果。

电路设计中，半导体器件的沟道尺寸从几百um到上万um不等，每个电路中所需器件的特性可通过检测模型求得，若与设计预想有误差，可在设计阶段提前预估出来，进行调整设计，减少光罩成本损失，以及厂内材料和产能损失。

本申请通过提供一种半导体器件的性能检测方法，在设计完一种半导体后，将半导体的沟道尺寸输入到检测模型中，然后结合对应块模型区中的点模型构成的联立方程式以及差值公式，即可得出该半导体的性能，此过程不需要进行手动计算和人工测试，直接输入沟道尺寸即可快速了解其性能，节省了时间和成本；而且相较于传统上利用单点模型归一化推算的半导体器件特性的方法而言，本申请所采用的检测方法结合检测模型，以待测沟道尺寸的半导体器件器件相邻的多个点模型为基础通过插值公式得出相应的器件特性，使得精度更高，检测结果更精准。

在S4步骤中，所述检测模型包括多个块模型区，所述块模型区可以是矩形，从而形成规则的检测模型；每个块模型区中含有四个点模型，四个点模型分别位于所述块模型区的四个角；当然每个块模型中还可以含有6个、8个或更多的点模型，以进一步提高检测的精准度。

在本实施例中，当所述块模型区中只有四个点模型时，所述差值公式为其中，L为半导体器件的沟道长参数，W为半导体器件的沟道宽参数，VTO为半导体器件的关系参数，LVTO为半导体器件中沟道长参数对应的关系参数，WVTO为半导体器件中沟道宽参数对应的关系参数，PVTO为半导体器件中器件特性对应的关系参数，P(L,W)为半导体器件的器件特性。若块模型区中含有更多的点模型时，则需要调整上述整差值公式。

接下来，结合图7和图8所示，S5步骤具体包括：

S51：所述检测模型分别将所述块模型区中的四个点模型的沟道长参数、沟道宽参数和器件特性，代入到所述差值公式中，得到联立方程式：

S52：根据所述联立方程式解出半导体器件的关系参数VTO、半导体器件中沟道长参数对应的关系参数LVTO、半导体器件中沟道宽参数对应的关系参数WVTO、以及半导体器件中器件特性对应的关系参数PVTO；

其中，L1、W1和P1分别为所述块模型区中第一个点模型对应的沟道长参数、沟道宽参数和器件特性；L1、W2和P2分别为所述块模型区中第二个点模型对应的沟道长参数、沟道宽参数和器件特性；L2、W2和P3分别为所述块模型区中第三个点模型对应的沟道长参数、沟道宽参数和器件特性；L2、W1和P4分别为所述块模型区中第四个点模型对应的沟道长参数、沟道宽参数和器件特性。

然后，在S6步骤中，包括：

S61：通过所述联立方程式解出VTO、LVTO、WVTO和PVTO；

S61：将VTO、LVTO、WVTO、PVTO，以及所述待测半导体器件的沟道宽参数和沟道长参数，代入到所述差值公式中，得到所述待测半导体器件的器件特性P，所述检测模型将所述器件特性P作为检测结果输出。

其中，器件特性P可以是具体的电性参数，如图沟道电流、阈值电压等；也可以是一条关系曲线，例如：半导体器件中栅极和漏极之间的电压差值，与漏极和源极之间电流的关系曲线。也可以是多条关系曲线，具体根据使用者的需求进行设计，在设计检测模型时，将需要测量电性作为被测半导体器件的点模型即可。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。

还需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (8)

1.一种半导体器件的性能检测方法，其特征在于，包括步骤：

将待测半导体器件的沟道尺寸输入到检测模型中；

所述检测模型根据所述待测半导体器件的沟道尺寸，将所述待测半导体器件对应到由多个点模型构成的块模型区中；

所述检测模型将所述块模型区中多个点模型的沟道尺寸和器件特性输入到差值公式中，形成联立方程式，并通过所述联立方程式得出所述待测半导体器件的关系参数；以及

所述检测模型将所述待测半导体器件的关系参数和沟道尺寸代入到差值公式中，得到所述待测半导体器件的器件特性，并输出所述器件特性作为检测结果；

所述差值公式为其中，L为半导体器件的沟道长参数，W为半导体器件的沟道宽参数，VTO为半导体器件的关系参数，LVTO为半导体器件中沟道长参数对应的关系参数，WVTO为半导体器件中沟道宽参数对应的关系参数，PVTO为半导体器件中器件特性对应的关系参数，P(L,W)为半导体器件的器件特性；

所述块模型区包括矩形，所述块模型区为包括四个、六个、八个或更多数量的点模型，当所述块模型区由四个点模型构成，且四个点模型围成矩形时，所述检测模型将所述块模型区中多个点模型的沟道尺寸和器件特性输入到差值公式中，形成联立方程式，并通过所述联立方程式得出所述待测半导体器件的关系参数的步骤中，包括：

所述检测模型分别将所述块模型区中的四个点模型的沟道长参数、沟道宽参数和器件特性，代入到所述差值公式中，得到联立方程式：

根据所述联立方程式解出半导体器件的关系参数VTO、半导体器件中沟道长参数对应的关系参数LVTO、半导体器件中沟道宽参数对应的关系参数WVTO、以及半导体器件中器件特性对应的关系参数PVTO；

其中，L1、W1和P1分别为所述块模型区中第一个点模型对应的沟道长参数、沟道宽参数和器件特性；L1、W2和P2分别为所述块模型区中第二个点模型对应的沟道长参数、沟道宽参数和器件特性；L2、W2和P3分别为所述块模型区中第三个点模型对应的沟道长参数、沟道宽参数和器件特性；L2、W1和P4分别为所述块模型区中第四个点模型对应的沟道长参数、沟道宽参数和器件特性；

在所述块模型区中，所述第一个点模型和所述第二个点模型的沟道长参数相同，所述第三个点模型和所述第四个点模型的沟道长参数相同，所述第一个点模型和所述第四个点模型的沟道宽参数相同，所述第二个点模型和所述第三个点模型的沟道宽参数相同。

2.如权利要求1所述的半导体器件的性能检测方法，其特征在于，所述检测模型将所述待测半导体器件的关系参数和沟道尺寸代入到差值公式中，得到所述待测半导体器件的器件特性，并输出所述器件特性作为检测结果的步骤中，包括：

通过所述联立方程式解出VTO、LVTO、WVTO和PVTO；以及

将VTO、LVTO、WVTO、PVTO，以及所述待测半导体器件的沟道宽参数和沟道长参数，代入到所述差值公式中，得到所述待测半导体器件的器件特性P，所述检测模型将所述器件特性P作为检测结果输出。

3.如权利要求1所述的半导体器件的性能检测方法，其特征在于，所述器件特性包括：半导体器件中栅极和漏极之间的电压差值，与漏极和源极之间电流的关系曲线。

4.一种半导体器件的检测模型的建立方法，所述检测模型用于如权利要求1-3任意一项所述半导体器件的性能检测方法中，对待测半导体进行检测，其特征在于，所述检测模型的建立方法包括步骤：

以对应一种沟道宽参数和沟道长参数的半导体器件的器件特性作为一个点模型，依次测量多组不同沟道参数的半导体器件的器件特性，得到多个点模型；以及

建立含有沟道宽参数和沟道长参数的直角坐标系，将上述多个点模型代入到所述直角坐标系中形成检测模型。

5.如权利要求4所述半导体器件的检测模型的建立方法，其特征在于，以对应一种沟道宽参数和沟道长参数的半导体器件的器件特性作为一个点模型，依次测量多组不同沟道参数的半导体器件的器件特性，得到多个点模型的步骤中，包括步骤：

根据预设的关键点参数来实测对应半导体器件的器件特性，得到第一电性结果；

根据所述预设的关键点参数来模拟所述第一电性结果，得到第二电性结果；

比较所述第一电性结果与所述第二电性结果，得到所述半导体器件对应的点模型；以及

依次测量多组不同关键点参数的半导体器件的器件特性，得到多个点模型。

6.如权利要求5所述半导体器件的检测模型的建立方法，其特征在于，根据预设的关键点参数来实测对应半导体器件的器件特性，得到第一电性结果的步骤中，包括：

根据预设的沟道宽参数和沟道长参数作为测试参数，对半导体器件中的栅极施加预设电压，将半导体器件中的源极接地，测量半导体器件中的源极和漏极之间的电流大小；以及

对所述半导体器件进行多次电性实测，得到第一电性结果。

7.如权利要求6所述半导体器件的检测模型的建立方法，其特征在于，根据所述预设的关键点参数来模拟所述第一电性结果，得到第二电性结果的步骤中，包括：

将第一电性结果中的多组不同的预设电压作为模拟的条件参数，将通过多组不同的预设电压对应得到的多组实测的漏极和源极之间的电流结果，作为模拟结果的参考参数；

将实测的多组不同的预设电压输入到模拟机内进行模拟，对应得到多组模拟的漏极和源极之间的电流结果；以及

所述模拟机根据多组不同的所述预设电压与对应得到多组模拟的所述电流结果，在坐标系中做出关于电压，和漏极、源极之间的电流的模拟关系曲线，得到第二电性结果；

其中，所述第二电性结果与所述第一电性结果根据相同的条件参数一一对应。

8.如权利要求7所述半导体器件的检测模型的建立方法，其特征在于，比较所述第一电性结果与所述第二电性结果，得到所述半导体器件对应的点模型的步骤中，包括：

将所述第一电性结果和第二电性结果导入到拟合机内；

将所述第一电性结果和所述第二电性结果在同一个坐标系下进行移动拟合；

拟合后，对比所述第一电性结果和所述第二电性结果在同一横坐标上的差值；以及

如果差值在预设的范围内，那么第二电性结果为所述半导体器件对应的点模型；如果差值超出预设的范围，那么重新对所述第一电性结果进行模拟。