CN115579046B - 半导体器件的特性参数的规格的预测方法及装置、终端 - Google Patents
半导体器件的特性参数的规格的预测方法及装置、终端 Download PDFInfo
- Publication number
- CN115579046B CN115579046B CN202211428890.7A CN202211428890A CN115579046B CN 115579046 B CN115579046 B CN 115579046B CN 202211428890 A CN202211428890 A CN 202211428890A CN 115579046 B CN115579046 B CN 115579046B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- idsat
- power consumption
- determining
- iddq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 197
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000003068 static effect Effects 0.000 claims abstract description 32
- 238000012360 testing method Methods 0.000 claims description 26
- 238000013461 design Methods 0.000 claims description 19
- 230000010354 integration Effects 0.000 claims description 18
- 238000004590 computer program Methods 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000009191 jumping Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种半导体器件的特性参数的规格的预测方法及装置、终端，方法包括：确定多个半导体器件芯片的静态漏电流IDDQ与工作电压，并建立所述半导体器件的IDDQ以及工作电压之间的第一拟合关系；确定所述半导体器件的IDDQ的上限值；确定所述半导体器件芯片的器件综合速度IDSAT，并建立各个半导体器件的IDDQ以及IDSAT之间的第二拟合关系；确定所述半导体器件的IDSAT的上限值；建立所述半导体器件的工作电压以及所述IDSAT之间的第三拟合关系，确定所述半导体器件的IDSAT的下限值。本发明可以提高对器件的特性参数的规格的预测准确性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的特性参数的规格的预测方法及装置、终端。
背景技术
随着半导体集成电路技术的发展，工艺复杂度显著增加，在先进技术节点（如28纳米及以下）中，一旦器件的特性参数的规格设置不合理，例如工艺窗口过大或过小，均会导致影响器件性能。
在现有技术中，往往需要对重要的器件特性参数进行分批实验，然后进行晶圆级或芯片级的封装测试，并且通过测试失效的芯片，得到对应的特性参数的规格（Spec，又称为工艺窗口）。然而在半导体制造工艺中，工艺流程较多，复杂性较大，为得到器件特性参数的规格，需要尽可能地涵盖工艺波动，往往需要较多晶圆配合极限条件才能得到特性参数的上下限的测试数据，晶圆浪费较为严重，且可能需要多轮生产测试，耗时较长。
亟需一种半导体器件的特性参数的规格的预测方法，可以在测量数据的全面性较小，涵盖工艺波动不足的情况下，能够预测器件的特性参数的规格。
发明内容
本发明解决的技术问题是提供一种半导体器件的特性参数的规格的预测方法及装置、计算机可读存储介质、终端，可以在测量数据的全面性较小，涵盖工艺波动不足的情况下，提高对器件的特性参数的规格的预测准确性。
为解决上述技术问题，本发明实施例提供一种半导体器件的特性参数的规格的预测方法，包括：确定多个半导体器件芯片的静态漏电流IDDQ与工作电压，并建立所述半导体器件的IDDQ以及工作电压之间的第一拟合关系；根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值；确定所述半导体器件芯片的器件综合速度IDSAT，并建立各个半导体器件的IDDQ以及IDSAT之间的第二拟合关系；根据所述第二拟合关系以及所述IDDQ的上限值，确定所述半导体器件的IDSAT的上限值；建立所述半导体器件的工作电压以及所述IDSAT之间的第三拟合关系，根据预设的工作电压的上限值以及所述第三拟合关系，确定所述半导体器件的IDSAT的下限值。
可选的，所述半导体器件芯片具有各自的器件速度，不同的半导体器件芯片之间的器件速度不完全相同。
可选的，所述半导体器件的特性参数选自IDSAT以及阈值电压Vt；所述预测方法还包括：采用所述IDSAT的上限值以及下限值作为所述半导体器件的特性参数IDSAT的规格；和/或，采用所述IDSAT的上限值确定所述阈值电压Vt的下限值，采用所述IDSAT的下限值确定所述阈值电压Vt的上限值，以获得所述半导体器件的特性参数阈值电压Vt的规格。
可选的，根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值包括：将所述第一拟合关系，代入预设的器件功耗确定模型，并基于预设的功耗上限值，确定IDDQ的上限值；其中，所述器件功耗确定模型包含工作电压，或包含所述工作电压以及IDDQ。
可选的，所述器件功耗确定模型选自：动态功耗和静态功耗之和、动态功耗、静态功耗其一；其中，所述动态功耗与所述工作电压的平方呈正比；所述静态功耗与所述工作电压呈正比，且与所述IDDQ呈正比。
可选的，所述动态功耗采用下述公式表示：
其中，P1用于表示动态功耗，
用于表示电路节点从0跳变至1的概率因子，C用于表示所述半导体器件的负载电容，V用于表示工作电压，F用于表示所述半导体器件的芯片工作频率。
可选的，在将所述第一拟合关系，代入预设的器件功耗确定模型之前，所述方法还包括：预先确定器件功耗大于预设功耗阈值的工作场景；确定所述工作场景下的动态功耗值，其中，所述动态功耗值是在所述工作场景下对所述半导体器件芯片进行功耗测试得到的；基于所述动态功耗的公式，确定所述半导体器件的负载电容。
可选的，所述静态功耗的公式选自：
或者，
其中，P2用于表示静态功耗，IDDQ用于表示静态漏电流，V用于表示工作电压，Ctemp用于表示当前温度下静态漏电流的放大系数。
可选的，确定所述半导体器件芯片的器件综合速度IDSAT，包括：确定NMOS器件的器件综合速度以及PMOS器件的器件综合速度；确定所述半导体器件的各个PMOS器件的沟道宽度，并采用数量最多的PMOS器件的沟道宽度作为第一沟道宽度；确定所述半导体器件的各个NMOS器件的沟道宽度，并采用数量最多的NMOS器件的沟道宽度作为第二沟道宽度；采用所述第一沟道宽度与所述第二沟道宽度的比值作为版图设计系数；基于所述版图设计系数与PMOS器件的器件综合速度的乘积、NMOS器件的器件综合速度确定所述半导体器件的IDSAT。
可选的，采用下述公式，基于版图设计系数、NMOS器件的器件综合速度以及PMOS器件的器件综合速度确定所述半导体器件的IDSAT：
IDSAT=IDSATNMOS+IDSAT PMOS×S
其中，IDSAT 用于表示半导体器件的IDSAT， IDSAT NMOS用于表示NMOS的半导体器件的IDSAT，IDSATPMOS用于表示PMOS的半导体器件的IDSAT，S用于表示版图设计系数。
可选的，所述工作电压为最低工作电压与预设的防护电压之和。
可选的，所述工作电压的上限值为所述工作电压的预设倍数k；其中，k大于1，且k为有理数。
为解决上述技术问题，本发明实施例提供一种半导体器件的特性参数的规格的预测装置，包括：第一拟合确定模块，用于确定多个半导体器件芯片的静态漏电流IDDQ与工作电压，并建立所述半导体器件的IDDQ以及工作电压之间的第一拟合关系；IDDQ上限确定模块，用于根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值；第二拟合确定模块，用于确定所述半导体器件芯片的器件综合速度IDSAT，并建立各个半导体器件的IDDQ以及IDSAT之间的第二拟合关系；IDSAT上限确定模块，用于根据所述第二拟合关系以及所述IDDQ的上限值，确定所述半导体器件的IDSAT的上限值；IDSAT下限确定模块，用于建立所述半导体器件的工作电压以及所述IDSAT之间的第三拟合关系，根据预设的工作电压的上限值以及所述第三拟合关系，确定所述半导体器件的IDSAT的下限值。
为解决上述技术问题，本发明实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时执行上述半导体器件的特性参数的规格的预测方法的步骤。
为解决上述技术问题，本发明实施例提供一种终端，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述半导体器件的特性参数的规格的预测方法的步骤。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，通过建立第一拟合关系和第二拟合关系，可以基于测量得到的直接漏极静态电流（Direct Drain Quiescent Current，IDDQ）、工作电压以及饱和电流（IDSAT），确定所述半导体器件的IDSAT的上限值，通过建立第三拟合关系，可以基于预设的工作电压的上限值确定IDSAT的下限值。采用上述方案，即使测量得到的IDDQ、工作电压以及IDSAT的测量数值并不足以覆盖器件性能的上下限，例如未必能够得到失效晶圆，或者，得到的失效晶圆不足以确定失效临界点处的器件性能，但是通过多个拟合关系的建立，仍然可以确定IDSAT的上下限，在测量数据的全面性较小，涵盖工艺波动不足的情况下，提高对器件的特性参数的规格的预测准确性。
进一步，所述半导体器件芯片具有各自的器件速度，不同的半导体器件芯片之间的器件速度不完全相同，从而可以提高测量得到的IDDQ、工作电压以及IDSAT的全面性，进一步提高对器件的特性参数的规格的预测准确性。
进一步，半导体器件的特性参数选自IDSAT以及阈值电压Vt，采用所述IDSAT的上限值确定所述阈值电压Vt的下限值，采用所述IDSAT的下限值确定所述阈值电压Vt的上限值，以获得所述半导体器件的特性参数阈值电压Vt的规格。由于IDSAT为半导体器件的基本特性参数，基于IDSAT的上下限的确定，能够进一步确定其他特性参数（如阈值电压Vt）的上下限。
进一步，预先确定器件功耗大于预设功耗阈值的工作场景，并且采用预设的包含工作电压，或包含所述工作电压以及IDDQ的器件功耗确定模型，可以基于测试得到的动态功耗值，在大功耗工作场景（例如游戏场景）下确定半导体器件的负载电容，进而基于更加适配于大功耗工作场景下的负载电容确定IDDQ的上限值，相比于在低功耗工作场景（例如待机场景）下确定IDDQ的上限值，能够更接近失效临界点，从而提高预测准确性。
进一步，所述器件功耗确定模型选自动态功耗和静态功耗之和，能够综合考虑半导体器件的实际使用情况，使确定的IDDQ的上限值更接近实际，进一步提高预测准确性。
进一步，通过采用所述第一沟道宽度与所述第二沟道宽度的比值作为版图设计系数，基于所述版图设计系数与PMOS器件的器件综合速度的乘积、NMOS器件的器件综合速度确定所述半导体器件的IDSAT，可以综合考虑半导体器件中的PMOS器件和NMOS器件的速度差异，进一步提高确定IDSAT的准确性，从而进一步提高基于第二拟合关系和第三拟合关系确定的IDSAT的上下限的准确性。
附图说明
图1是本发明实施例中一种半导体器件的特性参数的规格的预测方法的流程图；
图2是本发明实施例中一种半导体器件的IDDQ以及工作电压之间的第一拟合关系的示意图；
图3是本发明实施例中一种半导体器件的IDDQ以及IDSAT之间的第二拟合关系的示意图；
图4是本发明实施例中一种半导体器件的工作电压以及所述IDSAT之间的第三拟合关系的示意图；
图5是本发明实施例中一种半导体器件的特性参数的规格的预测装置的结构示意图。
具体实施方式
在现有技术中，为了合理设置器件的特性参数的规格，往往需要对重要的器件特性参数进行分批实验，然后进行晶圆级或芯片级的封装测试，并且通过测试失效的芯片，得到对应的特性参数的规格。
在半导体制造工艺中，对工艺参数的调整往往同时影响多个特性参数，导致难以预测的工艺波动，尤其在工艺流程较多，复杂性较大的情况下。为了尽可能全面地涵盖工艺波动，往往需要较多晶圆配合极限条件才能得到特性参数的上下限的测试数据。即使这样，也往往存在未能够得到失效晶圆，或者，得到的失效晶圆不足以确定失效临界点处的器件性能的情况，导致无法获得失效临界点处的测试数据，也就不能确定半导体器件的特性参数的规格。
在本发明实施例中，通过建立第一拟合关系和第二拟合关系，可以基于测量得到的IDDQ、工作电压以及IDSAT，确定所述半导体器件的IDSAT的上限值，通过建立第三拟合关系，可以基于预设的工作电压的上限值确定IDSAT的下限值。采用上述方案，即使测量得到的IDDQ、工作电压以及IDSAT的测量数值并不足以覆盖器件性能的上下限，例如，但是通过多个拟合关系的建立，仍然可以确定IDSAT的上下限，在测量数据的全面性较小，涵盖工艺波动不足的情况下，提高对器件的特性参数的规格的预测准确性。
需要指出的是，由于IDSAT为半导体器件的基本特性参数，在本发明实施例中，先确定IDSAT的上下限，就能够进一步基于IDSAT确定其他特性参数（如阈值电压Vt）的上下限。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图1，图1是本发明实施例中一种半导体器件的特性参数的规格的预测方法的流程图。所述半导体器件的特性参数的规格的预测方法可以包括步骤S11至步骤S15。
需要指出的是，本实施例中各个步骤的序号并不代表对各个步骤的执行顺序的限定，如可以先执行步骤S11至步骤S14，然后执行步骤S15，还可以先执行步骤S15，然后执行步骤S11至步骤S14。
步骤S11：确定多个半导体器件芯片的静态漏电流IDDQ与工作电压，并建立所述半导体器件的IDDQ以及工作电压之间的第一拟合关系。
在具体实施中，可以分别对半导体器件芯片进行测试（例如可以采用封装后测试的方式），确定多个半导体器件芯片的IDDQ与工作电压。
进一步地，所述半导体器件芯片可以具有各自的器件速度，不同的半导体器件芯片之间的器件速度不完全相同。
其中，所述器件速度例如可以为MOS器件的速度，或其他适当的用于体现器件性能的速度参数。
在本发明实施例中，通过采用多个半导体器件芯片，且多个半导体器件芯片可以包含多种器件速度，从而可以提高测试样品的多样性和全面性，有助于提高测量得到的IDDQ、工作电压以及IDSAT的全面性，进一步提高对器件的特性参数的规格的预测准确性。
在本发明实施例的一种具体实施方式中，所述工作电压可以为最低工作电压与预设的防护电压之和，例如可以采用下述公式表示：
其中，V用于表示半导体器件芯片的工作电压，还可以采用Vop（Voltage ofOperation）表示，Vmin用于表示半导体器件芯片在指定工作模式下的最低工作电压，VF用于表示半导体器件芯片的防护电压。
在具体实施中，在存在输入电压扰动的情况下，VF可以使得工作电压Vop高于Vmin。作为一个非限制性的例子，VF可以是预先在芯片设计阶段确定的，且可以为固定值，在一个非限制性的具体实施例中，可以为80mV。
在本发明实施例的另一种具体实施方式中，所述工作电压可以采用最低工作电压Vmin。
参照图2，图2是本发明实施例中一种半导体器件的IDDQ以及工作电压之间的第一拟合关系的示意图。其中，图2中的每个点可以用于指示不同的半导体器件芯片的测试数值。
具体地，对半导体器件芯片进行IDDQ和工作电压测试，建立IDDQ和工作电压之间的关系，继而拟合得到IDDQ和工作电压的拟合关系式V=f(IDDQ)。
非限制性地，在本发明实施例中，可以在测试Vmin和Vop中的一个后，基于上述半导体器件芯片的工作电压公式确定另一个，从而可以拟合得到IDDQ和Vmin的拟合关系式Vmin=f(IDDQ)，或者拟合得到IDDQ和Vop的拟合关系式Vop=f(IDDQ)。
继续参照图1，在步骤S12的具体实施中，可以根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值。
在本发明实施例的一种具体实施方式中，可以基于器件功耗对IDDQ的上限值进行确定。
进一步地，根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值的步骤可以包括：将所述第一拟合关系，代入预设的器件功耗确定模型，并基于预设的功耗上限值，确定IDDQ的上限值；其中，所述器件功耗确定模型包含工作电压，或包含所述工作电压以及IDDQ。
需要指出的是，在设计半导体器件的过程中，确定芯片封装材料和工艺步骤之后，该半导体器件所能够支撑的总功耗上限也相应确定，超过该功耗芯片将会烧毁，在一个非限制性的具体实施例中，半导体器件的总功耗上限可以为2W。
更进一步地，所述器件功耗确定模型选自：动态功耗和静态功耗之和、动态功耗、静态功耗其一；其中，所述动态功耗与所述工作电压的平方呈正比；所述静态功耗与所述工作电压呈正比，且与所述IDDQ呈正比。
其中，动态功耗可以是半导体器件芯片在特定使用场景下产生的，在高工作频率时主要为翻转功耗，即当逻辑翻转（0和1翻转）时，负载电容充电和放电产生的功耗。
更进一步地，所述动态功耗可以采用下述公式表示：
其中，P1用于表示动态功耗，
用于表示电路节点从0跳变至1的概率因子，C用于表示所述半导体器件的负载电容，V用于表示工作电压，F用于表示所述半导体器件的芯片工作频率。
其中，概率因子
可以与使用场景有关，在固定的使用场景下概率因子/>
可以较为固定，例如为0.5。所述半导体器件的芯片工作频率与半导体器件的类型和功能需求有关，可以基于测试条件和/或设计参数确定，例如可以为1.8GHz。
在具体实施中，半导体器件的负载电容C可以是根据具体的工作场景确定的。
需要指出的是，相比于在低功耗工作场景（例如待机场景），大功耗工作场景（例如游戏场景）下更容易发生器件失效的情况，从而使获得的负载电容C更具价值。
进一步地，在将所述第一拟合关系，代入预设的器件功耗确定模型之前，所述方法还包括：预先确定器件功耗大于预设功耗阈值的工作场景；确定所述工作场景下的动态功耗值，其中，所述动态功耗值是在所述工作场景下对所述半导体器件芯片进行功耗测试得到的；基于所述动态功耗的公式，确定所述半导体器件的负载电容。
在本发明实施例中，预先确定器件功耗大于预设功耗阈值的工作场景，并且采用预设的包含工作电压，或包含所述工作电压以及IDDQ的器件功耗确定模型，可以基于测试得到的动态功耗值，在大功耗工作场景（例如游戏场景）下确定半导体器件的负载电容，进而基于更加适配于大功耗工作场景下的负载电容确定IDDQ的上限值。相比于在低功耗工作场景（例如待机场景）下确定半导体器件的负载电容，在大功耗工作场景（例如游戏场景）下确定半导体器件的负载电容，能够更加接近器件失效时的负载电容，从而使获得的负载电容C更具价值，进而在代入负载电容C以确定IDDQ的上限值后，提高预测准确性。
在具体实施中，静态功耗可以是静态漏电流产生的功耗。
在本发明实施例的一种具体实施方式中，所述静态功耗的公式可以如下表示：
其中，P2用于表示静态功耗，IDDQ用于表示静态漏电流，V用于表示工作电压。
在本发明实施例的另一种具体实施方式中，还可以考虑到温度因素对半导体器件的影响，会存在温度越高，静态漏电流呈指数上升的情况。此时所述静态功耗的公式可以如下表示：
其中，P2用于表示静态功耗，IDDQ用于表示静态漏电流，V用于表示工作电压，Ctemp用于表示当前温度下静态漏电流的放大系数。
具体地，在不同温度下对芯片进行IDDQ测试，可以得到不同温度下的静态漏电流放大系数Ctemp。
在本发明实施例中，可以采用动态功耗和静态功耗之和作为所述器件功耗确定模型。
作为一个非限制性的例子，可以采用下述公式表示器件功耗确定模型：
其中，V可以采用工作电压Vop，还可以采用最低工作电压Vmin与防护电压VF之和，有关工作电压Vop、最低工作电压Vmin与防护电压VF的描述可参照前文，此处不再赘述。
在本发明实施例中，所述器件功耗确定模型选自动态功耗和静态功耗之和，能够综合考虑半导体器件的实际使用情况，使确定的IDDQ的上限值更接近实际，进一步提高预测准确性。
进一步地，可以将上述拟合关系式V=f(IDDQ)代入器件功耗确定模型，并将器件功耗确定模型的值设置为半导体器件的总功耗上限，以得到IDDQ的上限值。
以拟合关系式为Vmin= f(IDDQ)、
、
总功耗上限为Pmax为例，则代入后得到如下公式：
然后，可以代入预先确定的其他参数值，计算得到IDDQ的值，作为IDDQ的上限值。
继续参考图1，在步骤S13的具体实施中，可以根据PMOS器件的器件综合速度的乘积、NMOS器件的器件综合速度确定所述半导体器件的IDSAT。
进一步地，确定所述半导体器件芯片的器件综合速度IDSAT的步骤可以包括：确定NMOS器件的器件综合速度以及PMOS器件的器件综合速度；确定所述半导体器件的各个PMOS器件的沟道宽度，并采用数量最多的PMOS器件的沟道宽度作为第一沟道宽度；确定所述半导体器件的各个NMOS器件的沟道宽度，并采用数量最多的NMOS器件的沟道宽度作为第二沟道宽度；采用所述第一沟道宽度与所述第二沟道宽度的比值作为版图设计系数；基于所述版图设计系数与PMOS器件的器件综合速度的乘积、NMOS器件的器件综合速度确定所述半导体器件的IDSAT。
其中，NMOS器件的器件综合速度以及PMOS器件的器件综合速度的步骤可以是采用分别测试的方式确定的。
非限制性的，IDSAT可以是经由晶圆级测试得到的，如WAT测试中基于测试键（Testkey）测得，一个测试键与多个芯片具有对应关系，每个测试键测得的IDSAT作为对应的芯片的IDSAT。
可以理解的是，在半导体器件中，可以具有多种沟道宽度的NMOS器件/PMOS器件，且在设计阶段即可确定各种沟道宽度的NMOS器件/PMOS器件的数量。
进一步地，采用下述公式，基于版图设计系数、NMOS器件的器件综合速度以及PMOS器件的器件综合速度确定所述半导体器件的IDSAT：
IDSAT=IDSATNMOS+IDSAT PMOS×S
其中，IDSAT 用于表示半导体器件的IDSAT， IDSAT NMOS用于表示NMOS的半导体器件的IDSAT，IDSATPMOS用于表示PMOS的半导体器件的IDSAT，S用于表示版图设计系数。
在一个非限制性的具体实施例中，数量最多的PMOS器件的沟道宽度与数量最多的NMOS器件的沟道宽度之间的比值为1.4，则S取值为1.4。
在本发明实施例中，通过采用所述第一沟道宽度与所述第二沟道宽度的比值作为版图设计系数，基于所述版图设计系数与PMOS器件的器件综合速度的乘积、NMOS器件的器件综合速度确定所述半导体器件的IDSAT，可以综合考虑半导体器件中的PMOS器件和NMOS器件的速度差异，进一步提高确定IDSAT的准确性，从而进一步提高基于第二拟合关系和第三拟合关系确定的IDSAT的上下限的准确性。
在具体实施中，确定IDSAT之后，还可以建立各个半导体器件的IDDQ以及IDSAT之间的第二拟合关系。
参照图3，图3是本发明实施例中一种半导体器件的IDDQ以及IDSAT之间的第二拟合关系的示意图。
具体地，对半导体器件芯片进行IDDQ和IDSAT测试，建立IDDQ和IDSAT之间的关系，继而拟合得到IDDQ和IDSAT的拟合关系式IDDQ=f(IDSAT)。
继续参照图1，在步骤S14的具体实施中，根据所述第二拟合关系以及所述IDDQ的上限值，确定所述半导体器件的IDSAT的上限值。
具体地，以图3示出的半导体器件的IDDQ以及IDSAT之间的第二拟合关系为例，可以基于拟合函数IDDQ=f(IDSAT)确定预设的IDDQ的上限值对应的IDSAT值，作为所述半导体器件的IDSAT的上限值。
在步骤S15的具体实施中，可以建立所述半导体器件的工作电压以及所述IDSAT之间的第三拟合关系，根据预设的工作电压的上限值以及所述第三拟合关系，确定所述半导体器件的IDSAT的下限值。
其中，所述工作电压的上限值可以是根据工作电压确定的。
进一步地，所述工作电压的上限值可以为所述工作电压的预设倍数k；其中，k可以大于1，且k为有理数。
参照图4，图4是本发明实施例中一种半导体器件的工作电压以及所述IDSAT之间的第三拟合关系的示意图。
具体地，对半导体器件芯片进行工作电压和IDSAT测试，建立工作电压和IDSAT之间的关系，继而拟合得到工作电压和IDSAT的拟合关系式V=f(IDSAT)。
在图4示出的第三拟合关系的基础上，可以基于拟合函数V=f(IDSAT)确定预设的工作电压的上限值对应的IDSAT值，作为所述半导体器件的IDSAT的下限值。
在本发明实施例中，通过建立第一拟合关系和第二拟合关系，可以基于测量得到的IDDQ、工作电压以及IDSAT，确定所述半导体器件的IDSAT的上限值，通过建立第三拟合关系，可以基于预设的工作电压的上限值确定IDSAT的下限值。采用上述方案，即使测量得到的IDDQ、工作电压以及IDSAT的测量数值并不足以覆盖器件性能的上下限，例如未必能够得到失效晶圆，或者，得到的失效晶圆不足以确定失效临界点处的器件性能，但是通过多个拟合关系的建立，仍然可以确定IDSAT的上下限，在测量数据的全面性较小，涵盖工艺波动不足的情况下，提高对器件的特性参数的规格的预测准确性。
需要指出的是，由于IDSAT为半导体器件的基本特性参数，在本发明实施例中，先确定IDSAT的上下限，就能够进一步基于IDSAT确定其他特性参数（如阈值电压Vt）的上下限。
进一步地，所述半导体器件的特性参数选自IDSAT以及阈值电压Vt；所述预测方法还可以包括：采用所述IDSAT的上限值以及下限值作为所述半导体器件的特性参数IDSAT的规格；和/或，采用所述IDSAT的上限值确定所述阈值电压Vt的下限值，采用所述IDSAT的下限值确定所述阈值电压Vt的上限值，以获得所述半导体器件的特性参数阈值电压Vt的规格。
在本发明实施例中，半导体器件的特性参数选自IDSAT以及阈值电压Vt，采用所述IDSAT的上限值确定所述阈值电压Vt的下限值，采用所述IDSAT的下限值确定所述阈值电压Vt的上限值，可以获得所述半导体器件的特性参数阈值电压Vt的规格。由于IDSAT为半导体器件的基本特性参数，基于IDSAT的上下限的确定，能够进一步确定其他特性参数（如阈值电压Vt）的上下限，扩大本发明技术方案的应用范围。
参照图5，图5是本发明实施例中一种半导体器件的特性参数的规格的预测装置的结构示意图。所述半导体器件的特性参数的规格的预测装置可以包括：
第一拟合确定模块51，用于确定多个半导体器件芯片的静态漏电流IDDQ与工作电压，并建立所述半导体器件的IDDQ以及工作电压之间的第一拟合关系；
IDDQ上限确定模块52，用于根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值；
第二拟合确定模块53，用于确定所述半导体器件芯片的器件综合速度IDSAT，并建立各个半导体器件的IDDQ以及IDSAT之间的第二拟合关系；
IDSAT上限确定模块54，用于根据所述第二拟合关系以及所述IDDQ的上限值，确定所述半导体器件的IDSAT的上限值；
IDSAT下限确定模块55，用于建立所述半导体器件的工作电压以及所述IDSAT之间的第三拟合关系，根据预设的工作电压的上限值以及所述第三拟合关系，确定所述半导体器件的IDSAT的下限值。
关于该半导体器件的特性参数的规格的预测装置的原理、具体实现和有益效果请参照前文所述的关于半导体器件的特性参数的规格的预测方法的相关描述，此处不再赘述。
本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时执行上述方法的步骤。所述计算机可读存储介质例如可以包括非挥发性存储器（non-volatile）或者非瞬态（non-transitory）存储器，还可以包括光盘、机械硬盘、固态硬盘等。
本发明实施例还提供了一种终端，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述方法的步骤。所述终端包括但不限于服务器、手机、计算机、平板电脑等终端设备。
具体地，在本发明实施例中，所述处理器可以为中央处理单元（centralprocessing unit，简称CPU），该处理器还可以是其他通用处理器、数字信号处理器（digital signal processor，简称DSP）、专用集成电路（application specificintegrated circuit，简称ASIC）、现成可编程门阵列（field programmable gate array，简称FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
还应理解，本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器（read-only memory，简称ROM）、可编程只读存储器（programmable ROM，简称PROM）、可擦除可编程只读存储器（erasable PROM，简称EPROM）、电可擦除可编程只读存储器（electricallyEPROM，简称EEPROM）或闪存。易失性存储器可以是随机存取存储器（random accessmemory，简称RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的随机存取存储器（random access memory，简称RAM）可用，例如静态随机存取存储器（staticRAM，简称SRAM）、动态随机存取存储器（DRAM）、同步动态随机存取存储器（synchronousDRAM，简称SDRAM）、双倍数据速率同步动态随机存取存储器（double data rate SDRAM，简称DDR SDRAM）、增强型同步动态随机存取存储器（enhanced SDRAM，简称ESDRAM）、同步连接动态随机存取存储器（synchlink DRAM，简称SLDRAM）和直接内存总线随机存取存储器（direct rambus RAM，简称DR RAM）。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体器件的特性参数的规格的预测方法，其特征在于，包括：
确定多个半导体器件芯片的静态漏电流IDDQ与工作电压，并建立所述半导体器件的IDDQ以及工作电压之间的第一拟合关系；
根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值；
基于饱和电流确定所述半导体器件芯片的器件综合速度IDSAT，并建立各个半导体器件的IDDQ以及IDSAT之间的第二拟合关系；
根据所述第二拟合关系以及所述IDDQ的上限值，确定所述半导体器件的IDSAT的上限值；
建立所述半导体器件的工作电压以及所述IDSAT之间的第三拟合关系，根据预设的工作电压的上限值以及所述第三拟合关系，确定所述半导体器件的IDSAT的下限值。
2.根据权利要求1所述的半导体器件的特性参数的规格的预测方法，其特征在于，
所述半导体器件芯片具有各自的器件综合速度，不同的半导体器件芯片之间的器件综合速度不完全相同。
3.根据权利要求1所述的半导体器件的特性参数的规格的预测方法，其特征在于，所述半导体器件的特性参数选自IDSAT以及阈值电压Vt；
所述预测方法还包括：
采用所述IDSAT的上限值以及下限值作为所述半导体器件的特性参数IDSAT的规格；
和/或，
采用所述IDSAT的上限值确定所述阈值电压Vt的下限值，采用所述IDSAT的下限值确定所述阈值电压Vt的上限值，以获得所述半导体器件的特性参数阈值电压Vt的规格。
4.根据权利要求1所述的半导体器件的特性参数的规格的预测方法，其特征在于，根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值包括：
将所述第一拟合关系，代入预设的器件功耗确定模型，并基于预设的功耗上限值，确定IDDQ的上限值；
其中，所述器件功耗确定模型包含工作电压，或包含所述工作电压以及IDDQ。
5.根据权利要求4所述的半导体器件的特性参数的规格的预测方法，其特征在于，所述器件功耗确定模型选自：动态功耗和静态功耗之和、动态功耗、静态功耗其一；
其中，所述动态功耗与所述工作电压的平方呈正比；
所述静态功耗与所述工作电压呈正比，且与所述IDDQ呈正比。
6.根据权利要求5所述的半导体器件的特性参数的规格的预测方法，其特征在于，
所述动态功耗采用下述公式表示：
P1用于表示动态功耗，用于表示电路节点从0跳变至1的概率因子，C用于表示所述半导体器件的负载电容，V用于表示工作电压，F用于表示所述半导体器件的芯片工作频率。
7.根据权利要求6所述的半导体器件的特性参数的规格的预测方法，其特征在于，在将所述第一拟合关系，代入预设的器件功耗确定模型之前，所述方法还包括：
预先确定器件功耗大于预设功耗阈值的工作场景；
确定所述工作场景下的动态功耗值，其中，所述动态功耗值是在所述工作场景下对所述半导体器件芯片进行功耗测试得到的；
基于所述动态功耗的公式，确定所述半导体器件的负载电容。
8.根据权利要求5所述的半导体器件的特性参数的规格的预测方法，其特征在于，
所述静态功耗的公式选自：
或者，
其中，P2用于表示静态功耗，IDDQ用于表示静态漏电流，V用于表示工作电压，Ctemp用于表示当前温度下静态漏电流的放大系数。
9.根据权利要求1所述的半导体器件的特性参数的规格的预测方法，其特征在于，基于饱和电流确定所述半导体器件芯片的器件综合速度IDSAT，包括：
确定NMOS器件的器件综合速度以及PMOS器件的器件综合速度；
确定所述半导体器件的各个PMOS器件的沟道宽度，并采用数量最多的PMOS器件的沟道宽度作为第一沟道宽度；
确定所述半导体器件的各个NMOS器件的沟道宽度，并采用数量最多的NMOS器件的沟道宽度作为第二沟道宽度；
采用所述第一沟道宽度与所述第二沟道宽度的比值作为版图设计系数；
基于所述版图设计系数与PMOS器件的器件综合速度的乘积、NMOS器件的器件综合速度确定所述半导体器件的IDSAT。
10.根据权利要求9所述的半导体器件的特性参数的规格的预测方法，其特征在于，采用下述公式，基于版图设计系数、NMOS器件的器件综合速度以及PMOS器件的器件综合速度确定所述半导体器件的IDSAT：
IDSAT=IDSATNMOS+IDSAT PMOS×S
其中，IDSAT 用于表示半导体器件的IDSAT， IDSAT NMOS用于表示NMOS的半导体器件的IDSAT，IDSATPMOS用于表示PMOS的半导体器件的IDSAT，S用于表示版图设计系数。
11.根据权利要求1所述的半导体器件的特性参数的规格的预测方法，其特征在于，所述工作电压为最低工作电压与预设的防护电压之和。
12.根据权利要求1或11所述的半导体器件的特性参数的规格的预测方法，其特征在于，
所述工作电压的上限值为所述工作电压的预设倍数k；
其中，k大于1，且k为有理数。
13.一种半导体器件的特性参数的规格的预测装置，其特征在于，包括：
第一拟合确定模块，用于确定多个半导体器件芯片的静态漏电流IDDQ与工作电压，并建立所述半导体器件的IDDQ以及工作电压之间的第一拟合关系；
IDDQ上限确定模块，用于根据所述第一拟合关系，确定所述半导体器件的IDDQ的上限值；
第二拟合确定模块，用于基于饱和电流确定所述半导体器件芯片的器件综合速度IDSAT，并建立各个半导体器件的IDDQ以及IDSAT之间的第二拟合关系；
IDSAT上限确定模块，用于根据所述第二拟合关系以及所述IDDQ的上限值，确定所述半导体器件的IDSAT的上限值；
IDSAT下限确定模块，用于建立所述半导体器件的工作电压以及所述IDSAT之间的第三拟合关系，根据预设的工作电压的上限值以及所述第三拟合关系，确定所述半导体器件的IDSAT的下限值。
14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器运行时执行权利要求1至12任一项所述半导体器件的特性参数的规格的预测方法的步骤。
15.一种终端，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序时执行权利要求1至12任一项所述半导体器件的特性参数的规格的预测方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211428890.7A CN115579046B (zh) | 2022-11-15 | 2022-11-15 | 半导体器件的特性参数的规格的预测方法及装置、终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211428890.7A CN115579046B (zh) | 2022-11-15 | 2022-11-15 | 半导体器件的特性参数的规格的预测方法及装置、终端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115579046A CN115579046A (zh) | 2023-01-06 |
| CN115579046B true CN115579046B (zh) | 2023-03-31 |
Family
ID=84589201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211428890.7A Active CN115579046B (zh) | 2022-11-15 | 2022-11-15 | 半导体器件的特性参数的规格的预测方法及装置、终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115579046B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114676570A (zh) * | 2022-03-25 | 2022-06-28 | 海光信息技术股份有限公司 | 一种仿真模型确定方法、芯片分类方法和相关设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101825680B (zh) * | 2009-03-04 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 阈值电压测量方法及系统 |
| CN102928763B (zh) * | 2012-11-28 | 2014-12-24 | 杭州广立微电子有限公司 | 一种晶体管关键参数的可寻址测试电路及其测试方法 |
| CN109117528B (zh) * | 2018-07-27 | 2023-06-13 | 上海华力微电子有限公司 | 基于bsim4模型的mos器件子电路温度模型及建模方法 |
| CN113311304B (zh) * | 2021-04-28 | 2024-03-19 | 滁州惠科光电科技有限公司 | 半导体器件的性能检测方法和检测模型的建立方法 |
| CN114117971A (zh) * | 2021-11-29 | 2022-03-01 | 上海华力微电子有限公司 | 一种横向扩散金属氧化物半导体的子电路模型构建方法 |
-
2022
- 2022-11-15 CN CN202211428890.7A patent/CN115579046B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114676570A (zh) * | 2022-03-25 | 2022-06-28 | 海光信息技术股份有限公司 | 一种仿真模型确定方法、芯片分类方法和相关设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115579046A (zh) | 2023-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI813615B (zh) | 積體電路工作負荷、溫度及/或次臨界洩漏感測器 | |
| US10989754B2 (en) | Optimization of integrated circuit reliability | |
| US10041994B2 (en) | Method and system for predicting high-temperature operating life of SRAM devices | |
| US20110153055A1 (en) | Wide-range quick tunable transistor model | |
| CN109446708B (zh) | 一种检查时钟路径的方法 | |
| Agbo et al. | Quantification of sense amplifier offset voltage degradation due to zero-and run-time variability | |
| KR100640637B1 (ko) | 회로에 설계된 모스 트랜지스터의 시간 의존형 유전체 브렉다운 특성 불량 검출 방법 | |
| US6869808B2 (en) | Method for evaluating property of integrated circuitry | |
| CN115579046B (zh) | 半导体器件的特性参数的规格的预测方法及装置、终端 | |
| CN111208416B (zh) | 基于时间数字转换器的集成电路工艺可信检测方法及电路 | |
| CN111104769B (zh) | 一种mosfet bism4模型参数提取方法 | |
| CN112651210A (zh) | 芯片老化性能建模方法、装置、设备及存储介质 | |
| Gomez et al. | Pinhole latent defect modeling and simulation for defect-oriented analog/mixed-signal testing | |
| Moezi et al. | Impact of statistical parameter set selection on the statistical compact model accuracy: BSIM4 and PSP case study | |
| US20150073738A1 (en) | Determining process variation using device threshold sensitivites | |
| CN114460368B (zh) | 接触电阻的测试方法与装置 | |
| Tsujikawa et al. | Reliable assessment of progressive breakdown in ultrathin mos gate oxides toward accurate TDDB evaluation | |
| US11003820B2 (en) | Method of determining a worst case in timing analysis | |
| Singh et al. | A Machine Learning Based Reliability Analysis of Negative Bias Temperature Instability (NBTI) Compliant Design for Ultra Large Scale Digital Integrated Circuit | |
| van Dijk et al. | Validating foundry technologies for extended mission profiles | |
| Martin | New approach for the assessment of the effect of plasma induced damage on MOS devices and subsequent design manual rules | |
| US8843870B2 (en) | Method of reducing current leakage in a device and a device thereby formed | |
| JP2009295818A (ja) | 半導体集積回路 | |
| US20140188265A1 (en) | Systems and methods for semiconductor line scribe centering | |
| Khan et al. | The essence of reliability estimation during operational life for achieving high system dependability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |