CN112651210A - 芯片老化性能建模方法、装置、设备及存储介质 - Google Patents

芯片老化性能建模方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN112651210A
CN112651210A CN202011611165.4A CN202011611165A CN112651210A CN 112651210 A CN112651210 A CN 112651210A CN 202011611165 A CN202011611165 A CN 202011611165A CN 112651210 A CN112651210 A CN 112651210A
Authority
CN
China
Prior art keywords
chip
performance parameter
ring oscillator
performance
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011611165.4A
Other languages
English (en)
Other versions
CN112651210B (zh
Inventor
张亚光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011611165.4A priority Critical patent/CN112651210B/zh
Publication of CN112651210A publication Critical patent/CN112651210A/zh
Application granted granted Critical
Publication of CN112651210B publication Critical patent/CN112651210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/10—Processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明一个或多个实施例提供了一种芯片老化性能建模方法、装置、存储介质及设备，该方法包括：对影响芯片性能中的目标电路模块进行加速测试，得到测试结果；根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系；建立在所述芯片未老化的状态下，所述目标电路模块的所述第一性能参数与所述芯片的第二性能参数之间的第二函数关系；根据所述第一函数关系以及所述第二函数关系，建立所述芯片的所述第二性能参数随时间变化的老化性能模型，该方法可快速建立芯片老化性能的模型。

Description

芯片老化性能建模方法、装置、设备及存储介质
技术领域
本发明涉及计算机技术领域，尤其涉及一种芯片老化性能建模方法、装置、设备及存储介质。
背景技术
集成电路SoC(System on a Chip，系统级芯片)，芯片的老化性能是产品可靠性和竞争力的重要指标之一。随着芯片的使用，在HCI(Hot Carrier Injection，热载流子注入)、BTI(Bias Temperature Instability，偏压温度不稳定性)等效应的作用下，芯片性能会老化，工作频率、电压以及功耗等性能都会有所退化。即在芯片性能老化之后，芯片需要消耗更多的电能和时间才能执行相同的指令，因此SoC芯片性能老化是SoC芯片的一项重要指标。
目前，比较通用的SoC芯片老化性能建模方式是HTOL(High-TemperatureOperating Lifetime，高温可操作寿命)测试。通过对测试数据进行提取和建模，可获得SoC芯片在高温高电压条件下工作一段时间后，SoC芯片性能的退化。目前，HTOL测试需要在封装级进行，需要定制CPU(Central Processing Unit，中央处理器)Socket(插座)和BIB(Burn-in Board，老化测试电路板)，测试成本较高，并且通常需要经过500至1000小时的测试，测试周期较长。
发明内容
有鉴于此，本发明实施例提供一种芯片老化性能建模方法、装置、设备及存储介质，采用较短的测试时间就能建立芯片性能的长期退化模型，能够提前对芯片性能的老化情况进行判断，提高了芯片性能老化测试的效率。
本发明一个或多个实施例提供了一种芯片老化性能建模方法，包括：对影响芯片性能的目标电路模块进行加速测试，得到测试结果；根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系；建立在所述芯片未老化的状态下，所述目标电路模块的所述第一性能参数与所述芯片的第二性能参数之间的第二函数关系；根据所述第一函数关系以及所述第二函数关系，建立所述芯片的所述第二性能参数随时间变化的老化性能模型。
可选的，所述芯片为中央处理器CPU芯片，所述目标电路模块为环形振荡器电路。
可选的，所述第一性能参数包括所述环形振荡器每一级的延迟，根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系，包括：在对所述环形振荡器进行加速测试的过程中，在第一预设时间段内监测所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟随时间变化的函数关系。
可选的，所述第二性能参数包括所述CPU内核中的逻辑电路的最小工作电压，建立在所述芯片未老化的状态下，所述目标电路模块的第一性能参数与所述芯片的第二性能参数之间的第二函数关系，包括：在第二预设时间段内监测所述CPU内核中的逻辑电路的最小工作电压以及所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟与所述逻辑电路的最小工作电压之间的函数关系。
可选的，所述第二性能参数包括：所述芯片中的缓存电路的最小工作电压或工作频率。
可选的，所述第一性能参数包括：所述芯片中的环形振荡器的振荡频率。
本发明一个或多个实施例提供了一种芯片老化性能建模装置，包括：测试模块，被配置为对影响芯片性能的目标电路模块进行加速测试，得到测试结果；第一建立模块，被配置为根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系；第二建立模块，被配置为建立在所述芯片未老化的状态下，所述目标电路模块的所述第一性能参数与所述芯片的第二性能参数之间的第二函数关系；第三建立模块，被配置为根据所述第一函数关系以及所述第二函数关系，建立所述芯片的所述第二性能参数随时间变化的老化性能模型。
可选的，所述芯片为中央处理器CPU芯片，所述目标电路模块为环形振荡器电路。
可选的，所述第一性能参数包括所述环形振荡器每一级的延迟，所述第一建立模块具体被配置为：在对所述环形振荡器进行加速测试的过程中，在第一预设时间段内监测所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟随时间变化的函数关系。
可选的，所述第二性能参数包括：所述CPU内核中的逻辑电路的最小工作电压，所述第二建立模块具体被配置为：在第二预设时间段内监测所述CPU内核中的逻辑电路的最小工作电压以及所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟与所述逻辑电路的最小工作电压之间的函数关系。
可选的，所述第二性能参数包括：所述芯片中的缓存电路的最小工作电压或工作频率。
可选的，所述第一性能参数包括：所述芯片中的环形振荡器的振荡频率。
本发明一个或多个实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任意一种芯片老化性能建模方法。
本发明一个或多个实施例还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行上述任意一种芯片老化性能建模方法。
本发明一个或多个实施例的芯片老化性能建模方法，对芯片中的目标电路模块进行加速测试，得到测试结果，根据测试结果建立目标电路模块的第一性能参数随时间变化的第一函数关系；在建立了芯片在未老化状态下目标电路模块的第一性能参数与芯片的第二性能参数之间的第二函数关系；从而可基于第一函数关系以及第二函数关系建立芯片的第二性能参数随时间变化老化性能模型，该方法可快速建立芯片性能的老化模型，从而可提前对芯片性能的老化情况进行判断，可节约测试时间，降低测试成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是根据本发明一个或多个实施例示出的一种确芯片老化性能建模方法的流程图；
图2是根据本发明一个或多个实施例示出的一种环形振荡器每一级的延迟随时间变化的曲线示意图；
图3是根据本发明一个或多个实施例示出的一种环形振荡器的延迟与CPU最小工作电压之间的关系的曲线示意图；
图4是根据本发明一个或多个实施例示出的一种CPU芯片最小工作电压随时间变化的曲线示意图；
图5是根据本发明一个或多个实施例示出的一种芯片老化性能建模装置的结构示意图；
图6是根据本发明一个或多个实施例示出的一种电子设备的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1是根据本发明一个或多个实施例示出的一种芯片老化性能建模方法的流程图，如图1所示，该方法包括：
步骤101：对影响芯片性能的目标电路模块进行加速测试，得到测试结果；
其中，目标电路模块例如可以是芯片内部的电路模块，或者是处于芯片之外，但与芯片在相同的晶圆上的电路模块。对目标电路模块进行加速测试例如可以在高温以及高压条件下，检测目标电路模块的性能随时间的变化情况。
步骤102：根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系；
在一个例子中，可根据测试结果建立目标电路模块的第一性能参数随时间变化的第一函数关系式。
步骤103：建立在所述芯片未老化的状态下，所述目标电路模块的所述第一性能参数与所述芯片的第二性能参数之间的第二函数关系；
沿用上述例子，芯片以及目标电路模块例如可以是属于同一批晶圆的芯片以及电路模块，可以在相同的电压和温度条件下分别对处于未老化状态下的芯片以及处于未老化状态下的目标电路模块进行测试，得到目标电路模块的第一性能参数与所述芯片的第二性能参数之间的第二函数关系式。
步骤104：根据所述第一函数关系以及所述第二函数关系，建立所述芯片的所述第二性能参数随时间变化的老化性能模型。
沿用上述例子，可将上述第一函数关系式代入上述第二函数关系式，从而可得到芯片的第二性能参数随时间变化的第三函数关系式，该第三函数关系式即为芯片的第二性能参数随时间变化的老化性能模型，从而可基于该老化性能模型评估芯片性能随时间的老化情况。
本发明一个或多个实施例的芯片老化性能建模方法，对芯片中的目标电路模块进行加速测试，得到测试结果，根据测试结果建立目标电路模块的第一性能参数随时间变化的第一函数关系；在建立了芯片在未老化状态下目标电路模块的第一性能参数与芯片的第二性能参数之间的第二函数关系；从而可根据第一函数关系以及第二函数关系，建立芯片的第二性能参数随时间变化的老化性能模型，该方法可快速建立芯片性能的老化模型，从而可提前对芯片性能的老化情况进行判断，可节约测试时间，降低测试成本。
在本发明的一个或多个实施例中，所述芯片例如可以是集成电路SoC(System-on-a-Chip，系统级芯片)，例如为CPU(Central Processing Unit，中央处理器)芯片，所述目标电路模块为RO(Ring Oscillator，环形振荡器)环形振荡器电路。由于振荡器延迟特性与CPU性能紧密关联，故，基于二者之间的关系，可以对CPU的老化性能进行建模。其中，RO电路可以由多种MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)器件组成，MOSFET器件例如可以是Core(内核)MOSFET或SRAM(静态随机存取存储器)MOSFET。例如，RO电路可以是由Core MOSFET反相器组成，例如，可以选择由25级，扇出系数为3的反相器构成的RO电路，RO电路可以位于芯片内部，也可以位于晶圆片的切割道(Scribe Line)内。
在本发明的一个或多个实施例中，根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系可包括：
在对所述环形振荡器进行加速测试的过程中，在第一预设时间段内监测所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟随时间变化的函数关系。加速测试的条件可以为：温度＝125℃，电压2×Vcc，可以选择RO每一级的延迟作为监控参数。测试持续时间可以为3-5小时。由于是进行加速测试，故测试时间可以等效为较长的实际工作时间，例如，在上述加速测试条件下，执行3-5小时的加速测试，可以等效为5-10年的实际工作时间。此处需要说明的是，芯片的实际工作条件为电压＝Vcc，温度＝85℃。进行加速测试所采用的测试设备可以采用自动化晶圆可接受测试(Wafer Acceptable Test，WAT)机台。经过测试，可以获取RO每一级的延迟随时间的变化曲线，可以将时间作为横坐标，RO的延迟为纵坐标的坐标系中绘制该曲线。绘制的曲线例如可以如图2所示，在图2中，RO的延迟随时间的变化可拟合为随时间的幂函数，例如：Ro_Delay＝a+b·t^c，式中，Ro_Delay表示RO的延迟，a、b以及c表示系数，t表示时间。
在本发明的一个或多个实施例中，建立在所述芯片未老化的状态下，所述目标电路模块的第一性能参数与所述芯片的第二性能参数之间的第二函数关系可包括：
在第二预设时间段内监测所述CPU内核中的逻辑电路的最小工作电压以及所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟与所述逻辑电路的最小工作电压之间的函数关系。例如，可以将CPU内核中逻辑电路(Logic circuit)的最小工作电压(Vmin)和RO每一级的延迟作为监控参数。例如，CPU的工作频率可以设定为2.5GHz，RO的测试电压可以设定为Vcc，CPU和RO的测试温度需要相同。经过测试，可以将RO的延迟作为横轴，将CPU最小工作电压作为纵轴，绘制出曲线图，二者可以为多项式关系，例如Vmin＝a·delay^3+b·delay^2+c·delay+d，式中，a、b、c以及d表示系数，delay^3、delay^2以及delay表示RO的延迟，绘制得到的曲线图可如图3所示。在本发明的一个或多个实施例中，根据所述第一函数关系以及所述第二函数关系确定所述芯片的第二性能参数随时间变化的老化性能模型，沿用上述图2以及图3所示的例子，可以将如图2中所示的函数关系代入如图3所示的函数关系中，得到CPU芯片最小工作电压的老化模型，例如，以时间为横轴，以Vmin为纵轴绘制CPU芯片最小工作电压随时间变化的曲线如图4所示。
在本发明的一个或多个实施例中，所述第二性能参数可包括所述芯片中的缓存电路的最小工作电压或工作频率。也即，在上述例子中，可将CPU内核中的逻辑电路的最小工作电压替换为所述芯片中的缓存的最小工作电压工作频率，仍可以实现本发明一个或多个实施例所述的芯片老化性能建模方法。
在本发明的一个或多个实施例中，所述目标电路的第一性能参数包括所述芯片中的环形振荡器的振荡频率。也即，在上述例子中，可将环形振荡器每一级的延迟替换为环形振荡器的振荡频率，仍可以实现本发明一个或多个实施例所述的芯片老化性能建模方法。
在本发明的一个或多个实施例中，可以在SoC芯片产品的封装测试阶段，根据环形振荡器加速测试的结果和SoC芯片的性能的数据，快速建立SoC芯片性能的老化模型，由于对环形振荡器采用了加速测试，只需要花费较少的测试时间，缩短测试周期；对SoC芯片的性能和环形振荡器的性能之间的关系的表征可以在晶圆级测试进行，因此不需要封装芯片，也不需要研制Socket和PCB(Printed Circuit Board，印刷电路板)，可以降低测试成本。
图5是根据本发明一个或多个实施例示出的一种确芯片老化性能建模装置的结构示意图，如图5所示，该装置50包括：
测试模块51，被配置为对影响芯片性能的目标电路模块进行加速测试，得到测试结果；
第一建立模块52，被配置为根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系；
第二建立模块53，被配置为建立在所述芯片未老化的状态下，所述目标电路模块的所述第一性能参数与所述芯片的第二性能参数之间的第二函数关系；
第三建立模块54，被配置为根据所述第一函数关系以及所述第二函数关系，建立所述芯片的所述第二性能参数随时间变化的老化性能模型。
在本发明的一个或多个实施例中，所述芯片为中央处理器CPU芯片，所述目标电路模块为环形振荡器电路。
在本发明的一个或多个实施例中，所述第一性能参数可包括所述环形振荡器每一级的延迟，所述第一建立模块具体可被配置为：在对所述环形振荡器进行加速测试的过程中，在第一预设时间段内监测所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟随时间变化的函数关系。
在本发明的一个或多个实施例中，所述第二性能参数可包括：所述CPU内核中的逻辑电路的最小工作电压，所述第二建立模块具体可被配置为：
在第二预设时间段内监测所述CPU内核中的逻辑电路的最小工作电压以及所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟与所述逻辑电路的最小工作电压之间的函数关系。
在本发明的一个或多个实施例中，所述第二性能参数可包括所述芯片中的缓存电路的最小工作电压或工作频率。
在本发明的一个或多个实施例中，所述第一性能参数可包括所述芯片中的环形振荡器的振荡频率。
在本发明的一个或多个实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述任意一种芯片老化性能建模方法。
在本发明的一个或多个实施例还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行上述任意一种芯片老化性能建模方法。
图6示出了本发明一个或多个实施例所提供的一种更为具体的电子设备硬件结构示意图，该设备可以包括：处理器610、存储器620、输入/输出接口630、通信接口640和总线650。其中处理器610、存储器620、输入/输出接口630和通信接口640通过总线650实现彼此之间在设备内部的通信连接。
处理器610可以采用通用的CPU(Central Processing Unit，中央处理器)、微处理器、应用专用集成电路(Application Specific Integrated Circuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本说明书实施例所提供的技术方案。
存储器620可以采用ROM(Read Only Memory，只读存储器)、RAM(Random AccessMemory，随机存取存储器)、静态存储设备，动态存储设备等形式实现。存储器620可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器620中，并由处理器610来调用执行。
输入/输出接口630用于连接输入/输出模块，以实现信息输入及输出。输入输出/模块可以作为组件配置在设备中(图中未示出)，也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等，输出设备可以包括显示器、扬声器、振动器、指示灯等。
通信接口640用于连接通信模块(图中未示出)，以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信。
总线650包括一通路，在设备的各个组件(例如处理器610、存储器620、输入/输出接口630和通信接口640)之间传输信息。
需要说明的是，尽管上述设备仅示出了处理器610、存储器620、输入/输出接口630、通信接口640以及总线650，但是在具体实施过程中，该设备还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。
本实施例的计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种芯片老化性能建模方法，其特征在于，包括：
对影响芯片性能的目标电路模块进行加速测试，得到测试结果；
根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系；
建立在所述芯片未老化的状态下，所述目标电路模块的所述第一性能参数与所述芯片的第二性能参数之间的第二函数关系；
根据所述第一函数关系以及所述第二函数关系，建立所述芯片的所述第二性能参数随时间变化的老化性能模型。
2.根据权利要求1所述的方法，其特征在于，所述芯片为中央处理器CPU芯片，所述目标电路模块为环形振荡器电路。
3.根据权利要求2所述的方法，其特征在于，所述第一性能参数包括所述环形振荡器每一级的延迟，根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系，包括：
在对所述环形振荡器进行加速测试的过程中，在第一预设时间段内监测所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟随时间变化的函数关系。
4.根据权利要求3所述的方法，其特征在于，所述第二性能参数包括所述CPU内核中的逻辑电路的最小工作电压，建立在所述芯片未老化的状态下，所述目标电路模块的第一性能参数与所述芯片的第二性能参数之间的第二函数关系，包括：
在第二预设时间段内监测所述CPU内核中的逻辑电路的最小工作电压以及所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟与所述逻辑电路的最小工作电压之间的函数关系。
5.根据权利要求1所述的方法，其特征在于，所述第二性能参数包括：
所述芯片中的缓存电路的最小工作电压或工作频率。
6.根据权利要求1所述的方法，其特征在于，所述第一性能参数包括：
所述芯片中的环形振荡器的振荡频率。
7.一种芯片老化性能建模装置，其特征在于，包括：
测试模块，被配置为对影响芯片性能的目标电路模块进行加速测试，得到测试结果；
第一建立模块，被配置为根据所述测试结果建立所述目标电路模块的第一性能参数随时间变化的第一函数关系；
第二建立模块，被配置为建立在所述芯片未老化的状态下，所述目标电路模块的所述第一性能参数与所述芯片的第二性能参数之间的第二函数关系；
第三建立模块，被配置为根据所述第一函数关系以及所述第二函数关系，建立所述芯片的所述第二性能参数随时间变化的老化性能模型。
8.根据权利要求7所述的装置，其特征在于，所述芯片为中央处理器CPU芯片，所述目标电路模块为环形振荡器电路。
9.根据权利要求8所述的装置，其特征在于，所述第一性能参数包括所述环形振荡器每一级的延迟，所述第一建立模块具体被配置为：
在对所述环形振荡器进行加速测试的过程中，在第一预设时间段内监测所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟随时间变化的函数关系。
10.根据权利要求9所述的装置，其特征在于，所述第二性能参数包括：
所述CPU内核中的逻辑电路的最小工作电压，所述第二建立模块具体被配置为：
在第二预设时间段内监测所述CPU内核中的逻辑电路的最小工作电压以及所述环形振荡器中的每一级的延迟，获得所述环形振荡器中的每一级的延迟与所述逻辑电路的最小工作电压之间的函数关系。
11.根据权利要求7所述的装置，其特征在于，所述第二性能参数包括：
所述芯片中的缓存电路的最小工作电压或工作频率。
12.根据权利要求7所述的装置，其特征在于，所述第一性能参数包括：
所述芯片中的环形振荡器的振荡频率。
13.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至6任一项所述的芯片老化性能建模方法。
14.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行权利要求1至6任一项所述的芯片老化性能建模方法。
CN202011611165.4A 2020-12-29 2020-12-29 芯片老化性能建模方法、装置、设备及存储介质 Active CN112651210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011611165.4A CN112651210B (zh) 2020-12-29 2020-12-29 芯片老化性能建模方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011611165.4A CN112651210B (zh) 2020-12-29 2020-12-29 芯片老化性能建模方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN112651210A true CN112651210A (zh) 2021-04-13
CN112651210B CN112651210B (zh) 2023-04-25

Family

ID=75364278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011611165.4A Active CN112651210B (zh) 2020-12-29 2020-12-29 芯片老化性能建模方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN112651210B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113779910A (zh) * 2021-11-10 2021-12-10 海光信息技术股份有限公司 产品性能分布预测方法及装置、电子设备及存储介质
CN117971628A (zh) * 2024-03-29 2024-05-03 北京象帝先计算技术有限公司 一种处理器性能分级方法、供电方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090058443A1 (en) * 2007-08-31 2009-03-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device, and probe card used for burn-in stress and d/s tests
CN104459366A (zh) * 2013-08-06 2015-03-25 创意电子股份有限公司 电子装置、效能分类系统与方法、电压自动校正系统
US9082514B1 (en) * 2013-04-22 2015-07-14 Xilinx, Inc. Method and apparatus for physically unclonable function burn-in
CN105375878A (zh) * 2015-12-16 2016-03-02 中国科学院广州能源研究所 一种在线检测和评估光伏系统效率的方法
CN109346119A (zh) * 2018-08-30 2019-02-15 武汉精鸿电子技术有限公司 一种半导体存储器老化测试核心板
CN111750925A (zh) * 2019-12-24 2020-10-09 广州极飞科技有限公司 设备老化预测系统、方法和装置
CN112083226A (zh) * 2019-06-13 2020-12-15 Oppo广东移动通信有限公司 电子设备的频率校准方法、装置、介质及电子设备
CN112100158A (zh) * 2020-09-21 2020-12-18 海光信息技术有限公司 一种标准单元库的建立方法、装置、电子设备及存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090058443A1 (en) * 2007-08-31 2009-03-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device, and probe card used for burn-in stress and d/s tests
US9082514B1 (en) * 2013-04-22 2015-07-14 Xilinx, Inc. Method and apparatus for physically unclonable function burn-in
CN104459366A (zh) * 2013-08-06 2015-03-25 创意电子股份有限公司 电子装置、效能分类系统与方法、电压自动校正系统
CN105375878A (zh) * 2015-12-16 2016-03-02 中国科学院广州能源研究所 一种在线检测和评估光伏系统效率的方法
CN109346119A (zh) * 2018-08-30 2019-02-15 武汉精鸿电子技术有限公司 一种半导体存储器老化测试核心板
CN112083226A (zh) * 2019-06-13 2020-12-15 Oppo广东移动通信有限公司 电子设备的频率校准方法、装置、介质及电子设备
CN111750925A (zh) * 2019-12-24 2020-10-09 广州极飞科技有限公司 设备老化预测系统、方法和装置
CN112100158A (zh) * 2020-09-21 2020-12-18 海光信息技术有限公司 一种标准单元库的建立方法、装置、电子设备及存储介质

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
李雄伟;马佳巍;张阳;孙萍;: "伪芯片防护研究进展及其挑战" *
赵天津;黄乐天;谢暄;魏敬和;: "纳米级数字集成电路老化效应分析与老化监测技术综述" *
赵学历;金尚忠;王乐;梁培;岑松原;曹宇杰;李璇;李亮;: "基于结构函数的LED热特性测试方法" *
邱吉冰;韩银和;靳松;李晓维;: "采用关键路径漏电流变化分析的集成电路老化预测方法" *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113779910A (zh) * 2021-11-10 2021-12-10 海光信息技术股份有限公司 产品性能分布预测方法及装置、电子设备及存储介质
CN117971628A (zh) * 2024-03-29 2024-05-03 北京象帝先计算技术有限公司 一种处理器性能分级方法、供电方法及装置
CN117971628B (zh) * 2024-03-29 2024-08-23 北京象帝先计算技术有限公司 一种处理器性能分级方法、供电方法及装置

Also Published As

Publication number Publication date
CN112651210B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
KR100862113B1 (ko) 공정 변화에 대한 정보를 이용하여 공급전압/공급주파수를제어할 수 있는 장치와 방법
JP5283759B2 (ja) 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
CN112651210B (zh) 芯片老化性能建模方法、装置、设备及存储介质
KR101999076B1 (ko) 온칩 파라미터 측정
JP6703398B2 (ja) 半導体装置
US11604102B2 (en) Semiconductor device, temperature sensor and power supply voltage monitor
US8631368B2 (en) Method and circuit to generate race condition test data at multiple supply voltages
US10884055B2 (en) Leakage power characterization at high temperatures for an integrated circuit
US9453879B2 (en) On-die system for monitoring and predicting performance
US10215800B2 (en) Device specific thermal mitigation
CN113295986A (zh) 一种芯片、芯片工艺角的测量方法及装置
CN113484585A (zh) 芯片压降的测量方法及相关产品
CN117761502A (zh) 板卡的质量的验证方法、装置、电子设备及存储介质
CN110147290B (zh) 芯片年龄判断方法、装置、芯片及终端
JPWO2011086884A1 (ja) 半導体集積回路のテストパターン生成方法、プログラム、およびコンピュータ読み取り可能な記録媒体
CN114295955A (zh) 芯片的筛片方法、装置及筛片设备
TW201840090A (zh) 電池控制方法及電池控制裝置
CN108733564B (zh) 一种浏览器性能测试方法、装置及设备
JP5332972B2 (ja) デカップリング容量決定方法、デカップリング容量決定装置およびプログラム
JP2018017544A (ja) 温度検出回路および温度検出方法
JP2016138799A (ja) 半導体集積回路装置及び半導体集積回路装置の試験方法
CN115579046B (zh) 半导体器件的特性参数的规格的预测方法及装置、终端
US9653330B1 (en) Threshold voltage (VT)-type transistor sensitive and/or fan-out sensitive selective voltage binning
JP6524875B2 (ja) 処理設定検索装置、方法及びプログラム
US20240159822A1 (en) Method of measuring chip characteristics, test device and non-transitory computer readable media

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant