CN113299627A

CN113299627A - 半导体装置和用于制造半导体装置的方法

Info

Publication number: CN113299627A
Application number: CN202110193193.7A
Authority: CN
Inventors: 玉木顺也; 三木崇史; 吉田凌; 鹿海敦; 浅野功辅; 丰田刚宏; 栗原政树
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2020-02-21
Filing date: 2021-02-20
Publication date: 2021-08-24
Also published as: US20210265411A1

Abstract

本公开涉及半导体装置和用于制造半导体装置的方法。一种半导体装置包括在半导体层上的各自具有镶嵌结构的多条布线，其中该多条布线包括彼此相邻的第一布线和第二布线，其中第一布线沿着第一布线延伸的方向包括第一部分、第二部分以及位于第一部分和第二部分之间的第三部分，并且其中第三部分的宽度大于第一部分的宽度和第二部分的宽度中的每一个。

Description

半导体装置和用于制造半导体装置的方法

技术领域

本发明的方面总体上涉及半导体装置。

背景技术

在半导体装置中，出于使布线小型化的目的而使用镶嵌布线(damascenewiring)。日本专利申请特许公开No.2014-229749讨论了利用连接曝光(connectiveexposure)形成镶嵌布线的方法。

发明内容

根据本发明的一方面，一种半导体装置包括在半导体层上的各自具有镶嵌结构的多条布线，其中，该多条布线包括彼此相邻的第一布线和第二布线，其中，第一布线的第一端与第二端之间的距离大于33mm，其中，第一布线沿着第一布线延伸的方向包括第一部分、第二部分以及位于第一部分和第二部分之间的第三部分，其中，第一部分的宽度和第二部分的宽度中的每一个小于180nm，并且其中，第三部分的宽度大于第一部分的宽度和第二部分的宽度中的每一个。

根据本发明的另一方面，一种半导体装置包括在半导体层上的各自具有镶嵌结构的多条布线，其中，该多条布线包括彼此相邻的第一布线和第二布线，其中，第一布线沿着第一布线延伸的方向包括第一部分、第二部分以及位于第一部分和第二部分之间的第三部分，其中，第一布线的第一部分与第二部分之间的距离大于33mm，并且其中，第三部分的宽度是第一布线在从第一部分到第二部分的范围内的最大宽度并且小于180nm。

根据本发明的又一方面，一种用于制造半导体装置的方法包括：制备包括半导体层和设置在半导体层上的绝缘体膜的晶片；将设置在绝缘体膜上的正型的光致抗蚀剂膜曝光；将光致抗蚀剂膜显影，以从光致抗蚀剂膜形成抗蚀剂图案；利用抗蚀剂图案处理绝缘体膜，以在绝缘体膜上形成沟槽；以及在沟槽中形成布线，其中，晶片包括第一区域、第二区域以及位于第一区域和第二区域之间的第三区域，并且沟槽经由第三区域从第一区域延伸到第二区域，其中，曝光包括用于将第一区域和第三区域上的光致抗蚀剂膜曝光的第一曝光拍摄(exposure shot)以及在第一曝光拍摄之后用于将第二区域和第三区域上的光致抗蚀剂膜曝光的第二曝光拍摄，其中，布线沿着布线延伸的方向包括位于第一区域上的第一部分、位于第二区域上的第二部分和位于第三区域上的第三部分，并且其中，第三部分的宽度大于第一部分的宽度和第二部分的宽度中的每一个。

根据本发明的又一方面，一种半导体装置包括：多个单位像素，该多个单位像素被布置为多个行和多个列并且该多个单位像素中的每个单位像素包括光电转换部；以及多条输出线，该多条输出线连接到一列中的单位像素并传送单位像素的输出，其中，该多条输出线包括至少第一输出线、具有与第一输出线相邻的部分的第二输出线以及具有与第二输出线相邻的部分的第三输出线，其中，第一输出线、第二输出线和第三输出线中的每条输出线包括沿着第一方向延伸的部分，其中，第一输出线、第二输出线和第三输出线穿过第一位置和与第一位置不同的第二位置，并且其中，第一输出线与第二输出线之间的距离、第二输出线与第三输出线之间的距离以及第一输出线与第三输出线之间的距离中的至少两个中的每一个在第二位置比在第一位置长。

根据本发明的又一方面，一种用于制造半导体装置的方法包括：制备包括半导体层和设置在半导体层上的绝缘体膜的晶片；将设置在绝缘体膜上的正型的光致抗蚀剂膜曝光；将光致抗蚀剂膜显影，以从光致抗蚀剂膜形成抗蚀剂图案；利用抗蚀剂图案处理绝缘体膜，以在绝缘体膜上形成沟槽；以及在沟槽中形成布线，其中，晶片包括第一区域、第二区域以及位于第一区域和第二区域之间的第三区域，并且沟槽经由第三区域从第一区域延伸到第二区域，其中，曝光包括用于将第一区域和第三区域上的光致抗蚀剂膜曝光的第一曝光拍摄以及在第一曝光拍摄之后用于将第二区域和第三区域上的光致抗蚀剂膜曝光的第二曝光拍摄，其中，在曝光的第一曝光拍摄和第二曝光拍摄之间获得的光致抗蚀剂膜包括位于第一区域上并用第一曝光拍摄曝光的第一曝光部分、位于第三区域上并用第一曝光拍摄曝光的第二曝光部分以及位于第一曝光部分和第二曝光部分之间并用第一曝光拍摄曝光的第三曝光部分，其中，在曝光的第二曝光拍摄之后获得的光致抗蚀剂膜包括位于第二区域上并用第二曝光拍摄曝光的第四曝光部分、位于第三区域上并用第二曝光拍摄曝光的第五曝光部分以及位于第四曝光部分和第五曝光部分之间并用第二曝光拍摄曝光的第六曝光部分，其中，第五曝光部分的至少一部分包括第二曝光部分，其中，在显影中，第一曝光部分、第二曝光部分、第三曝光部分、第四曝光部分、第五曝光部分和第六曝光部分被去除，并且其中，第二曝光部分的宽度小于第三曝光部分的宽度。

根据以下参照附图对示例性实施例的描述，本发明的其它特征将变得清楚。

附图说明

图1A、图1B和图1C是图示了半导体装置的示意图。

图2A和图2B是图示了半导体装置的示意图。

图3A1、图3A2、图3B1、图3B2、图3C1、图3C2、图3D1和图3D2是图示了用于制造半导体装置的方法的示意图。

图4A1、图4A2、图4B1、图4B2、图4C1、图4C2、图4D1和图4D2是图示了用于制造半导体装置的方法的示意图。

图5A、图5B、图5C、图5D、图5E和图5F是图示了半导体装置和制造方法的示意图。

图6A、图6B、图6C、图6D、图6E和图6F是图示了半导体装置和制造方法的示意图。

图7A、图7B、图7C、图7D、图7E和图7F是图示了半导体装置和制造方法的示意图。

图8A、图8B、图8C、图8D、图8E和图8F是图示了半导体装置和制造方法的示意图。

图9A、图9B、图9C、图9D、图9E和图9F是图示了半导体装置和制造方法的示意图。

图10A、图10B和图10C是图示了半导体装置和制造方法的示意图。

图11A、图11B、图11C和图11D是图示了半导体装置的示意图。

图12是图示了设备的示意图。

图13A、图13B和图13C是图示了半导体装置的示意图。

图14A和图14B是图示了半导体装置的示意图。

图15A1、图15A2、图15B1、图15B2、图15C1、图15C2、图15D1和图15D2是图示了用于制造半导体装置的方法的示意图。

图16A1、图16A2、图16B1、图16B2、图16C1和图16C2是图示了用于制造半导体装置的方法的示意图。

图17A1、图17A2、图17B1、图17B2、图17C1和图17C2是图示了用于制造半导体装置的方法的示意图。

图18A1、图18A2、图18B1、图18B2、图18C1和图18C2是图示了用于制造半导体装置的方法的示意图。

图19A、图19B、图19C、图19D和图19E是图示了用于制造半导体装置的方法的示意图。

图20A和图20B是分别图示了半导体装置和设备的示意图。

图21是图示了半导体装置的配置的示意图。

图22是图示了半导体装置的配置的示意图。

图23是图示了半导体装置的操作的示意图。

图24A、图24B和图24C是图示了半导体装置的配置的示意图。

图25A、图25B和图25C是图示了半导体装置的配置的示意图。

图26A、图26B和图26C是图示了半导体装置的配置的示意图。

图27A、图27B和图27C是图示了半导体装置的配置的示意图。

图28A、图28B和图28C是图示了半导体装置的配置的示意图。

具体实施方式

以下将参照附图详细地描述本发明的各种示例性实施例、特征和方面。此外，在下面的描述和附图中，在多个附图中彼此共同的构成元素被分配相应的相同附图标记。因此，彼此共同的构成元素是通过相互参考多个附图来描述的，并且酌情不重复对分配有相应的相同附图标记的构成元素的描述。

图1A图示了作为半导体装置APR的示例的光电转换装置。光电转换装置例如是互补型金属氧化物半导体(CMOS)图像传感器，并且可以用于例如成像设备、测距设备或测光设备。用作光电转换装置的半导体装置APR是其中各自具有镶嵌结构的多条布线110(图1C)设置在半导体层100上的半导体装置。半导体装置APR包括像素部11和形成在像素部11周围的信号处理电路12，在像素部11中各自包括光电转换元件的单位像素以m行n列二维地布置。半导体装置APR具有大于或等于曝光设备(曝光机)的最大曝光区域的尺寸，并且不可以通过这种曝光设备使用单次曝光(one-shot exposure)来制造。因此，半导体装置APR通过分割曝光(divisional exposure)技术来制造，在该技术中，装置区域被分为彼此相邻的左侧区域和右侧区域，并且在左侧区域和右侧区域上单独地执行曝光。例如，可以通过分割曝光来形成布线层。在下面的描述中，朝向半导体装置APR在其平面上的中央部分前进的方向被称为内周侧，并且与内周侧相反的方向被称为外周侧。

半导体装置APR不限于正面照射型光电转换装置，并且可以是背面照射型光电转换装置。任一种类型的光电转换装置可以通过布线的小型化来实现性能的提高。然而，正面照射型光电转换装置可以通过布线的小型化来实现灵敏度的提高，并且因此是特别有利的。此外，半导体装置APR可以是包括第一半导体层和第二半导体层的半导体装置，第一半导体层包括光电转换部，第二半导体层堆叠在第一半导体层上。第二半导体层可以设置有控制电路和处理电路，控制电路用于控制包括光电转换部的像素电路，处理电路用于处理从像素电路输出的信号。此外，半导体装置APR不限于光电转换装置，并且可以是使用有机电致发光(EL)元件或液晶元件的显示装置，或者可以是诸如压电型或热型喷墨头之类的液体喷射装置。半导体装置APR可以是包括其中布置有多个存储器单元的存储器单元阵列的存储装置，或者可以是诸如中央处理单元(CPU)或图形处理单元(GPU)之类的算术装置。

图1B是图示了形成在晶片WF上的多个装置区域DR的平面图。每个装置区域DR的尺寸大于曝光设备的最大曝光区域。每个装置区域DR被分为各自具有小于或等于曝光设备的最大曝光区域的尺寸的区域，并且通过分割曝光来形成，在分割曝光中单独地对相应区域执行曝光。

图1C是图示了一个装置区域DR的概念图。装置区域DR相对于用作基线的线A-A’被分为至少左侧区域SL和右侧区域SR，并且左侧区域SL和右侧区域SR被利用相应的不同光掩模进行曝光。在下文中，线A-A’有时被称为“分割中心线”。左侧区域SL是由从左端延伸到线C-C’的区域限定的，以及右侧区域SR是由从右端延伸到线B-B’的区域限定的。在下文中，线C-C’有时被称为“左侧区域的右端”，以及线B-B’有时被称为“右侧区域的左端”。位于线B-B’和线C-C’之间的中间区域SC可以在曝光左侧区域SL时被曝光，并且也可以在曝光右侧区域SR时被曝光。以这种方式，由于在中间区域SC上重复曝光，因此中间区域SC也可以被称为“重复区域”。此外，尽管在本示例性实施例的描述中，装置区域DR被分为两个区域，但分割数量可以是三个或更多个。此外，尽管在下面的示例中装置区域DR被分为左侧区域和右侧区域，但分割方向是可选的，并且因此可以被分为上侧区域和下侧区域。

图1A中图示的半导体装置APR在以下状态中形成，其中多个装置区域DR被如图1B中图示地二维地布置在晶片WF上，经受附加的制造处理，并且然后通过切割(模切(diecutting))被分为单独的半导体装置部分(芯片)。半导体装置APR包括至少由此形成的半导体装置部分(芯片)。如下所述，半导体装置APR除了半导体装置部分之外还可以包括其中容纳有半导体装置部分的封装。

图1C图示了通过本示例性实施例中的制造方法制造的半导体装置APR的装置区域DR的尺寸。半导体装置APR的垂直方向上的长度W1为33毫米(mm)或更小，并且其水平方向上的长度W2大于33mm。例如，装置区域DR的垂直方向上的长度W1为32mm，并且其水平方向上的长度W2为42mm。因此，其最大曝光区域为26mm×33mm的曝光设备不能在装置区域DR上执行单次曝光。

参考线A-A’(相对于参考线A-A’将装置区域DR分为左侧区域SL和右侧区域SR)与装置区域DR的左侧端部部分之间的距离W2L因此被设置为26mm或更小，例如被设置为21mm。此外，参考线A-A’与装置区域DR的右侧端部部分之间的距离W2R被设置为26mm或更小，例如被设置为21mm。此外，线A-A’与线B-B’之间的距离W3被设置为10纳米(nm)至1000nm，有利地被设置为50nm至500nm，例如被设置为100nm。此外，线A-A’与线C-C’之间的距离W4被设置为10nm至1000nm，有利地被设置为50nm至500nm，例如被设置为100nm。

由于长度W1为33mm或更小并且距离W2L与距离W3之和为26mm或更小，因此左侧区域SL和中间区域SC可以被其最大曝光区域为26mm×33mm的曝光设备曝光。

此外，由于长度W1为33mm或更小并且距离W2R与距离W4之和为26mm或更小，因此右侧区域SR和中间区域SC可以被其最大曝光区域为26mm×33mm的曝光设备曝光。

因此，可以利用其最大曝光区域为26mm×33mm的曝光设备并且在装置区域DR的分割数量被设置为“2”的情况下，曝光其长度W1为33mm或更小并且其长度W2大于33mm的半导体装置APR。

此外，在该示例中，距离W2L和距离W2R被设置为彼此相等，但是距离W2L和距离W2R不需要彼此相等。此外，线A-A’、线B-B’和线C-C’中的每条线被设置为直线，但其可以取决于装置区域中的图案而被适当地设置为一定范围内的曲折线，在该范围内距离W21与距离W3之和不超过最大曝光区域。

此外，由于在其最大曝光区域为26mm×33mm的曝光设备中，在一些情况下，最大曝光区域的边缘部分的分辨率可以比其中央部分低，因此可能出现以下情况：甚至其最大曝光区域为26mm×33mm的曝光设备也基本上仅使用最大曝光区域的一部分执行曝光。在这种情况下，可以向甚至具有小于26mm×33mm的大小的半导体装置APR应用分割曝光。换句话说，应用本示例性实施例中的分割曝光的半导体装置APR的大小不受特别限制。

在被称为35mm的全尺寸标准的图像传感器的情况下，图1A中图示的像素部11的尺寸为36mm±1mm×24mm±1mm。在图1C中，图示了半导体装置APR中的多条布线110之中的像素部11的行布线。行布线是与一个像素行中所包括的像素组公共连接的全局布线(globalwiring)。行布线例如是信号线，经由该信号线将输入信号(控制信号)传送到一个像素行中所包括的像素组。此外，行布线例如是电力线，经由该电力线向一个像素行中所包括的像素组供应电力(电源电势或接地电势)。此外，列布线是与行布线相交并与一个像素列中所包括的像素组公共连接的全局布线。行布线和列布线需要至少从像素部11的一端延伸到其另一端。因此，从行布线的一端到其另一端的距离可以需要是大于或等于像素部11的水平宽度(36mm±1mm)的长度，并且从列布线的一端到其另一端的距离可以需要是大于或等于像素部11的垂直宽度(24mm±1mm)的长度。列布线例如是信号线，经由该信号线传送来自一个像素列中所包括的像素组的输出信号(像素信号)。此外，列布线例如是电力线，经由该电力线向一个像素列中所包括的像素组供应电力(电源电势或接地电势)。这些行布线和列布线可以被分配至以越来越靠近半导体层100的顺序布置的第一布线层、第二布线层、第三布线层和第四布线层中的任一个。第一布线层可以具有单镶嵌结构，并且第二布线层、第三布线层和第四布线层可以具有双镶嵌结构。例如，可以在第一布线层和/或第二布线层中布置用作全局布线(列布线)的电力线。例如，可以在第三布线层和第四布线层中的一个(通常，第三布线层)中布置用作全局布线(行布线)的信号线。例如，可以在第三布线层和第四布线层中的另一个(通常，第四布线层)中布置用作全局布线(列布线)的信号线。另外，在每个布线层中布置局部布线(local wiring)，并且特别地，可以在第一布线层中布置许多局部布线。虽然这里已经描述了其中存在四个布线层的示例，但例如可以省去第二布线层并且可以在第一布线层中布置局部布线和电力线。尽管全局线到布线层的分配不限于以上提到的分配，但考虑到这些关系，具有超过33mm的长度的布线可以是具有单镶嵌结构的电力线(行布线)或具有双镶嵌结构的信号线(行布线)。

图2A是半导体装置APR中的多条布线110的平面图。布线Q1、Q2和Q3中的每一个具有镶嵌结构。布线Q1与布线Q2彼此相邻，并且布线Q2与布线Q3彼此相邻。布线Q2的一端Ea与其另一端Eb之间的距离大于33mm。如以上提到的，布线Q2的一端Ea与其另一端Eb之间的距离可以为36mm±1mm或更大。图2B是图2A中图示的区域AA的放大视图。布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括左侧部分110a、右侧部分110b以及位于左侧部分110a和右侧部分110b之间的中间部分110c。左侧部分110a位于左侧区域SL中，右侧部分110b位于右侧区域SR中，以及中间部分110c位于中间区域SC中。在图2B中，图示了左侧部分110a的宽度Wa、右侧部分110b的宽度Wb和中间部分110c的宽度Wc。其特征在于，中间部分110c的宽度Wc大于左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个(Wc>Wa、Wc>Wb)。左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个可以小于230nm。在左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个小于230nm的情况下，可以显著地实现通过使宽度Wc大于宽度Wa和宽度Wb中的每一个而获得的实现小型化的有利效果。在左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个为230nm或更大的情况下，中间部分110c的宽度Wc可以与左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个相同或不同。在宽度Wa和宽度Wb中的每一个为230nm或更大的情况下使中间部分110c的宽度Wc大于宽度Wa和宽度Wb中的每一个在实现小型化方面可以是不利的。左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个可以小于180nm。在左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个小于180nm的情况下，可以显著地实现通过使宽度Wc大于宽度Wa和宽度Wb中的每一个而获得的实现小型化的有利效果。有利的是，中间部分110c的宽度Wc与左侧部分110a的宽度Wa之间的差(Wc-Wa)大于50nm，并且这在使左侧部分110a的宽度Wa小于180nm方面是有利的。有利的是，中间部分110c的宽度Wc与右侧部分110a的宽度Wb之间的差(Wc-Wb)大于50nm，并且这在使右侧部分110a的宽度Wb小于180nm方面是有利的。有利的是，中间部分110c的宽度Wc与左侧部分110a的宽度Wa之间的差(Wc-Wa)小于左侧部分110a的宽度Wa(Wc-Wa<Wa)。还有利的是，中间部分110c的宽度Wc与右侧部分110b的宽度Wb之间的差(Wc-Wb)小于右侧部分110b的宽度Wb(Wc–Wb<Wb)。还有利的是，中间部分110c的宽度Wc大于110nm。还有利的是，中间部分110c的宽度Wc大于180nm。中间部分110c的宽度Wc可以小于300nm。尽管在本示例中宽度Wb等于宽度Wa，但宽度Wb可以不同于宽度Wa。

在图2B中，图示了布线Q1和Q3中的每一个与布线Q2的左侧部分110a之间的距离Da、布线Q1和Q3中的每一个与布线Q2的右侧部分110b之间的距离Db以及布线Q1和Q3中的每一个与布线Q2的中间部分110c之间的距离Dc。有利的是，布线Q1和Q3中的每一个与布线Q2的中间部分110c之间的距离Dc大于左侧部分110a的宽度Wa(Dc>Wa)。有利的是，布线Q1和Q3中的每一个与布线Q2的中间部分110c之间的距离Dc大于右侧部分110b的宽度Wb(Dc>Wb)。有利的是，布线Q1和Q3中的每一个与布线Q2的左侧部分110a之间的距离Da小于中间部分110c的宽度Wc(Da<Wc)。有利的是，布线Q1和Q3中的每一个与布线Q2的右侧部分110b之间的距离Db小于中间部分110c的宽度Wc(Db<Wc)。尽管在本示例中距离Db等于距离Da，但距离Db可以不同于距离Da。

在图2B中，图示了沿着布线Q1、Q2和Q3延伸的方向截取的左侧部分110a的长度La、右侧部分110b的长度Lb和中间部分110c的长度Lc。中间部分110c的长度Lc可以大于左侧部分110a的宽度Wa。中间部分110c的长度Lc可以大于右侧部分110b的宽度Wb。中间部分110c的长度Lc可以小于左侧部分110a的长度La。中间部分110c的长度Lc可以小于右侧部分110b的长度Lb。

通常，宽度Wa、宽度Wb、距离Da和距离Db中的每一个小于宽度Wc和距离Dc中的每一个。

描述了其中半导体装置APR被应用于光电转换装置的示例。布线Q1、Q2和Q3中的每一个例如是具有双镶嵌结构的行布线。布线Q1、Q2和Q3中的每一个是用于将控制信号传送到像素电路的信号线，该像素电路每一个像素P包括四个晶体管(传送晶体管、复位晶体管、放大晶体管和选择晶体管)。例如，布线Q1是用于控制传送晶体管的传送信号线，布线Q2是用于控制复位晶体管的复位信号线，并且布线Q3是用于控制选择晶体管的选择信号线。本示例性实施例中的多条布线110和布线Q1、Q2和Q3所拥有的功能不限于上述示例。

在图2A中，图示了多个像素P的相应范围。针对每个像素P，重复地设置其中布线的宽度粗的部分(粗线部分)和其中布线的宽度细的部分(细线部分)。左侧部分110a沿着布线Q1、Q2和Q3延伸的方向位于范围AA的中间部分110c和一端Ea之间。右侧部分110b沿着布线Q1、Q2和Q3延伸的方向位于范围AA的中间部分110c和另一端Eb之间。布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括位于一端Ea和左侧部分110a之间的细线部分L4以及位于细线部分L4和左侧部分110a之间的粗线部分L5。此外，布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括位于另一端Eb和右侧部分110b之间的细线部分R6以及位于细线部分R6和右侧部分110b之间的粗线部分R7。粗线部分L5的宽度大于左侧部分110a的宽度Wa、右侧部分110b的宽度Wb、细线部分L4的宽度和细线部分R6的宽度中的每一个。粗线部分R7的宽度大于左侧部分110a的宽度Wa、右侧部分110b的宽度Wb、细线部分L4的宽度和细线部分R6的宽度中的每一个。尽管有利的是粗线部分L5的宽度或粗线部分R7的宽度等于宽度Wc，但粗线部分L5的宽度或粗线部分R7的宽度可以与宽度Wc不同。尽管有利的是细线部分L4的宽度或细线部分R6的宽度等于宽度Wa或Wb，但细线部分L4的宽度或细线部分R6的宽度可以与宽度Wa或Wb不同。

以这种方式，在不包括中间区域SC的远离线A-A’的像素中与范围AA对应的位置处提供粗线部分(即，粗线部分L5和R7)使得能够提高每个像素中的布线布局的均匀性，并因此增加每个像素的特性的均匀性。换句话说，提供这样的粗线部分使得能够减小包括中间区域SC的靠近线A-A’的像素与不包括中间区域SC的远离线A-A’的像素之间的信号输出差异，并防止或减少在图像中沿着线A-A’出现的线噪声。自然地，由于粗线部分L5存在于左侧区域SL以及粗线部分R7存在于右侧区域SR，因此粗线部分L5和R7几乎没有减轻用于在对左侧区域SL曝光时使用的光掩模与用于在对右侧区域SR曝光时使用的光掩模之间不对准的影响的功能。

布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括位于左侧部分110a和中间部分110c之间的左侧部分110d以及位于右侧部分110b和中间部分110c之间的右侧部分110e。在图2B中，图示了左侧部分110d的宽度Wd和右侧部分110e的宽度We。左侧部分110d的宽度Wd大于左侧部分110a的宽度Wa(Wd>Wa)，并且右侧部分110e的宽度We大于右侧部分110b的宽度Wb(We>Wb)。在本示例中，左侧部分110d的宽度Wd等于中间部分110c的宽度Wc(Wd＝Wc)。在左侧部分110d的宽度Wd与中间部分110c的宽度Wc不同的情况下，尽管左侧部分110d的宽度Wd可以大于中间部分110c的宽度Wc(Wd>Wc)，但有利的是，左侧部分110d的宽度Wd小于中间部分110c的宽度Wc(Wd<Wc)。类似地，右侧部分110e的宽度We等于中间部分110c的宽度Wc(We＝Wc)。在右侧部分110e的宽度We与中间部分110c的宽度Wc不同的情况下，尽管右侧部分110e的宽度We可以大于中间部分110c的宽度Wc(We>Wc)，但有利的是，右侧部分110e的宽度We小于中间部分110c的宽度Wc(We<Wc)。有利的是，中间部分110c的宽度Wc与左侧部分110d的宽度Wd之间的差(|Wc-Wd|)小于左侧部分110a的宽度Wa与左侧部分110d的宽度Wd之间的差(|Wd-Wa|)(|Wc-Wd|＜|Wd-Wa|)。类似地，有利的是，中间部分110c的宽度Wc与右侧部分110e的宽度We之间的差(|Wc-We|)小于右侧部分110b的宽度Wb与右侧部分110e的宽度We之间的差(|We-Wb|)(|Wc-We|<|We-Wb|)。由于如以上提到地可以存在Wc＝Wd＝We的关系，因此宽度Wc与宽度Wa和Wb之间的关系可以被应用于宽度Wd和We与宽度Wa和Wb之间的关系。此外，可以省去左侧部分110d和右侧部分110e，并且这等同于使左侧部分110d的宽度Wd等于宽度Wa并使右侧部分110e的宽度We等于宽度Wb。

如图2B中图示的，布线Q1和布线Q3在左侧部分110a和左侧部分110d之间倾斜地定位。这实现了满足Wa<Wc和Da<Dc二者。类似地，布线Q1和布线Q3在右侧部分110b和右侧部分110e之间倾斜地定位。这实现了满足Wb<Wc和Db<Dc二者。

此外，使宽度Wc大于宽度Wa和宽度Wb中的每一个(Wc>Wa&Wb)使得即使在用于左侧区域SL和右侧区域SR的光掩模之间出现不对准时，也能够防止或减少图案在中间部分110c处断开。然后，这使得能够在左侧部分110a和右侧部分110b处形成更微小的图案。此外，使距离Dc大于距离Da和距离Db中的每一个(Dc>Da&Db)使得即使在用于左侧区域SL和右侧区域SR的光掩模之间出现不对准时，也能够防止或减少图案在中间部分110c中短路。

如图2A中图示的，可以使Y方向上的布线间距Y2大于Y方向上的布线间距Y1。这使得能够使Y方向上的布线开口更宽，并因此提高了光电转换装置的灵敏度。

在下面的描述中，参考图3A1、图3A2、图3B1、图3B2、图3C1、图3C2、图3D1和图3D2以及图4A1、图4A2、图4B1、图4B2、图4C1、图4C2、图4D1和图4D2描述了用于制造半导体装置的方法。在图3A1至图3D2和图4A1至图4D2中，具有附带有后缀“1”的图号的附图是截面图，并且具有附带有后缀“2”的图号的附图是平面图。具有附带有后缀“1”的图号的截面图表示具有附带有后缀“2”的图号的平面图中的沿着线D-D’截取的横截面。

如在具有附带有后缀“2”的图号的平面图中的每一个中图示的，晶片WF在多个装置区域DR中的每一个中包括线C-C’左边的左侧区域SL、线B-B’右边的右侧区域SR以及在左侧区域SL和右侧区域SR之间的中间区域SC。

图3A1和图3A2图示了用于制备晶片WF的处理A，晶片WF包括半导体层100和设置在半导体层100上的第二绝缘体膜104。用于制造本示例性实施例中的半导体装置APR的晶片WF包括用作元件功能层的半导体层100。将要使用的半导体层100包括硅层或化合物半导体层。在元件功能层中，例如，多个光电转换部(未图示)、多个晶体管(未图示)以及用于将多个光电转换部与多个晶体管在它们将要彼此电隔离的部分处隔离的隔离结构(未图示)。元件功能层可以使用已知材料通过已知方法来形成。

在用作元件功能层的半导体层100上，形成有层间绝缘膜101。层间绝缘膜101被形成以在用作元件功能层的半导体层100中所包括的结构与层间绝缘膜101上方的层之间建立电绝缘。将要使用的层间绝缘膜101可以由例如氧化硅制成并且可以通过已知方法来形成。

在层间绝缘膜101中，在意图确保用作元件功能层的半导体层100中所包括的结构与层间绝缘膜101上方的布线之间的电传导的部分处形成接触插塞(contact plug)102。在接触插塞102上，形成有用作蚀刻停止层的第一绝缘体膜103和用作层间绝缘膜的第二绝缘体膜104。例如，接触插塞102可以由钨制成，第一绝缘体膜103可以是碳化硅膜或氮化硅膜，并且第二绝缘体膜104可以是氧化硅膜。此外，这些配置并不旨在限制本示例性实施例，而仅作为示例进行描述。

图3B1和图3B2图示了用于在晶片WF上形成掩模材料膜105和106的处理B。制造方法在用作层间绝缘膜的第二绝缘体膜104上形成第一掩模材料膜105和第二掩模材料膜106。第一掩模材料膜105被配置有无机材料膜1051和有机材料膜1052。例如，无机材料膜1051可以是氮化硅膜，并且有机材料膜1052可以由酚醛清漆型树脂制成。在本示例性实施例中，第一掩模材料膜105具有上述配置，但可以具有另外的配置。将要使用的第二掩模材料膜106包括例如氧化硅膜。

图3C1和图3C2图示了用于用左侧曝光拍摄L曝光设置在绝缘体膜103和104上方的层的一侧上的正型光致抗蚀剂膜111的曝光处理C。左侧曝光拍摄L用于曝光左侧区域SL和中间区域SC上方中的光致抗蚀剂膜111。在第二光掩模材料膜106上形成正型光致抗蚀剂膜111之后，制造方法使用在左侧区域SL和中间区域SC上方中的光掩模PML以左侧曝光图案111L曝光光致抗蚀剂膜111。如图3C2中图示的，左侧曝光图案111L用于跨线A-A’曝光直至线B-B’。

图3D1和图3D2图示了用于用右侧曝光拍摄R曝光设置在绝缘体膜103和104上方的层的一侧上的正型光致抗蚀剂膜111的曝光处理D。在左侧曝光拍摄L之后，使用右侧曝光拍摄R来曝光右侧区域SR和中间区域SC上方中的光致抗蚀剂膜111。在曝光左侧区域SL之后，制造方法使用右侧区域SR和中间区域SC上方中的光掩模PMR来曝光中间区域SC和右侧区域SR，从而以右侧曝光图案111R曝光光致抗蚀剂膜111。右侧曝光图案111R用于跨线A-A’曝光直至线C-C’。

以这种方式，通过组合曝光处理C和曝光处理D而获得的曝光处理包括左侧曝光拍摄L和在左侧曝光拍摄L之后执行的右侧曝光拍摄R。此外，尽管这里已经描述了其中在左侧曝光拍摄L之后执行右侧曝光拍摄R的示例，但可以在右侧曝光拍摄R之后执行左侧曝光拍摄L。下面描述左侧曝光图案111L和右侧曝光图案111R的细节。将要使用的曝光光(exposure light)的波长有利地包括例如175nm至275nm，并且这样的曝光光包括例如波长225nm至275nm的曝光光(例如，波长248nm的KrF准分子激光)以及波长175nm至225nm的曝光光(例如，波长193nm的ArF准分子激光)。就布线的小型化而言，使用ArF准分子激光作为曝光光是更有利的。

图4A1和图4A2图示了用于对光致抗蚀剂膜111进行显影以从光致抗蚀剂膜111形成抗蚀剂图案111D的显影处理E。制造方法对已经经由左侧曝光拍摄L和右侧曝光拍摄R在其上形成潜像图案的光致抗蚀剂膜111执行显影处理，从而形成抗蚀剂图案111D。由于光致抗蚀剂膜111是正型的，因此通过显影处理去除在光致抗蚀剂膜111中的通过曝光处理曝光的部分。

图4B1和图4B2图示了用于使用抗蚀剂图案111D作为掩模对掩模材料膜106执行加工以将抗蚀剂图案111D转印到掩模材料膜106上的加工处理F。制造方法通过使用抗蚀剂图案111D作为掩模对第二掩模材料膜106执行蚀刻来形成掩模图案1061。

图4C1和图4C2图示了用于使用掩模图案1061作为掩模对绝缘体膜104和103执行加工以在绝缘体膜104和103中形成沟槽109的加工处理G。制造方法使用掩模图案1061作为掩模对第一掩模材料膜105、用作层间绝缘膜的第二绝缘体膜104以及第一绝缘体膜103执行蚀刻，从而形成沟槽109。沟槽109从左侧区域SL跨中间区域SC延伸到右侧区域SR。

此外，通过将加工处理F与加工处理G组合而获得的处理可以被称为用于通过使用抗蚀剂图案111D对绝缘体膜104和103执行加工而在绝缘体膜104和103中形成沟槽的加工处理。尽管这里加工处理F被包括在制造方法中，但涉及加工处理F或使用第一掩模材料膜105不是必需的。由在绝缘体膜104正上方形成的光致抗蚀剂膜形成的抗蚀剂图案本身可以被用作掩模，以对绝缘体膜104和103执行加工，从而在绝缘体膜104和103中形成沟槽。

图4D1和图4D2图示了用于在沟槽中形成布线110的布线处理H。例如，制造方法使用镀敷(plating)方法将导电材料嵌入沟槽109中。导电材料可以是例如铜或含铜的合金。然后，在嵌入导电材料之后，制造方法使用例如化学机械抛光(CMP)方法去除形成在第二绝缘体膜104上的不必要的导电材料。利用该处理，制造方法在沟槽109中形成布线110。布线110从左侧区域SL跨中间区域SC延伸到右侧区域SR。布线110沿着布线110延伸的方向包括位于左侧区域SL上的左侧部分110L、位于右侧区域SR上的右侧部分110R以及位于中间区域SC上的中间部分110C。以这种方式，通过将导电材料嵌入绝缘体膜中然后去除不必要的导电材料而形成的布线被称为“镶嵌布线”，并且这种处理被称为“镶嵌处理”。

然后，制造方法形成至少一个上层布线层(通常，多个上层布线层)。上层布线层的形成可以通过对形成在第二绝缘体膜104和布线110上的层间绝缘膜应用与上述镶嵌处理类似的镶嵌处理来执行。在半导体装置APR是正面照射型的光电转换装置的情况下，在形成上层布线层之后，制造方法可以为包括第二绝缘体膜104的多个层间绝缘膜设置开口。该开口用于形成供光到达光电转换部的光路。可以将与第一绝缘体膜103和/或第二绝缘体膜104的材料不同的透光材料嵌入该开口中。例如，如果第一绝缘体膜103由碳化硅或氮化硅制成并且第二绝缘体膜104由氧化硅制成，则透光材料仅需要是氮化硅、氧化硅或树脂。

在以上描述中，已经描述了其中用于制造半导体装置的方法被应用于布线的形成的情况。布线层包括像素部的相应列公共的用于传送电力和信号的布线，并且这些布线在左侧区域SL和右侧区域SR之间延伸的同时被布置。应用在本示例性实施例中使用的分割曝光使得能够在相应区域中的布线上执行小型化加工，并且还能够对在区域之间延伸的部分执行小型化。通过使用分割曝光的连接而获得的布线可以是例如用于供应电力以使像素部或列电路操作的电力线。可替代地，通过使用分割曝光的连接而获得的布线可以是例如用于供应控制信号以控制像素部或列电路的操作的信号线，或用于传送基于针对每个像素接收的光量的来自列电路的输出信号的信号线。然而，可以通过使用分割曝光的连接来形成另一类型的布线。尽管在本示例性实施例中已经描述了其制造方法的布线是通过单镶嵌处理形成的单镶嵌布线，但类似的方法可以应用于通过双镶嵌处理形成的双镶嵌布线。尽管可以针对双镶嵌处理采用“先沟槽(trench first)”，但就小型化而言，采用“先通孔(viafirst)”是更有利的。

此外，尽管已经描述了其制造方法的布线层是一层，但上述示例性实施例可以应用于两个或更多个布线层。此外，在形成时用于曝光的曝光设备可以在第一层中的布线和第二层中的布线之间不同。例如，当在第一层中形成布线时，制造方法可以使用利用ArF光源的波长为193nm并且最大曝光区域为26mm×33mm的曝光设备，并且当在第二层和后续层中形成布线时，制造方法可以使用利用KrF光源的波长为248nm并且最大曝光区域为26mm×33mm的曝光设备。第一层中的布线可以是单镶嵌布线并且第二层中的布线可以是双镶嵌布线。然后，制造方法可以向第一层中的单镶嵌布线应用使用ArF光源的连接曝光(分割曝光)，并向第二层中的双镶嵌布线应用使用KrF光源的连接曝光(分割曝光)。

在下面的描述中，参考图5A到图9F描述用于制造半导体装置APR的方法中的图3C1和图3C2以及图3D1和图3D2中图示的曝光处理中的左侧曝光图案111L和右侧曝光图案111R的细节。

在图5A至图9F中，具有附带有后缀“A”的图号的附图中的每一个图示了在用于曝光左侧区域SL的左侧曝光拍摄L时使用的光掩模PML上的图案。在图5A至图9F中，具有附带有后缀“C”的图号的附图中的每一个图示了在用于曝光右侧区域SR的右侧曝光拍摄R时使用的光掩模PMR上的图案。光掩模PML和PMR中的每一个包括遮光区域LS和透光区域LT。用已经透射通过透光区域LT的曝光光将光致抗蚀剂膜111曝光。

在图5A至图9F中，具有附带有后缀“B”的图号的附图中的每一个图示了在曝光处理C的左侧曝光拍摄L和右侧曝光拍摄R之间的光致抗蚀剂膜111的左侧曝光图案111L。在具有附带有后缀“B”的图号的附图中，用沿对角向左上方上升的斜线的阴影指示左侧曝光图案111L。如在具有附带有后缀“B”的图号的附图中图示的，光致抗蚀剂膜111包括位于左侧区域SL上并已经用左侧曝光拍摄L曝光的曝光部分111La以及位于中间区域SC上并已经用左侧曝光拍摄L曝光的曝光部分111Lc。附加地，光致抗蚀剂膜111包括位于曝光部分111La和曝光部分111Lc之间并已经用左侧曝光拍摄L曝光的曝光部分111Ld。

在图5A至图9F中，具有附带有后缀“D”的图号的附图中的每一个图示了在曝光处理D的右侧曝光拍摄R之后获得的光致抗蚀剂膜111的右侧曝光图案111R。在具有附带有后缀“D”的图号的附图中，用沿对角向右上方上升的斜线的阴影指示右侧曝光图案111R。如在具有附带有后缀“D”的图号的附图中图示的，光致抗蚀剂膜111包括位于右侧区域SR上并已经用右侧曝光拍摄R曝光的曝光部分111Rb以及位于中间区域SC上并已经用右侧曝光拍摄R曝光的曝光部分111Rc。附加地，光致抗蚀剂膜111包括位于曝光部分111Rb和曝光部分111Rc之间并已经用右侧曝光拍摄R曝光的曝光部分111Re。

在图5A至图9F中，具有附带有后缀“E”的图号的附图中的每一个用阴影图示了利用在曝光处理D中的左侧曝光拍摄L和右侧曝光拍摄R之后获得的光致抗蚀剂膜111的左侧曝光图案111L和右侧曝光图案111R形成的潜像图案。在具有附带有后缀“E”的图号的附图中，不带阴影的部分是没有通过显影去除的部分。在具有附带有后缀“E”的图号的附图中，用沿对角向左上方上升的斜线的阴影指示左侧曝光图案111L。在具有附带有后缀“E”的图号的附图中，用沿对角向右上方上升的斜线的阴影指示右侧曝光图案111R。

在图5A至图9F之中的具有附带有后缀“E”的图号的附图中，在位于左侧区域SL和右侧区域SR上的区域中，在图5A至图9F之中的具有附带有后缀“B”的图号的附图和具有附带有后缀“D”的图号的附图中图示的左侧曝光图案111L和右侧曝光图案111R成为潜像图案。在图5A至图9F之中的具有附带有后缀“E”的图号的附图中，在位于中间区域SC上的区域中，由于用左侧曝光拍摄L和右侧曝光拍摄R执行了双重曝光，因此潜像图案可以相对于在图5A至图9F之中的具有附带有后缀“B”的图号的附图和具有附带有后缀“D”的图号的附图中图示的左侧曝光图案111L和右侧曝光图案111R而变化。

如在具有附带有后缀“E”的图号的附图中图示的，光致抗蚀剂膜111的潜像图案包括位于右侧区域SR上并已经用右侧曝光拍摄R曝光的曝光部分111Rb以及位于中间区域SC上并已经用右侧曝光拍摄R曝光的曝光部分111LR。附加地，光致抗蚀剂膜111的潜像图案包括位于曝光部分111Rb和曝光部分111LR之间并已经用右侧曝光拍摄R曝光的曝光部分111Re。

这里，在光致抗蚀剂膜111中，位于中间区域SC上的曝光部分包括已经用左侧曝光拍摄L和右侧曝光拍摄R二者曝光的双重曝光部分111LR。在图5A至图9F之中的具有附带有后缀“E”的图号的附图中，用其中沿对角向左上方上升的斜线与沿对角向右上方上升的斜线彼此相交的阴影指示双重曝光部分111LR。因此，已经用至少右侧曝光拍摄R曝光的曝光部分111LR包括曝光部分111Lc。此外，在图8A至图8F和图9A至图9F中，位于中间区域SC上的曝光部分包括已经用左侧曝光拍摄L曝光而未用右侧曝光拍摄R曝光的曝光部分111Lc以及未用左侧曝光拍摄L曝光而已经用右侧曝光拍摄R曝光的曝光部分111Rc。

由于光致抗蚀剂膜111是正型的，因此曝光部分111La、曝光部分111Lc、曝光部分111Ld、曝光部分111Rb、曝光部分111Rc、曝光部分111LR和曝光部分111Re被去除。

在图5A至图9F之中的具有附带有后缀“B”的图号的附图中，图示了曝光部分111La的宽度Ma、曝光部分111Ld的宽度Md和曝光部分111Lc的宽度Mc’。

此外，在图5A至图9F之中的具有附带有后缀“D”的图号的附图中，图示了曝光部分111Rb的宽度Mb、曝光部分111Re的宽度Me和曝光部分111Rc的宽度Mc”。此外，在图5A至图9F之中的具有附带有后缀“D”的图号的附图中，位于中间区域SC上的用右侧曝光拍摄R曝光的曝光部分111Rc的宽度Mc”可以与宽度Mc’相同。

此外，在图5A至图9F之中的具有附带有后缀“E”的图号的附图中，图示了曝光部分111La的潜像的宽度Ma、曝光部分111Ld的潜像的宽度Md、曝光部分111Rb的潜像的宽度Mb、曝光部分111Re的潜像的宽度Me以及中间区域SC中的潜像的宽度Mc。在图5A至图9F之中的具有附带有后缀“B”的图号的附图与具有附带有后缀“E”的图号的附图之间，宽度Ma和宽度Md彼此相等。此外，在图5A至图9F之中的具有附带有后缀“D”的图号的附图与具有附带有后缀“E”的图号的附图之间，宽度Mb和宽度Me彼此相等。

在这里应该注意的是，宽度Mc’与宽度Mc可以彼此不同。在中间区域SC中，由于用左侧曝光拍摄L和右侧曝光拍摄R执行双重曝光，因此积累的曝光量增加，使得宽度Mc可以变得大于宽度Mc’或Mc”。这是因为，由于积累的曝光量的增加，在曝光部分中酸的产生量增加，更频繁地发生使用酸作为催化剂的保护基消除反应，并且在显影液体中可溶解的区域扩大。此外，尽管在曝光时可以发生光的衍射，但由于利用用于左侧曝光拍摄L的衍射光和用于右侧曝光拍摄R的衍射光二者执行了双重曝光，因此宽度Mc可以变得大于宽度Mc’。此外，由于左侧曝光拍摄L与右侧曝光拍摄R之间的不对准，因此宽度Mc也可以变得不同于宽度Mc’或宽度Mc”。在图5A至图9F之中的具有附带有后缀“E”的图号的附图中，用不由斜线形成的阴影指示其中在左侧曝光拍摄L和右侧曝光拍摄R之中不是仅用左侧曝光拍摄L或者不是仅用右侧曝光拍摄R形成潜像的区域。用不由斜线形成的阴影指示的每个区域是其中通过诸如以上提到的酸之类的酸的影响或因衍射光导致的双重曝光形成潜像的区域。图5A至图9F之中的具有附带有后缀“F”的图号的附图中的每一个图示了在布线处理H之后获得的布线110的图案。如在图5A至图9F之中的具有附带有后缀“F”的图号的附图中图示的，布线110包括左侧部分110a、右侧部分110b以及位于左侧部分110a和右侧部分110b之间的中间部分110c。此外，布线110包括位于左侧部分110a和中间部分110c之间的左侧部分110d以及位于右侧部分110b和中间部分110c之间的右侧部分110e。中间部分110c位于左侧部分110d和右侧部分110e之间。

在图5A至图9F之中的具有附带有后缀“F”的图号的附图中，图示了左侧部分110a的宽度Wa、右侧部分110b的宽度Wb、中间部分110c的宽度Wc、左侧部分110d的宽度Wd和右侧部分110e的宽度We。此外，在图7F中，还图示了具有宽度Wc’的部分和具有宽度Wc”的部分。

在下面的描述中，相应的曝光部分的宽度Ma、Mb、Mc、Mc’、Mc”、Md和Me以及布线的相应部分的宽度Wa、Wb、Wc、Wc’、Wc”、Wd和We是相对于多个示例性实施例(第一示例性实施例至第五示例性实施例)来描述的。

第一示例性实施例至第五示例性实施例之间的共同点之一在于，中间部分110c的宽度Wc大于左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个(Wc>Wa&Wb)。这里，“Wa&Wb”意指“Wa和Wb”，并且“Wc≥Wa&Wb”与“Wc≥Wa且Wc≥Wb”同义。在Wc≥Wa&Wb中，Wa与Wb可以相同或者可以不同。这也适用于以下描述。此外，在使用带等号的不等号的情况下，这意味着该符号可以是等号或可以是不等号。因此，“Wc≥Wa&Wb”与“Wc＝Wa&Wb”或“Wc>Wa&Wb”同义。

以这种方式，使中间区域SC中的布线110的宽度Wc大于宽度Wa和Wb中的每一个使得即使在光掩模PML与光掩模PMR之间出现不对准时，也能够防止或减少布线110在中间区域SC中断开。

第一示例性实施例至第五示例性实施例之间的共同点之一在于，曝光部分111La的宽度Ma小于曝光部分111Lc的宽度Mc’(Ma<Mc’)。第一示例性实施例至第五示例性实施例之间的共同点之一在于，曝光部分111Rb的宽度Mb小于曝光部分111Rc的宽度Mc”(Mb<Mc”)。这使得与曝光部分111La和曝光部分111Rb中相比，能够增加曝光部分111Lc和曝光部分111Rc中的分辨率。这使得能够防止或减少曝光部分111Lc和曝光部分111Rc在对曝光部分111La和曝光部分111Rb进行曝光的条件下不能被分辨。

此外，第一示例性实施例至第五示例性实施例之间的共同点之一在于，曝光部分111Ld的宽度Md大于曝光部分111La的宽度Ma(Md>Ma)。第一示例性实施例至第五示例性实施例之间的共同点之一在于，曝光部分111Re的宽度Me大于曝光部分111Rb的宽度Mb(Me>Mb)。

第二示例性实施例至第五示例性实施例之间的共同点之一在于，曝光部分111Lc的宽度Mc’小于曝光部分111Ld的宽度Md(Mc’<Md)。第二示例性实施例至第五示例性实施例之间的共同点之一在于，曝光部分111Rc的宽度Mc”小于曝光部分111Re的宽度Me(Mc”<Me)。

<第一示例性实施例>

图5A至图5F图示了根据第一示例性实施例的用于制造半导体装置APR的方法。图5A图示了在曝光左侧区域SL时使用的光掩模PML上的图案。图5B图示了用于曝光光致抗蚀剂膜111的左侧曝光图案111L。图5C图示了在曝光右侧区域SR时使用的光掩模PMR上的图案。图5D图示了用于曝光光致抗蚀剂膜111的右侧曝光图案111R。

第一示例性实施例满足Ma&Mb<Md&Me≤Mc’&Mc”的关系。此外，第一示例性实施例满足Wa&Wb<Wd&We<Wc的关系。

如图5B和图5D中图示的，曝光部分111Lc的宽度Mc’与曝光部分111Ld的宽度Md变得相同，并且曝光部分111Rc的宽度Mc”与曝光部分111Re的宽度Me变得相同。然而，由于在中间区域SC中双重执行曝光，因此如图5E中图示的，包括形成在光致抗蚀剂膜111上的曝光部分111LR的潜像图案的中间区域SC中的宽度Mc可以变得大于宽度Mc’和宽度MC”中的每一个(Mc’&Mc”<Mc)。因此，中间区域SC中的潜像图案的宽度Mc变得大于在除中间区域SC以外的区域中的潜像图案的宽度Md和Me中的每一个。因此，在中间区域SC中的显影之后形成的抗蚀剂图案的开口变得大于在除中间区域SC以外的左侧区域SL和右侧区域SR中的显影之后形成的抗蚀剂图案的开口中的每一个。由此，有可能防止或减少可归因于中间区域SC的布线的电阻的增加。此外，如果不存在以上提到的衍射光、酸和不对准的影响，则可以获得Mc’&Mc”＝Mc的关系。即使当获得Mc’&Mc”＝Mc的关系时，如果获得Md&Me≤Mc’&Mc”的关系，则也可以获得Wd&We<Wc的关系。

为了防止或减少中间区域SC中的相邻布线图案之间的短路，有利的是增加相邻布线图案之间的间隔。图2B中图示的作为中间区域SC中的布线之间的间距的距离Dc大于距离Da和距离Db中的每一个是足够的。就执行小型化而言，距离Dc可以小于或等于宽度Wc。

<第二示例性实施例>

图6A至图6F图示了根据第二示例性实施例的用于制造半导体装置APR的方法。第二示例性实施例中的半导体装置APR与第一示例性实施例中的半导体装置APR的不同之处在于在光致抗蚀剂膜111上被曝光的区域。

图6A图示了在曝光左侧区域SL时使用的光掩模PML上的图案。图6B图示了用于曝光光致抗蚀剂膜111的左侧曝光图案111L。图6C图示了在曝光右侧区域SR时使用的光掩模PMR上的图案。图6D图示了用于曝光光致抗蚀剂膜111的右侧曝光图案111R。光掩模PML和PMR中的每一个包括遮光区域LS和透光区域LT。用已经透射通过透光区域LT的曝光光将光致抗蚀剂膜111曝光。

虽然第一示例性实施例满足Mc’&Mc”≥Md&Me的关系，但第二示例性实施例满足Mc’&Mc”<Md&Me的关系。第二示例性实施例满足Ma&Mb<Mc’&Mc”≤Mc≤Md&Me的关系。此外，第二示例性实施例满足Wa&Wb<Wc≤Wd&We的关系。

在第二示例性实施例中，如图6A中图示的，与中间区域SC对应的光掩模PML上的图案宽度被部分地变细。因此，如图6B中图示的，以中间区域SC中的宽度Mc’比除中间区域SC以外的左侧区域SL中的宽度Md细这样的方式利用用于曝光光致抗蚀剂膜111的左侧曝光图案111L执行曝光。此外，在第二示例性实施例中，如图6C中图示的，与中间区域SC对应的光掩模PMR上的图案宽度被部分地变细。因此，如图6D中图示的，以中间区域SC中的宽度Mc”比除中间区域SC以外的右侧区域SR中的宽度Me细这样的方式利用用于曝光光致抗蚀剂膜111的右侧曝光图案111R执行曝光。以这种方式，对位于光致抗蚀剂膜111的中间区域SC上的曝光部分111LR执行双重曝光，并且对从中间区域SC连续延伸的左侧区域SL的曝光部分111Ld执行单重曝光。

由于在中间区域SC中双重执行曝光，因此包括形成在光致抗蚀剂膜111上的曝光部分111LR的中间区域SC中的潜像图案的宽度Mc可以变得大于宽度Mc’和宽度MC”中的每一个(Mc’&Mc”<Mc)。此外，如果不存在以上提到的衍射光、酸和不对准的影响，则可以获得Mc’&Mc”＝Mc的关系。

将宽度Mc’和宽度Mc”设置为适当的值使得能够调整中间区域SC中积累的曝光量，并使中间区域SC中的潜像图案的宽度Mc接近除中间区域SC以外的区域中的潜像图案的宽度Md和Me。尽管在本示例中获得了Mc＝Md&Me的关系，但可以采用Mc<Md&Me的关系。

以上述方式对其上已经形成潜像的光致抗蚀剂膜执行显影处理，使得形成抗蚀剂图案111D。以使得中间区域SC中的经显影的光致抗蚀剂膜上的图案尺寸接近除中间区域SC以外的区域中的经显影的光致抗蚀剂膜上的图案尺寸这样的方式来形成抗蚀剂图案111D。这意味着，宽度Mc与宽度Md之间的差变得小于宽度Mc”与宽度Md之间的差(|Mc-Md|<|Mc”-Md|)。

在第二示例性实施例中的制造方法中，作为双重曝光部分的中间区域SC的曝光部分111Lc和111Rc的宽度Mc’和Mc”中的每一个被设置为小于左侧区域SL的宽度Md和右侧区域SR的宽度Me中的每一个，左侧区域SL和右侧区域SR中的每一个都是单重曝光区域。由此，与第一示例性实施例相比，第二示例性实施例可以更适当地防止或减少相邻图案之间的短路。此外，第二示例性实施例使得能够使包括曝光部分111LR的中间区域SC中的潜像图案的宽度比第一示例性实施例中的小，并因此就小型化而言比第一示例性实施例更有利。

<第三示例性实施例>

图7A至图7F图示了根据第三示例性实施例的用于制造半导体装置APR的方法。第三示例性实施例中的半导体装置APR与第一示例性实施例和第二示例性实施例中的每一个中的半导体装置APR的不同之处在于在光致抗蚀剂膜111上被曝光的区域。在第三示例性实施例中的半导体装置APR中，可以使用与第二示例性实施例中的那些光掩模类似的光掩模PML和PMR。

图7A图示了在曝光左侧区域SL时使用的光掩模PML上的图案。图7B图示了用于曝光光致抗蚀剂膜111的左侧曝光图案111L。图7C图示了在曝光右侧区域SR时使用的光掩模PMR上的图案。图7D图示了用于曝光光致抗蚀剂膜111的右侧曝光图案111R。

第三示例性实施例满足Mc’&Mc”<Md&Me的关系。第三示例性实施例满足Ma&Mb<Mc’&Mc”≤Mc≤Md&Me的关系。此外，第三示例性实施例满足Wa&Wb<Wc’&Wc”<Wc≤Wd&We的关系。

在第三示例性实施例中，如图7A中图示的，在与中间区域SC对应的区域中以及在与左侧区域SL对应的区域的一部分中，光掩模PML上的图案宽度被部分地变细。因此，如图7B中图示的，以中间区域SC中的宽度Mc’比除中间区域SC以外的左侧区域SL中的宽度Md细这样的方式利用用于曝光光致抗蚀剂膜111的左侧曝光图案111L执行曝光。此外，左侧区域SL在中间区域SC的侧上的端部部分以宽度Mc’被曝光。此外，在第三示例性实施例中，如图7C中图示的，在与中间区域SC对应的区域中以及在与右侧区域SR对应的区域的一部分中，光掩模PMR上的图案宽度被部分地变细。因此，如图7D中图示的，以中间区域SC中的宽度Mc”比除中间区域SC以外的右侧区域SR中的宽度Me细这样的方式利用用于曝光光致抗蚀剂膜111的右侧曝光图案111R执行曝光。此外，右侧区域SR在中间区域SC的侧上的端部部分以宽度Mc”被曝光。如同第二示例性实施例一样，由于中间区域SC中的双重曝光的影响，可以获得Mc’&Mc”<Mc的关系。

此外，在第三示例性实施例中，线B-B’与线C-C’之间的距离与第二示例性实施例中的不同。在这种关系下，将中间区域SC中的曝光图案的宽度Mc’和宽度Mc”设置为适当的值还使得能够使中间区域SC中的潜像图案的尺寸接近除中间区域SC以外的区域中的潜像图案的尺寸，如图7E中图示的。

<第四示例性实施例>

图8A至图8F图示了根据第四示例性实施例的用于制造半导体装置APR的方法。第四示例性实施例中的半导体装置APR与第一示例性实施例、第二示例性实施例和第三示例性实施例中的每一个中的半导体装置APR的不同之处在于在光致抗蚀剂膜111上被曝光的区域。在第四示例性实施例中的半导体装置APR中，可以使用与第二示例性实施例中的那些光掩模类似的光掩模PML和PMR。

图8A图示了在曝光左侧区域SL时使用的光掩模PML上的图案。图8B图示了用于曝光光致抗蚀剂膜111的左侧曝光图案111L。图8C图示了在曝光右侧区域SR时使用的光掩模PMR上的图案。图8D图示了用于曝光光致抗蚀剂膜111的右侧曝光图案111R。

第四示例性实施例满足Mc’&Mc”<Md&Me的关系。第四示例性实施例满足Ma&Mb<Mc’&Mc”≤Mc≤Md&Me的关系。此外，第四示例性实施例满足Wa&Wb<Wc≤Wd&We的关系。

在第四示例性实施例中，如图8A中图示的，在与中间区域SC的在右侧区域SR的侧上的端部部分对应的区域中，光掩模PML上的图案宽度被部分地变细。因此，如图8B中图示的，以中间区域SC的在右侧区域SR的侧上的宽度Mc’比除中间区域SC以外的左侧区域SL中的宽度Md细这样的方式利用用于曝光光致抗蚀剂膜111的左侧曝光图案111L执行曝光。此外，在第四示例性实施例中，如图8C中图示的，在与中间区域SC的在左侧区域SL的侧上的端部部分对应的区域中，光掩模PMR上的图案宽度被部分地变细。因此，如图8D中图示的，以中间区域SC的在左侧区域SL的侧上的宽度Mc”比除中间区域SC以外的右侧区域SR中的宽度Me细这样的方式利用用于曝光光致抗蚀剂膜111的右侧曝光图案111R执行曝光。

此外，在第四示例性实施例中，线B-B’与线C-C’之间的距离与第二示例性实施例中的不同。在这种关系下，将中间区域SC中的曝光图案的宽度Mc’和宽度Mc”设置为适当的值还使得能够使中间区域SC中的潜像图案的尺寸接近除中间区域SC以外的区域中的潜像图案的尺寸，如图8E中图示的。此外，在图8E中，从图示中省去了其中潜像不是仅用左侧曝光拍摄L或者不是仅用右侧曝光拍摄R形成的并且潜像是由于酸的影响或因衍射光导致的双重曝光而形成的区域，诸如以上提到的那些。此外，尽管图8E图示了其中获得Ma&Mb<Mc’&Mc”<Mc<Md&Me的关系的情况，但宽度Mc可以被形成为等于宽度Md和宽度Me中的每一个以获得Wc＝Wd&&We的关系。在这种情况下，可以在作为中间区域SC的端部部分的线B-B’附近和线C-C’附近形成比宽度Md和宽度Me中的每一个粗的部分。

<第五示例性实施例>

图9A至图9F图示了根据第五示例性实施例的用于制造半导体装置APR的方法。第五示例性实施例中的半导体装置APR与第一示例性实施例、第二示例性实施例、第三示例性实施例和第四示例性实施例中的每一个中的半导体装置APR的不同之处在于在光致抗蚀剂膜111上被曝光的区域。在第五示例性实施例中的半导体装置APR中，可以使用与第二示例性实施例中的那些光掩模类似的光掩模PML和PMR。

第五示例性实施例满足Mc’&Mc”<Md&Me的关系。第五示例性实施例满足Ma&Mb<Mc’&Mc”≤Mc<Md&Me的关系或者Ma&Mb<Mc’&Mc”<Md&Me<Mc的关系。此外，第五示例性实施例满足Wa&Wb<Wc<Wd&We的关系或者Wa&Wb<Wd&We<Wc的关系。

第五示例性实施例针对其中在第二示例性实施例中的用于左侧区域SL和右侧区域SR的光掩模之间已经出现不对准的情况。图9E图示了其中已在右侧曝光拍摄R在图9E中相对于左侧曝光拍摄L向下偏离的情况下执行曝光的状态。

在第五示例性实施例中，使宽度Md大于宽度Ma使得即使当按以上提到的方式在光掩模之间出现不对准时，也能够防止或减少布线110在中间区域SC中断开。附加地，在其中不存在光掩模不对准的影响的左侧区域SL和右侧区域SR中，有可能形成具有宽度Ma和宽度Mb的微小图案。

此外，在图9E中，从图示中省去了其中潜像不是仅用左侧曝光拍摄L或者不是仅用右侧曝光拍摄R形成的并且潜像是由于酸的影响或因衍射光导致的双重曝光而形成的区域，诸如以上提到的那些。在第五示例性实施例中，其中潜像可以由于在双重曝光区域中产生的酸的影响而形成的区域位于曝光部分111Lc和曝光部分111Rc的外部。而且，在第五示例性实施例中，由于在用于左侧区域SL和右侧区域SR的光掩模之间出现图9E中的垂直方向上的不对准，因此几乎没有由于因衍射光导致的双重曝光而形成的潜像的效果。

此外，在第五示例性实施例中，因为由于在用于左侧区域SL和右侧区域SR的光掩模之间出现不对准，因而在中间区域SC中，与其中光掩模之间不存在不对准的情况相比，双重曝光区域的面积变得更小，所以双重曝光区域中积累的曝光量减少。因此，在双重曝光区域中酸的产生量减少。此外，其中利用因左侧曝光拍摄L导致的衍射光和因右侧曝光拍摄R导致的衍射光执行双重曝光的区域减小。与其中用于左侧区域SL和右侧区域SR的光掩模之间不存在不对准的情况相比，这些效果可以使中间区域SC中的潜像图案的宽度更细。

此外，在第五示例性实施例中，由于用于左侧区域SL和右侧区域SR的光掩模之间出现不对准，因而在中间区域SC中，曝光的宽度可以变粗与不对准出现的量对应的量。这种效果可以使中间区域SC中的潜像图案的宽度比其中用于左侧区域SL和右侧区域SR的光掩模之间不存在不对准的情况下更粗。在第五示例性实施例中，满足Ma&Mb<Mc’&Mc”≤Mc<Md&Me的关系和Ma&Mb<Mc’&Mc”<Md&Me<Mc的关系中的哪一个取决于可以使中间区域SC中的潜像的宽度变细的以上提到的效果和可以使中间区域SC中的潜像的宽度变粗的以上提到的效果中的哪一个强烈显现。

<第六示例性实施例>

第六示例性实施例可以应用于第一示例性实施例至第五示例性实施例中的任一个。图11A图示了图1C中图示的装置区域DR中的范围S中的线A-A’、线B-B’和线C-C’的放大视图以及这样的线与布线110之间的关系。以这种方式，例如可以以避开图案这样的方式来根据图案使线A-A’、线B-B’和线C-C’曲折。

图11B图示了其中相对于与图11A中图示的布线110相同的布线110将线A-A’、线B-B’和线C-C’设置为直线的情况。在图11B中图示的情形的情况下，出现跨线A-A’但没有到达线B-B’的图案P1。此时，在图案P1与跨线A-A’并跨越线B-B’延伸到右侧区域的图案P2之间比较双重曝光区域中积累的曝光量。假定图案P1的线宽由LP1表示，图案P1的双重曝光区域由E1表示，图案P2的线宽由LP2表示，并且图案P2的双重曝光区域由E2表示。即使在线宽LP1和LP2彼此相等的情况下，区域E1与区域E2的面积也不同。由此，在图案P1和图案P2之间，双重曝光区域中积累的曝光量可以变得不同，使得在图案P1和图案P2之间，双重曝光区域中的线宽可以变得不同。如图11A中图示地使线A-A’、线B-B’和线C-C’曲折以避开图案P1使得能够消除将图案P1分为针对用于在左侧区域SL上的曝光的光掩模以及用于在右侧区域SR上的曝光的光掩模的部分的必要。

<第七示例性实施例>

图11C和图11D是通过第七示例性实施例中的制造方法制造的半导体装置APR的截面图。图2A和图2B是通过第七示例性实施例中的制造方法制造的半导体装置APR的平面图。图11C和图11D图示了第七示例性实施例中的半导体装置APR的横截面。图11C图示了沿着图2A和图2B中图示的分割中心线A-A’截取的横截面。图11D图示了远离分割中心线A-A’定位的区域的横截面。

半导体装置APR包括用作半导体层100的硅层，并且在半导体层100上形成其中形成有例如光电转换部、晶体管和隔离结构的元件功能层(未图示)。

元件功能层可以用分割曝光来形成，或者可以使用具有在分辨率减小的情况下变宽的最大曝光区域的曝光设备用单次曝光来形成。此外，可以取决于形成元件功能层所需的多个光刻处理中的小型化程度来选择性地使用这样的分割曝光和单次曝光。

在元件功能层上，形成由氧化硅制成的层间绝缘膜101，并且在层间绝缘膜101中形成由钨制成的接触插塞。然后，在层间绝缘膜101上，形成有由碳化硅制成的第一绝缘体膜103和由氧化硅制成的用作层间绝缘膜的第二绝缘体膜104。在用作层间绝缘膜的第二绝缘体膜104和第一绝缘体膜103中形成由铜制成的布线110。

如图11C中图示的，布线110包括在分割中心线A-A’上以间距Dc并以宽度Wc形成布线110的部分。此外，如图11D中图示的，布线110包括在远离分割中心线A-A’定位的区域中以间距Db并以宽度Wb形成布线110的部分。这里，宽度Wc大于宽度Wb，并且间距Dc大于间距Db。

<第八示例性实施例>

图12图示了包括半导体装置930的设备9191。第八示例性实施例可以应用于第一示例性实施例至第七示例性实施例中的任一个。图12是图示包括根据本示例性实施例的半导体装置930的设备9191的示意图。详细地描述了包括半导体装置930的设备9191。半导体装置930具有以上相对于半导体装置APR描述的结构和/或制造方法中的特性。半导体装置930包括其中布置有电路单元900的中央部分901以及位于中央部分901周围的外围部分902。参考图1A描述的像素部11等同于中央部分901，并且参考图1A描述的信号处理电路12设置在外围部分902中。半导体装置930包括半导体装置部分910，并且半导体装置部分910包括在半导体装置APR中所包括的半导体层100。除了包括半导体层100的半导体装置部分910之外，半导体装置930还可以包括其中容纳有半导体装置部分910的封装920。封装920可以包括半导体装置部分910被固定到其的基体以及面对半导体装置部分910的诸如玻璃膜之类的盖体。封装920还可以包括诸如键合线或凸块之类的接合构件，该接合构件将设置在基体中的端子与设置在半导体装置部分910中的端子互连。

设备9191可以包括光学装置940、控制装置950、处理装置960、图像装置970、存储装置980和机械装置990中的至少一个。光学装置940与半导体装置930相关联。光学装置940包括例如透镜、快门、反射镜和滤光器。控制装置950控制半导体装置930。控制装置950是诸如专用集成电路(ASIC)之类的半导体装置。

处理装置960处理已经从半导体装置930输出的信号或将要被输入到半导体装置930的信号。处理装置960是用于配置模拟前端(AFE)或数字前端(DFE)的诸如中央处理单元(CPU)或ASIC之类的半导体装置。

在半导体装置930是光电转换装置(成像装置)的情况下，图像装置970是用于显示由半导体装置930获得的信息(图像)的电致发光(EL)显示装置或液晶显示装置。在半导体装置930是显示装置的情况下，图像装置970可以是用于捕获将要在半导体装置930上显示的图像的光电转换装置(成像装置)。

存储装置980是用于存储由半导体装置930处理的信息(图像)的磁性装置或半导体装置部分。存储装置980是诸如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)之类的易失性存储器或诸如闪存或硬盘驱动器之类的非易失性存储器。

机械装置990包括移动部分或推进部分，诸如电机或发动机。设备9191将从半导体装置930输出的信号显示在图像装置970上，或者经由设备9191中包括的通信装置(未图示)将从半导体装置930输出的信号发送到外部。出于这样的原因，有利的是，设备9191除了半导体装置930中所包括的存储电路或计算电路之外，还包括存储装置980和处理装置960。机械装置990可以被配置为基于从半导体装置930输出的信号来控制。

此外，设备9191适合于诸如具有图像捕获功能的信息终端(例如，智能电话或可穿戴终端)或相机(例如，镜头可互换型相机、紧凑型相机、视频相机或监视相机)之类的电子设备。相机中的机械装置990可以驱动光学装置940的部件以进行变焦、聚焦和快门操作。可替代地，相机中的机械装置990可以驱动半导体装置930以进行图像稳定操作。

此外，设备9191可以是诸如车辆、船舶或舰艇或者航空器之类的运输设备。运输设备中的机械装置990可以被用作移动设备。用作运输设备的设备9191适合于用于运输半导体装置930的设备或用于使用图像捕获功能来辅助或自动化驾驶(操纵)的设备。用于辅助或自动化驾驶(操纵)的处理装置960可以基于由半导体装置930获得的信息来执行用于操作用作移动设备的机械装置990的处理。可替代地，设备9191可以是诸如内窥镜之类的医疗装备、包括测距传感器的测量装备、包括电子显微镜的分析装备或者包括复印机或打印机的办公装备。

根据上述示例性实施例，使得能够形成优异的布线。因此，有可能提高半导体装置的价值。如本文中提到的提高价值是指添加功能、改进性能、改进特性、改进可靠性、改进制造成品率、降低环境负荷、降低成本、减小尺寸和减小重量中的至少一种。

因此，将根据本示例性实施例的半导体装置930用于设备9191还使得能够提高设备9191的价值。例如，当半导体装置930被安装在将要使用的运输设备上以执行运输设备外部的图像捕获或测量其外部环境时，可以实现优异的性能。因此，在制造和销售运输设备时，就提高运输设备本身的性能而言，确定将根据本示例性实施例的半导体装置安装在运输设备上是有利的。特别地，半导体装置930适合于使用通过半导体装置获得的信息来执行运输设备的驾驶辅助和/或自动驾驶的运输设备。

[示例1]

描述了其中制造方法使用利用ArF光源的波长为193nm并且最大曝光区域为26mm×33mm的曝光设备来形成布线110的示例1。在示例1中，在作为第一示例性实施例的图5A至图5F中图示的配置中，宽度Ma和宽度Mb中的每一个被设置为120nm，宽度Mc’和宽度Mc”中的每一个被设置为230nm，并且宽度Md和宽度Me中的每一个被设置为230nm。此外，以宽度Mc’和宽度Mc”中的每一个曝光的部分的长度(即从线B-B’到线C-C’的长度)被设置为200nm。此外，以宽度Md和宽度Me中的每一个曝光的部分的长度被设置为200nm。这对应于图10A和图10B中图示的行i)。这使得能够形成其中宽度Wa和宽度Wb中的每一个为120nm、宽度Wc为290nm并且宽度Wd和宽度We中的每一个为230nm的布线110。这对应于图10C中图示的行i)。

这里，图2B中图示的距离Da和距离Db中的每一个为120nm，并且距离Dc为170nm。此外，如在作为第五示例性实施例的图9A至图9F中图示的配置中一样，在光掩模PML和光掩模PMR之间可能在Y方向上出现不对准。此外，在光掩模PML与光掩模PMR之间也可能在图2A中图示的X方向上出现不对准。如果不对准量高达60nm，则很有可能的是，即使当在光掩模PML和光掩模PMR之间在图2A中图示的Y方向上出现不对准时，布线Q1、布线Q2和布线Q3中也既不出现断开又不出现短路。

当在光掩模PML和光掩模PMR之间在图2A中图示的Y方向上出现60nm的不对准时，图2B中图示的距离Dc变为120nm。如果不对准量大于此，则图2B中图示的距离Dc变得小于图2B中图示的距离Da和距离Db中的每一个，使得在与图2B中图示的距离Dc相关联的部分中变得非常可能出现短路。

在本示例中，以宽度Md和宽度Me曝光的部分中的每个部分的长度被设置为200nm。因此，即使在其中光掩模PML和光掩模PMR之间在图2A中图示的X方向上已出现不对准、双重曝光区域的面积已经改变、并且双重曝光区域中积累的曝光量已经改变的情况下，也有可能减少这种影响到达直至以宽度Ma和宽度Mb曝光的区域。

[示例2]

描述了其中制造方法使用利用ArF光源的波长为193nm并且最大曝光区域为26mm×33mm的曝光设备来形成布线110的示例2。在示例2中，在作为第二示例性实施例的图6A至图6F中图示的配置中，宽度Ma和宽度Mb中的每一个被设置为120nm，宽度Mc’和宽度Mc”中的每一个被设置为180nm，并且宽度Md和宽度Me中的每一个被设置为230nm。此外，以宽度Mc’和宽度Mc”中的每一个曝光的部分的长度(即从线B-B’到线C-C’的长度)被设置为200nm。此外，以宽度Md和宽度Me中的每一个曝光的部分的长度被设置为200nm。这对应于图10A和图10B中图示的行ii)。这使得能够形成其中宽度Wa和宽度Wb中的每一个为120nm并且宽度Wc、宽度Wd和宽度We中的每一个为230nm的布线110。这对应于图10C中图示的行ii)。这里，图2B中图示的距离Da和距离Db中的每一个为120nm，并且距离Dc为230nm。此外，如在作为第五示例性实施例的图9A至图9F中图示的配置中一样，在光掩模PML和光掩模PMR之间可能在Y方向上出现不对准。此外，在光掩模PML与光掩模PMR之间也可能在图2A中图示的X方向上出现不对准。如果不对准量高达95nm，则很有可能的是，即使当在光掩模PML和光掩模PMR之间在图2A中图示的Y方向上出现不对准时，布线Q1、布线Q2和布线Q3中也既不出现断开又不出现短路。

当在光掩模PML和光掩模PMR之间在图2A中图示的Y方向上出现95nm的不对准时，图2B中图示的距离Dc变为120nm。如果不对准量大于此，则图2B中图示的距离Dc变得小于图2B中图示的距离Da和距离Db中的每一个，使得在与图2B中图示的距离Dc相关联的部分中变得非常可能出现短路。

在本示例中，以宽度Md和宽度Me曝光的部分中的每个部分的长度被设置为200nm。因此，即使在光掩模PML和光掩模PMR之间在图2A中图示的X方向上已出现不对准、双重曝光区域的面积已经改变、并且双重曝光区域中积累的曝光量已经改变的情况下，也有可能减少这种影响到达直至以宽度Ma和宽度Mb曝光的区域。

[示例3]

描述了其中制造方法使用利用KrF光源的波长为248nm并且最大曝光区域为26mm×33mm的曝光设备来形成布线110的示例3。在示例3中，在作为第二示例性实施例的图6A至图6F中图示的配置中，宽度Ma和宽度Mb中的每一个被设置为140nm，宽度Mc’和宽度Mc”中的每一个被设置为180nm，并且宽度Md和宽度Me中的每一个被设置为240nm。此外，以宽度Mc’和宽度Mc”中的每一个曝光的部分的长度(即从线B-B’到线C-C’的长度)被设置为300nm。此外，以宽度Md和宽度Me中的每一个曝光的部分的长度被设置为150nm。这对应于图10A和图10B中图示的行ii)。这使得能够形成其中宽度Wa和宽度Wb中的每一个为140nm并且宽度Wc、宽度Wd和宽度We中的每一个为240nm的布线110。这对应于图10C中图示的行ii)。这里，图2B中图示的距离Da和距离Db中的每一个为140nm，并且距离Dc为240nm。此外，如在作为第五示例性实施例的图9A至图9F中图示的配置中一样，在光掩模PML和光掩模PMR之间可能在Y方向上出现不对准。此外，在光掩模PML与光掩模PMR之间也可能在图2A中图示的X方向上出现不对准。如果不对准量高达80nm，则很有可能的是，即使当在光掩模PML和光掩模PMR之间在图2A中图示的Y方向上出现不对准时，布线Q1、布线Q2和布线Q3中也既不出现断开又不出现短路。

当在光掩模PML和光掩模PMR之间在图2A中图示的Y方向上出现80nm的不对准时，图2B中图示的距离Dc变为140nm。如果不对准量大于此，则图2B中图示的距离Dc变得小于图2B中图示的距离Da和距离Db中的每一个，使得在与图2B中图示的距离Dc相关联的部分中变得非常可能出现短路。

在本示例中，以宽度Md和宽度Me曝光的部分中的每个部分的长度被设置为150nm。因此，即使在光掩模PML和光掩模PMR之间在图2A中图示的X方向上已出现不对准、双重曝光区域的面积已经改变、并且双重曝光区域中积累的曝光量已经改变的情况下，也有可能减少这种影响到达直至以宽度Ma和宽度Mb曝光的区域。

[示例4]

描述了其中制造方法使用利用ArF光源的波长为193nm并且最大曝光区域为26mm×33mm的曝光设备来形成布线110的示例4。在示例4中，在作为第二示例性实施例的图6A至图6F中图示的配置中，宽度Ma和宽度Mb中的每一个被设置为120nm，宽度Mc’和宽度Mc”中的每一个被设置为120nm，并且宽度Md和宽度Me中的每一个被设置为230nm。此外，以宽度Mc’和宽度Mc”中的每一个曝光的部分的长度(即从线B-B’到线C-C’的长度)被设置为200nm。此外，以宽度Md和宽度Me中的每一个曝光的部分的长度被设置为200nm。这对应于图10A和图10B中图示的行iii)。这使得能够形成其中宽度Wa和宽度Wb中的每一个为120nm、宽度Wc为160nm并且宽度Wd和宽度We中的每一个为230nm的布线110。这对应于图10C中图示的行iii)。这里，图2B中图示的距离Da和距离Db中的每一个为120nm，并且距离Dc为300nm。此外，如在作为第五示例性实施例的图9A至图9F中图示的配置中一样，在光掩模PML和光掩模PMR之间可能在Y方向上出现不对准。此外，在光掩模PML与光掩模PMR之间也可能在图2A中图示的X方向上出现不对准。如果不对准量高达120nm，则很有可能的是，即使当在光掩模PML和光掩模PMR之间在图2A中图示的Y方向上出现不对准时，布线Q1、布线Q2和布线Q3中也既不出现断开又不出现短路。

当在光掩模PML和光掩模PMR之间在图2A中图示的Y方向上出现120nm或更大的不对准时，曝光部分111Lc和曝光部分111Rc变得彼此不重叠，使得在布线Q1、布线Q2和布线Q3中变得非常可能出现断开。

<第九示例性实施例>

在下面的描述中，描述了第九示例性实施例。此外，在下面的描述和附图中，在多个附图中彼此共同的构成元素被分配相应的相同附图标记。因此，彼此共同的构成元素是通过相互参考多个附图来描述的，并且酌情不重复对分配有相应的相同附图标记的构成元素的描述。

图13A图示了作为半导体装置APR的示例的光电转换装置。光电转换装置例如是互补型金属氧化物半导体(CMOS)图像传感器，并且可以用于例如成像设备、测距设备或测光设备。用作光电转换装置的半导体装置APR是其中各自具有镶嵌结构的多条布线110(图13C)设置在半导体层100上的半导体装置。半导体装置APR包括像素部11和形成在像素部11周围的信号处理电路12，在像素部11中各自包括光电转换元件的单位像素以m行n列二维地布置。半导体装置APR具有大于或等于曝光设备(曝光机)的最大曝光区域的尺寸，并且不可以通过这种曝光设备使用单次曝光来制造。因此，半导体装置APR通过分割曝光技术来制造，在该技术中，装置区域被分为彼此相邻的左侧区域和右侧区域，并且在左侧区域和右侧区域上单独地执行曝光。例如，可以通过分割曝光来形成布线层。在下面的描述中，朝向半导体装置APR在其平面上的中央部分前进的方向被称为内周侧，并且与内周侧相反的方向被称为外周侧。

图13B是图示了形成在晶片WF上的多个装置区域DR的平面图。每个装置区域DR的尺寸大于曝光设备的最大曝光区域。每个装置区域DR被分为各自具有小于或等于曝光设备的最大曝光区域的尺寸的区域，并且通过分割曝光来形成，在分割曝光中单独地对相应区域执行曝光。

图13C是图示了一个装置区域DR的概念图。装置区域DR相对于用作基线的线A-A’被分为至少左侧区域SL和右侧区域SR，并且左侧区域SL和右侧区域SR被利用相应的不同光掩模进行曝光。在下文中，线A-A’有时被称为“分割中心线”。左侧区域SL是由从左端延伸到线C-C’的区域限定的，以及右侧区域SR是由从右端延伸到线B-B’的区域限定的。在下文中，线C-C’有时被称为“左侧区域的右端”，以及线B-B’有时被称为“右侧区域的左端”。位于线B-B’和线C-C’之间的中间区域SC可以在曝光左侧区域SL时被曝光，并且也可以在曝光右侧区域SR时被曝光。以这种方式，由于在中间区域SC上重复曝光，因此中间区域SC也可以被称为“重复区域”。此外，尽管在本示例性实施例的描述中，装置区域DR被分为两个区域，但分割数量可以是三个或更多个。此外，尽管在下面的示例中装置区域DR被分为左侧区域和右侧区域，但分割方向是可选的，并且因此可以被分为上侧区域和下侧区域。

图13A中图示的半导体装置APR在以下状态中形成，其中多个装置区域DR被如图13B中图示地二维地布置在晶片WF上，经受附加的制造处理，并且然后通过切割(模切)被分为单独的半导体装置部分(芯片)。半导体装置APR包括至少由此形成的半导体装置部分(芯片)。如下所述，半导体装置APR除了半导体装置部分之外还可以包括其中容纳有半导体装置部分的封装。

图13C图示了通过本示例性实施例中的制造方法制造的半导体装置APR的装置区域DR的尺寸。半导体装置APR的垂直方向上的长度W1为33mm或更小，并且其水平方向上的长度W2大于33mm。例如，装置区域DR的垂直方向上的长度W1为32mm，并且其水平方向上的长度W2为42mm。因此，其最大曝光区域为26mm×33mm的曝光设备不能在装置区域DR上执行单次曝光。

参考线A-A’(相对于参考线A-A’将装置区域DR分为左侧区域SL和右侧区域SR)与装置区域DR的左侧端部部分之间的距离W2L被设置为26mm或更小，例如被设置为21mm。此外，参考线A-A’与装置区域DR的右侧端部部分之间的距离W2R被设置为26mm或更小，例如被设置为21mm。此外，线A-A’与线B-B’之间的距离W3被设置为10nm至1000nm，有利地被设置为50nm至500nm，例如被设置为100nm。此外，线A-A’与线C-C’之间的距离W4被设置为10nm至1000nm，有利地被设置为50nm至500nm，例如被设置为100nm。

在该示例中，距离W2L和距离W2R被设置为彼此相等，但是距离W2L和距离W2R不需要彼此相等。此外，线A-A’、线B-B’和线C-C’中的每条线被设置为直线，但其可以取决于装置区域中的图案而被适当地设置为一定范围内的曲折线，在该范围内距离W21与距离W3之和不超过最大曝光区域。

由于在其最大曝光区域为26mm×33mm的曝光设备中，在一些情况下，最大曝光区域的边缘部分的分辨率可以比其中央部分低，因此可能出现以下情况：甚至其最大曝光区域为26mm×33mm的曝光设备也基本上仅使用最大曝光区域的一部分执行曝光。在这种情况下，可以向甚至具有小于26mm×33mm的大小的半导体装置APR应用分割曝光。换句话说，应用本示例性实施例中的分割曝光的半导体装置APR的大小不受特别限制。

在被称为35mm的全尺寸标准的图像传感器的情况下，图13A中图示的像素部11的尺寸为36mm±1mm×24mm±1mm。在图13C中，图示了半导体装置APR中的多条布线110之中的像素部11的行布线。行布线是与一个像素行中所包括的像素组公共连接的全局布线。行布线例如是信号线，经由该信号线将输入信号(控制信号)传送到一个像素行中所包括的像素组。此外，行布线例如是电力线，经由该电力线向一个像素行中所包括的像素组供应电力(电源电势或接地电势)。此外，列布线是与行布线相交并与一个像素列中所包括的像素组公共连接的全局布线。行布线和列布线需要至少从像素部11的一端延伸到其另一端。因此，从行布线的一端到其另一端的距离可以需要是大于或等于像素部11的水平宽度(36mm±1mm)的长度，并且从列布线的一端到其另一端的距离可以需要是大于或等于像素部11的垂直宽度(24mm±1mm)的长度。列布线例如是信号线，经由该信号线传送来自一个像素列中所包括的像素组的输出信号(像素信号)。此外，列布线例如是电力线，经由该电力线向一个像素列中所包括的像素组供应电力(电源电势或接地电势)。这些行布线和列布线可以被分配至以越来越靠近半导体层100的顺序布置的第一布线层、第二布线层、第三布线层和第四布线层中的任一个。第一布线层可以具有单镶嵌结构，并且第二布线层、第三布线层和第四布线层可以具有双镶嵌结构。例如，可以在第一布线层和/或第二布线层中布置用作全局布线(列布线)的电力线。例如，可以在第三布线层和第四布线层中的一个(通常，第三布线层)中布置用作全局布线(行布线)的信号线。例如，可以在第三布线层和第四布线层中的另一个(通常，第四布线层)中布置用作全局布线(列布线)的信号线。另外，在每个布线层中布置局部布线，并且特别地，可以在第一布线层中布置许多局部布线。虽然这里已经描述了其中存在四个布线层的示例，但例如可以省去第二布线层并且可以在第一布线层中布置局部布线和电力线。尽管全局线到布线层的分配不限于以上提到的分配，但考虑到这些关系，具有超过33mm的长度的布线可以是具有单镶嵌结构的电力线(行布线)或具有双镶嵌结构的信号线(行布线)。

图14A和图14B是本示例性实施例中的半导体装置APR的平面图。图19A和图19B是本示例性实施例中的半导体装置APR的截面图。图19A图示了沿着图14A和图14B中图示的分割中心线A-A’截取的横截面。图19B图示了远离分割中心线A-A’定位的区域的横截面。半导体装置APR包括用作半导体层100的硅层，并且在半导体层100上形成其中形成有例如光电转换部、晶体管和隔离结构的元件功能层(未图示)。元件功能层可以用分割曝光来形成，或者可以使用具有在分辨率减小的情况下变宽的最大曝光区域的曝光设备用单次曝光来形成。此外，可以取决于形成元件功能层所需的多个光刻处理中的小型化程度来选择性地使用这样的分割曝光和单次曝光。在元件功能层上，形成由氧化硅制成的层间绝缘膜101，并且在层间绝缘膜101中形成由钨制成的接触插塞。然后，在层间绝缘膜101上，形成有由碳化硅制成的第一绝缘体膜103和由氧化硅制成的用作层间绝缘膜的第二绝缘体膜104。在用作层间绝缘膜的第二绝缘体膜104和第一绝缘体膜103中形成由铜制成的布线110。如图19A中图示的，布线110包括在中间区域SC上以间距Dc并以宽度Wc形成布线110的部分。此外，如图19B中图示的，布线110包括在左侧区域SL和右侧区域SR中的每一个中以间距Dh并以宽度Wh形成布线110的部分。这里，宽度Wc大于宽度Wh，并且间距Dc大于间距Dh，但本示例性实施例不限于此。

图14A是半导体装置APR中的多条布线110的平面图。布线Q1、Q2和Q3中的每一个具有镶嵌结构。布线Q1与布线Q2彼此相邻，并且布线Q2与布线Q3彼此相邻。布线Q2的一端Ea与其另一端Eb之间的距离大于33mm。如以上提到的，布线Q2的一端Ea与其另一端Eb之间的距离可以为36mm±1mm或更大。虽然这里已经描述了布线Q2的一端Ea及其另一端Eb，但对于布线Q1和布线Q3中的每一个的一端Ea及其另一端Eb也同样适用。

布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括部分Ph、部分Pm以及位于部分Ph和部分Pm之间的部分Pc。这里，以使部分Ph与部分Pm之间的距离大于33mm这样的方式设置部分Ph和部分Pm。在布线Q1、Q2和Q3中的每一个中，部分Pc的宽度Wmax是布线Q1、Q2和Q3中的每一个在从部分Ph到部分Pm的范围中的最大宽度。布线Q1、Q2和Q3中的每一个在从部分Ph到部分Pm的范围之外可以包括具有超过部分Pc的宽度Wmax的宽度Wmax’的部分(未图示)。因此，布线Q1、Q2和Q3中的每一个在布线Q1、Q2和Q3中的每一个的全部中的最大宽度Wmax’可以大于部分Pc的宽度Wmax(Wmax’>Wmax)或者可以等于部分Pc的宽度Wmax(Wmax’＝Wmax)。因此，布线Q1、Q2和Q3中的每一个仅需要至少在33mm的长度内具有不超过部分Pc的宽度Wmax的宽度。虽然在本示例中部分Pc位于范围AA内，但部分Pc的位置可以在任何地方，只要是在部分Ph和部分Pm之间即可。通常，部分Ph位于左侧区域SL中，部分Pm位于右侧区域SR中，并且部分Pc位于中间区域SC中。

图19A图示了具有与图14A中图示的部分Pc等同的结构的部分的横截面(沿着图14A中图示的线E-E’截取的横截面)。在图19A中，布线Q1、Q2和Q3中的每一个的最大宽度Wmax被图示为宽度Wc(Wmax＝Wc)。布线Q1、Q2和Q3中的每一个的具有最大宽度Wmax的部分的厚度被图示为厚度Tc。图19B图示了具有与图14A中图示的部分Ph等同的结构的部分的横截面(沿着图14A中图示的线F-F’截取的横截面)。布线Q1、Q2和Q3中的每一个的部分Ph的宽度被图示为宽度Wh。此外，布线Q1、Q2和Q3中的每一个的部分Pm中的宽度Wm可以等于宽度Wh，或者可以不同于宽度Wh。由于部分Pc的宽度Wc是在从部分Ph到部分Pm的范围中的最大宽度Wmax，因此宽度Wh和宽度Wm中的每一个不超过宽度Wc。宽度Wc可以大于宽度Wh和宽度Wm中的每一个(Wc>Wh&Wm)，或者宽度Wc可以等于宽度Wh和宽度Wm中的每一个(Wc＝Wh&Wm)。这里，有利的是，最大宽度Wmax小于230nm。更有利的是，最大宽度Wmax小于180nm。就防止或减少布线Q1、Q2和Q3中的每一个的电阻的增加而言，更有利的是，最大宽度Wmax大于65nm。最大宽度Wmax可以大于或等于90nm，并且最大宽度Wmax可以大于或等于120nm。使布线Q1、Q2和Q3中的每一个的宽度在从部分Ph到部分Pm的范围中小于230nm使得能够实现布线Q1、Q2和Q3中的每一个的小型化。有利的是，如图19A中图示的，部分Pc的厚度Tc大于部分Ph的宽度Wh和部分Pm的宽度Wm中的每一个(Tc>Wh&Wm)。使部分Pc的厚度Tc大于宽度Wh和宽度Wm中的每一个使得即使当使布线Q1、Q2和Q3中的每一个小型化(减小布线Q1、Q2和Q3中的每一个的宽度)时也能够防止或减少布线Q1、Q2和Q3中的每一个的电阻的增加。在图19B中，图示了部分Ph的厚度Th。尽管在本示例中厚度Th等于厚度Tc(Tc＝Th)，但厚度Th可以大于厚度Tc，或者厚度Th可以小于厚度Tc。类似地，部分Pm的厚度Tm可以大于厚度Tc，或者厚度Tm可以小于厚度Tc。有利的是，厚度Th大于宽度Wh。使部分Ph的厚度Th大于宽度Wh使得即使当使布线Q1、Q2和Q3中的每一个小型化(减小布线Q1、Q2和Q3中的每一个的宽度)时也能够防止或减少布线Q1、Q2和Q3中的每一个的电阻的增加。类似地，有利的是，厚度Tm大于宽度Wm。尽管在本示例中厚度Tm等于厚度Th(Tm＝Th)，但厚度Tm可以大于厚度Tc，或者厚度Tm可以小于厚度Th。为了使布线Q1、Q2和Q3中的每一个小型化，有利的是，部分Ph的宽度Wh和部分Pm的宽度Wm中的每一个小于230nm，更有利的是，部分Ph的宽度Wh和部分Pm的宽度Wm中的每一个小于180nm，并且此外有利的是，部分Ph的宽度Wh和部分Pm的宽度Wm中的每一个小于140nm。为了防止或减少各自具有大于或等于33mm的长度的布线Q1、Q2和Q3中的每一个的电阻的增加，有利的是，部分Ph的宽度Wh和部分Pm的宽度Wm中的每一个大于65nm。部分Ph的宽度Wh和部分Pm的宽度Wm中的每一个可以为90nm或更大，或者部分Ph的宽度Wh和部分Pm的宽度Wm中的每一个可以为120nm或更大。为了防止或减少各自具有大于或等于33mm的长度的布线Q1、Q2和Q3中的每一个的电阻的增加，有利的是，厚度Tc(类似地，厚度Th和/或厚度Tm)大于130nm。厚度Tc、厚度Th和厚度Tm中的至少一个可以为150nm或更大，或者可以大于180nm。有利的是，在部分Pc中布线Q2与布线Q3之间的距离Dc和在部分Pc中布线Q2与布线Q1之间的距离中的每一个小于厚度Tc(Dc<Tc)。有利的是，在部分Ph中布线Q2与布线Q3之间的距离Dh和在部分Ph中布线Q2与布线Q1之间的距离中的每一个小于厚度Th(Dh<Th)。类似地，有利的是，在部分Pm中布线Q2和布线Q3之间的距离和在部分Pm中布线Q2和布线Q1之间的距离中的每一个小于厚度Tm。

图14B是图14A中图示的区域AA的放大视图。布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括左侧部分110a、右侧部分110b以及位于左侧部分110a和右侧部分110b之间的中间部分110c。左侧部分110a位于左侧区域SL中，右侧部分110b位于右侧区域SR中，以及中间部分110c位于中间区域SC中。

在图14B中，图示了左侧部分110a的宽度Wa、右侧部分110b的宽度Wb和中间部分110c的宽度Wc。这里，由于宽度Wa和宽度Wh可以彼此相等(Wa＝Wh)，因此以下描述中的关于宽度Wa的描述也可以应用于宽度Wh。类似地，由于宽度Wb和宽度Wm可以彼此相等(Wb＝Wm)，因此以下描述中的关于宽度Wb的描述也可以应用于宽度Wm。尽管还有利的是中间部分110c的宽度Wc大于左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个(Wc>Wa、Wc>Wb)，但在部分Ph和部分Pm之间的范围中，布线Q1、Q2和Q3的宽度可以彼此相等。左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个可以小于230nm。在其中左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个小于230nm的情况下，可以显著地获取通过使宽度Wc大于宽度Wa和宽度Wb中的每一个而获得的实现小型化的有利效果。布线Q1、Q2和Q3中的任一个的最大宽度Wmax可以为230nm或更大。在其中左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个为230nm或更大的情况下，中间部分110c的宽度Wc可以与左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个相等或不同。在其中宽度Wa和宽度Wb中的每一个为230nm或更大的情况下使中间部分110c的宽度Wc大于宽度Wa和宽度Wb中的每一个在实现小型化方面可以是不利的。左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个可以小于180nm。在其中左侧部分110a的宽度Wa和右侧部分110b的宽度Wb中的每一个小于180nm的情况下，可以显著地获取通过使宽度Wc大于宽度Wa和宽度Wb中的每一个而获得的实现小型化的有利效果。有利的是，中间部分110c的宽度Wc与左侧部分110a的宽度Wa之间的差(Wc-Wa)大于50nm，并且这在使左侧部分110a的宽度Wa小于180nm方面是有利的。有利的是，中间部分110c的宽度Wc与右侧部分110a的宽度Wb之间的差(Wc-Wb)大于50nm，并且这在使右侧部分110a的宽度Wb小于180nm方面是有利的。有利的是，中间部分110c的宽度Wc与左侧部分110a的宽度Wa之间的差(Wc-Wa)小于左侧部分110a的宽度Wa(Wc-Wa<Wa)。还有利的是，中间部分110c的宽度Wc与右侧部分110b的宽度Wb之间的差(Wc-Wb)小于右侧部分110b的宽度Wb(Wc-Wb<Wb)。还有利的是，中间部分110c的宽度Wc大于110nm。还有利的是，中间部分110c的宽度Wc大于180nm。中间部分110c的宽度Wc可以小于300nm。尽管在本示例中宽度Wb等于宽度Wa，但宽度Wb可以不同于宽度Wa。

在图14B中，图示了布线Q1和Q3中的每一个与布线Q2的左侧部分110a之间的距离Da、布线Q1和Q3中的每一个与布线Q2的右侧部分110b之间的距离Db以及布线Q1和Q3中的每一个与布线Q2的中间部分110c之间的距离Dc。有利的是，布线Q1和Q3中的每一个与布线Q2的中间部分110c之间的距离Dc大于左侧部分110a的宽度Wa(Dc>Wa)。有利的是，布线Q1和Q3中的每一个与布线Q2的中间部分110c之间的距离Dc大于右侧部分110b的宽度Wb(Dc>Wb)。有利的是，布线Q1和Q3中的每一个与布线Q2的左侧部分110a之间的距离Da小于中间部分110c的宽度Wc(Da<Wc)。有利的是，布线Q1和Q3中的每一个与布线Q2的右侧部分110b之间的距离Db小于中间部分110c的宽度Wc(Db<Wc)。尽管在本示例中距离Db等于距离Da，但距离Db可以不同于距离Da。

在图14B中，图示了沿着布线Q1、Q2和Q3延伸的方向截取的左侧部分110a的长度La、右侧部分110b的长度Lb和中间部分110c的长度Lc。中间部分110c的长度Lc可以大于左侧部分110a的宽度Wa。中间部分110c的长度Lc可以大于右侧部分110b的宽度Wb。中间部分110c的长度Lc可以小于左侧部分110a的长度La。中间部分110c的长度Lc可以小于右侧部分110b的长度Lb。

在图14A中，图示了多个像素P的相应范围。针对每个像素P，重复地设置其中布线的宽度粗的部分(粗线部分)和其中布线的宽度细的部分(细线部分)。左侧部分110a沿着布线Q1、Q2和Q3延伸的方向位于范围AA的中间部分110c和一端Ea之间。右侧部分110b沿着布线Q1、Q2和Q3延伸的方向位于范围AA的中间部分110c和另一端Eb之间。布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括位于一端Ea和左侧部分110a之间的细线部分L4以及位于细线部分L4和左侧部分110a之间的粗线部分L5。此外，布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括位于另一端Eb和右侧部分110b之间的细线部分R6以及位于细线部分R6和右侧部分110b之间的粗线部分R7。粗线部分L5的宽度大于左侧部分110a的宽度Wa、右侧部分110b的宽度Wb、细线部分L4的宽度和细线部分R6的宽度中的每一个。粗线部分R7的宽度大于左侧部分110a的宽度Wa、右侧部分110b的宽度Wb、细线部分L4的宽度和细线部分R6的宽度中的每一个。尽管有利的是粗线部分L5的宽度或粗线部分R7的宽度等于宽度Wc，但粗线部分L5的宽度或粗线部分R7的宽度可以与宽度Wc不同。尽管有利的是细线部分L4的宽度或细线部分R6的宽度等于宽度Wa或Wb，但细线部分L4的宽度或细线部分R6的宽度可以与宽度Wa或Wb不同。

布线Q1、Q2和Q3中的每一个沿着布线Q1、Q2和Q3延伸的方向包括位于左侧部分110a和中间部分110c之间的左侧部分110d以及位于右侧部分110b和中间部分110c之间的右侧部分110e。在图14B中，图示了左侧部分110d的宽度Wd和右侧部分110e的宽度We。左侧部分110d的宽度Wd大于左侧部分110a的宽度Wa(Wd>Wa)，并且右侧部分110e的宽度We大于右侧部分110b的宽度Wb(We>Wb)。在本示例中，左侧部分110d的宽度Wd等于中间部分110c的宽度Wc(Wd＝Wc)。在其中左侧部分110d的宽度Wd与中间部分110c的宽度Wc不同的情况下，尽管左侧部分110d的宽度Wd可以大于中间部分110c的宽度Wc(Wd>Wc)，但有利的是，左侧部分110d的宽度Wd小于中间部分110c的宽度Wc(Wd<Wc)。类似地，右侧部分110e的宽度We等于中间部分110c的宽度Wc(We＝Wc)。在其中右侧部分110e的宽度We与中间部分110c的宽度Wc不同的情况下，尽管右侧部分110e的宽度We可以大于中间部分110c的宽度Wc(We>Wc)，但有利的是，右侧部分110e的宽度We小于中间部分110c的宽度Wc(We<Wc)。有利的是，中间部分110c的宽度Wc与左侧部分110d的宽度Wd之间的差(|Wc-Wd|)小于左侧部分110a的宽度Wa与左侧部分110d的宽度Wd之间的差(|Wd-Wa|)(|Wc-Wd|＜|Wd-Wa|)。类似地，有利的是，中间部分110c的宽度Wc与右侧部分110e的宽度We之间的差(|Wc-We|)小于右侧部分110b的宽度Wb与右侧部分110e的宽度We之间的差(|We-Wb|)(|Wc-We|<|We-Wb|)。由于如以上提到地可以存在Wc＝Wd＝We的关系，因此宽度Wc与宽度Wa和Wb之间的关系可以被应用于宽度Wd和We与宽度Wa和Wb之间的关系。此外，可以省去左侧部分110d和右侧部分110e，并且这等同于使左侧部分110d的宽度Wd等于宽度Wa并使右侧部分110e的宽度We等于宽度Wb。

如图14B中图示的，布线Q1和布线Q3在左侧部分110a和左侧部分110d之间倾斜地定位。这实现了满足Wa<Wc和Da<Dc二者。类似地，布线Q1和布线Q3在右侧部分110b和右侧部分110e之间倾斜地定位。这实现了满足Wb<Wc和Db<Dc二者。

如图14A中图示的，可以使Y方向上的布线间距Y2大于Y方向上的布线间距Y1。这使得能够使Y方向上的布线开口更宽，并因此提高了光电转换装置的灵敏度。

在下面的描述中，参考图15A1、图15A2、图15B1、图15B2、图15C1、图15C2、图15D1和图15D2、图16A1、图16A2、图16B1、图16B2、图16C1和图16C2以及图17A1、图17A2、图17B1、图17B2、图17C1、图17C2描述了用于制造半导体装置的方法。在图15A1至图15D2、图16A1至图16C2以及图17A1至图17C2中，具有附带有后缀“1”的图号的附图是截面图，并且具有附带有后缀“2”的图号的附图是在从顶部观察半导体装置的情况下的平面图。具有附带有后缀“1”的图号的截面图表示具有附带有后缀“2”的图号的平面图中的沿着线D-D’截取的横截面。在图14B中也图示了对应于线D-D’的线。具有附带有后缀“1”的图号的附图与具有附带有后缀“2”的图号的附图之间公共的构件被分配相应的相同阴影。

图15A1和图15A2图示了用于制备晶片WF的处理A，晶片WF包括半导体层100和设置在半导体层100上的绝缘体膜104。用于制造本示例性实施例中的半导体装置APR的晶片WF包括用作元件功能层的半导体层100。将要使用的半导体层100包括硅层或化合物半导体层。在元件功能层中，例如，多个光电转换部(未图示)、多个晶体管(未图示)以及用于将多个光电转换部与多个晶体管在它们将要彼此电隔离的部分处隔离的隔离结构(未图示)。元件功能层可以使用已知材料通过已知方法来形成。

在层间绝缘膜101中，在意图确保用作元件功能层的半导体层100中所包括的结构与层间绝缘膜101上方的布线之间导电的部分处形成有接触插塞102。在接触插塞102上，形成有用作蚀刻停止层的绝缘体膜103和用作层间绝缘膜的绝缘体膜104。例如，接触插塞102可以由钨制成，绝缘体膜103可以是碳化硅膜或氮化硅膜，并且绝缘体膜104可以是氧化硅膜。此外，氧化硅膜是包括氧和硅作为主要构成元素的膜，并且可以以比氧和硅中的每一种的比率低的比率包括诸如碳、氮、氟或氯之类的杂质。类似地，氮化硅膜是包括氮和硅作为主要构成元素的膜，并且可以以比氮和硅中的每一种的比率低的比率包括诸如碳、氧、氟或氯之类的杂质。类似地，碳化硅膜是包括碳和硅作为主要构成元素的膜，并且可以以比碳和硅中的每一种的比率低的比率包括诸如氮、氧、氟或氯之类的杂质。这里，关于诸如氧化硅膜、氮化硅膜或碳化硅膜之类的硅化合物的组成，诸如氢或氦之类的轻元素不被视为主要构成元素。因此，氧化硅膜、氮化硅膜或碳化硅膜可以以比氮和/或硅的比率高的比率包括诸如氢之类的轻元素。用作层间绝缘膜的绝缘体膜104可以是包括碳的氧化硅膜、有机材料膜、氮化硅膜或碳化硅膜。绝缘体膜104可以是多孔膜，或者可以是低κ(相对于二氧化硅具有小的相对介电常数(κ,kappa)的材料)膜。此外，这些配置并不旨在限制本示例性实施例，而仅作为示例进行描述。

图15B1和图15B2图示了用于在晶片WF上形成掩模材料膜105和掩模材料膜106的处理B。制造方法在用作层间绝缘膜的绝缘体膜104上形成掩模材料膜105和掩模材料膜106。掩模材料膜105被配置有无机材料膜1051和有机材料膜1052。例如，无机材料膜1051可以是氮化硅膜，并且有机材料膜1052可以由酚醛清漆型树脂制成。掩模材料膜105可以包括设置在有机材料膜1052上的无机材料膜1053(未图示)，并且可以具有其中有机材料膜1052被夹在无机材料膜1053(未图示)和无机材料膜1051之间的堆叠(层压)结构。有机材料膜1052上的无机材料膜1053(未图示)可以是氧化硅膜。在本示例性实施例中，掩模材料膜105具有上述配置，但可以具有另外的配置。掩模材料膜106的材料仅需要是与掩模材料膜105的最上层的材料不同的材料。如果掩模材料膜105的最上层的材料是有机材料膜1052，则将要使用的掩模材料膜106可以是诸如氧化硅膜或氮化硅膜之类的无机材料膜。如果掩模材料膜105的最上层的材料(例如，无机材料膜1053)是氧化硅膜，则将要使用的掩模材料膜106可以是诸如氮化硅膜或氮化钛膜之类的与无机材料膜1053不同的无机材料膜。此外，可以省去形成掩模材料膜105，并且在那种情况下，掩模材料膜106仅需要以与绝缘体膜104接触这样的方式形成。

图15C1和图15C2图示了用于用左侧曝光拍摄L曝光设置在绝缘体膜103和104上方的层的一侧上的正型光致抗蚀剂膜107的曝光处理C。左侧曝光拍摄L用于曝光在左侧区域SL和中间区域SC上方中的光致抗蚀剂膜107。在掩模材料膜106上形成正型光致抗蚀剂膜107之后，制造方法使用在左侧区域SL和中间区域SC上方中的光掩模PML以左侧曝光图案107H曝光光致抗蚀剂膜107。可以利用形成在掩模材料膜106下方的层中的对准标记(未图示)来执行光掩模PML与晶片之间的对准(位置调整)。如图15C2中图示的，左侧曝光图案107H用于跨线A-A’曝光直至线B-B’。除了左侧曝光图案107H之外，曝光处理C还使得能够在光致抗蚀剂膜107上形成用于对准的曝光图案107A。

图15D1和图15D2图示了用于对光致抗蚀剂膜107进行显影以从光致抗蚀剂膜107形成抗蚀剂图案107L的显影处理D。由于光致抗蚀剂膜107是正型的，因此通过显影处理去除在光致抗蚀剂膜107中的通过曝光处理C曝光的部分(左侧曝光图案107H)。以类似的方式，去除用于对准的曝光图案107A，使得形成用于对准的抗蚀剂图案107A。

图16A1和图16A2图示了用于使用抗蚀剂图案107L作为掩模对掩模材料膜106执行加工以将抗蚀剂图案107L转印到掩模材料膜106上的加工处理E。制造方法通过使用抗蚀剂图案107L作为掩模对掩模材料膜106执行蚀刻来形成掩模图案106L。在形成掩模图案106L之后，制造方法去除抗蚀剂图案107L。此外，使用用于对准的抗蚀剂图案107A来在掩模材料膜106中形成对准标记106A。

图16B1和图16B2图示了用于用右侧曝光拍摄R曝光设置在绝缘体膜103和104上方的层的一侧上的正型光致抗蚀剂膜108的曝光处理F。右侧曝光拍摄R用于曝光在右侧区域SR和中间区域SC上方中的光致抗蚀剂膜108。在掩模材料膜106上形成正型光致抗蚀剂膜108之后，制造方法使用在右侧区域SR和中间区域SC上方中的光掩模PMR来以右侧曝光图案108M曝光光致抗蚀剂膜108。如图16B2中图示的，右侧曝光图案108M用于跨线A-A’曝光直至线C-C’。曝光处理F使得能够使用对准标记106A执行光掩模PMR与晶片之间的对准。此外，制造方法可以使用形成在掩模材料膜106下方的层中的对准标记(未图示)和对准标记106A来执行光掩模PMR与晶片之间的对准。这种方式使得能够准确地控制在曝光右侧区域SR时相对于下层和左侧区域SL二者出现的任何不对准。

图16C1和图16C2图示了用于对光致抗蚀剂膜108进行显影以从光致抗蚀剂膜108形成抗蚀剂图案108R的显影处理G。由于光致抗蚀剂膜108是正型的，因此通过显影处理去除在光致抗蚀剂膜108中的通过曝光处理F曝光的部分(右侧曝光图案108M)。

图17A1和图17A2图示了用于使用抗蚀剂图案108R作为掩模对掩模材料膜106执行加工以将抗蚀剂图案108R转印到掩模材料膜106上的加工处理H。制造方法通过使用抗蚀剂图案108R作为掩模对掩模材料膜106执行蚀刻来形成掩模图案106R。因此，形成了通过组合掩模图案106L和掩模图案106R而获得的掩模图案106LR。在形成掩模图案106R(掩模图案106LR)之后，制造方法可以去除抗蚀剂图案108R。

尽管已经描述了其中制造方法在左侧曝光拍摄L之后执行右侧曝光拍摄R的示例，但制造方法可以在右侧曝光拍摄R之后执行左侧曝光拍摄L。下面描述左侧曝光图案107L和右侧曝光图案108R的细节。曝光光的波长例如在175nm至275nm的范围内，并且例如，具有在225nm至275nm的范围内的波长的曝光光(例如，具有波长248nm的KrF准分子激光)或具有在175nm至225nm的范围内的波长的曝光光(例如，具有波长193nm的ArF准分子激光)是有利的。就布线的小型化而言，使用ArF准分子激光作为曝光光是更有利的。为了形成宽度小于230nm的布线，有利的是，用于在曝光处理C和F中的每一个中使用的曝光光的波长(曝光波长)小于230nm。

图17B1和图17B2图示了用于使用掩模图案106LR作为掩模对绝缘体膜104和103执行加工以在绝缘体膜104和103中形成沟槽109的加工处理I。制造方法使用掩模图案106LR作为掩模对掩模材料膜105、用作层间绝缘膜的绝缘体膜104以及绝缘体膜103执行蚀刻，从而形成沟槽109。沟槽109从左侧区域SL跨中间区域SC延伸到右侧区域SR。有利的是，沟槽109在中间区域SC中的深度大于沟槽109的宽度。在整个沟槽109中，沟槽109的最大深度可以大于沟槽109的最大宽度。

图17C1和图17C2图示了用于在沟槽109中形成布线110的布线处理J。例如，制造方法使用镀敷方法将导电材料嵌入沟槽109中。导电材料可以是例如铜或含铜的合金。然后，在嵌入导电材料之后，制造方法使用例如化学机械抛光(CMP)方法去除形成在绝缘体膜104上的不必要的导电材料。利用该处理，制造方法在沟槽109中形成布线110。布线110从左侧区域SL跨中间区域SC延伸到右侧区域SR。布线110沿着布线110延伸的方向包括位于左侧区域SL上的左侧部分110L、位于右侧区域SR上的右侧部分110R以及位于中间区域SC上的中间部分110C。以这种方式，通过将导电材料嵌入绝缘体膜中然后去除不必要的导电材料而形成的布线被称为“镶嵌布线”，并且这种处理被称为“镶嵌处理”。尽管这里已经描述了将这种处理应用于单镶嵌处理的情况，但也可以将类似的方法应用于双镶嵌处理。

然后，制造方法形成至少一个上层布线层(通常，多个上层布线层)。上层布线层的形成可以通过对形成在绝缘体膜104和布线110上的层间绝缘膜应用与上述镶嵌处理类似的镶嵌处理来执行。在半导体装置APR是正面照射型的光电转换装置的情况下，在形成上层布线层之后，制造方法可以为包括绝缘体膜104的多个层间绝缘膜设置开口。该开口用于形成供光到达光电转换部的光路。可以将与绝缘体膜103和/或绝缘体膜104的材料不同的透光材料嵌入该开口中。例如，如果绝缘体膜103由碳化硅或氮化硅制成并且绝缘体膜104由氧化硅制成，则透光材料仅需要是氮化硅、氧化硅或树脂。

在以上描述中，已经描述了其中用于制造半导体装置的方法被应用于布线的形成的情况。布线层包括像素部的相应列公共的用于传送电力和信号的布线，并且这些布线在左侧区域SL和右侧区域SR之间延伸的同时被布置。应用根据本示例性实施例的分割曝光使得能够在相应区域中的布线上执行小型化加工，并且还能够对在区域之间延伸的部分执行小型化。通过使用分割曝光的连接而获得的布线可以是例如用于供应电力以使像素部或列电路操作的电力线。可替代地，通过使用分割曝光的连接而获得的布线可以是例如用于供应控制信号以控制像素部或列电路的操作的信号线，或用于传送基于针对每个像素接收的光量的来自列电路的输出信号的信号线。然而，可以通过使用分割曝光的连接来形成另一类型的布线。尽管在本示例性实施例中已经描述了其制造方法的布线是通过单镶嵌处理形成的单镶嵌布线，但类似的方法可以应用于通过双镶嵌处理形成的双镶嵌布线。尽管可以针对双镶嵌处理采用“先沟槽”，但就小型化而言，采用“先通孔”是更有利的。

尽管在上述示例性实施例中，已经描述了光致抗蚀剂膜107和108中的每一个为正型的情况，但光致抗蚀剂膜107和光致抗蚀剂膜108可以被配置为是负型的。在那种情况下，制造方法可以使用被配置为用于曝光与其中将不形成布线的部分对应的负型光致抗蚀剂膜的部分的光掩模PML和PMR，并可以通过显影处理去除负型光致抗蚀剂膜的未曝光部分。

在下面的描述中，参考图18A1、图18A2、图18B1、图18B2、图18C1和图18C2描述了用于制造半导体装置APR的方法中所包括的图15A1至图15D2中图示的曝光处理中的左侧曝光图案107H和右侧曝光图案108M的细节。

图18A1至图18C2之中的具有附带有后缀“1”的图号的附图是图示了用于左侧区域SL的左侧曝光图案107H与用于右侧区域SR的右侧曝光图案108M之间的位置关系的平面图。此外，图18A1至图18C2之中的具有附带有后缀“2”的图号的附图是当已经形成了由掩模图案106L和掩模图案106R构成的掩模图案106LR时获得的平面图。

图18A1图示了在中间区域SC中左侧曝光图案107H与右侧曝光图案108M彼此重叠的形式。在左侧曝光图案107H与右侧曝光图案108M彼此重叠的位置，图示了通过将左侧曝光图案107H的阴影与右侧曝光图案108M的阴影彼此重叠而获得的阴影。本示例性实施例的特征在于，如以上提到的，左侧曝光图案107H形成在光致抗蚀剂膜107上并且右侧曝光图案108M形成在光致抗蚀剂膜108上。

另一方面，如果相对于相同的光致抗蚀剂膜，用左侧曝光图案107H曝光左侧区域SL并且用右侧曝光图案108M曝光右侧区域SR，则在中间区域SC中出现用这样的曝光图案双重执行曝光的双重曝光。这可能导致由于该双重曝光而出现的线宽变化的问题。在中间区域SC中，由于用左侧曝光拍摄L和右侧曝光拍摄R执行双重曝光，所以积累的曝光量增加，使得潜像图案的宽度可以变得大于曝光图案的宽度。这是因为，由于积累的曝光量增加，在曝光部分中酸的产生量增加，更频繁地发生使用酸作为催化剂的保护基消除反应，并且在显影液体中可溶解的区域扩大。此外，尽管在曝光时可以发生光的衍射，但由于利用用于左侧曝光拍摄L的衍射光和用于右侧曝光拍摄R的衍射光二者执行了双重曝光，因此可以出现线宽变化。在中间区域SC中对布局进行成形(诸如提供辅助图案)使得能够防止或减少由双重曝光导致的线宽变化。在提供这种辅助图案的方法中，例如，在线图案(形成有其余图案的布线)的情况下，为了防止或减少由双重曝光导致的线宽变化，有可能以线宽变大这样的方式布置辅助图案。此时，为了防止或减少辅助图案之间的分辨率不足，期望充分确保辅助图案之间的距离。此外，在沟槽图案(形成有开口图案的布线)的情况下，为了防止或减少由双重曝光导致的线宽变化，可以以线宽变小这样的方式布置辅助图案。此时，如果辅助图案的尺寸相对于沟槽宽度太大，则由于沟槽可能破裂，因此有必要将沟槽宽度设置为大于或等于预定值的尺寸。出于以上提到的原因，仅用提供辅助图案的方法，在图案的小型化方面存在限制。另一方面，本示例性实施例被配置为通过在左侧区域SL和右侧区域SR中对相应的不同的光致抗蚀剂膜执行曝光来形成掩模图案106LR。因此，在中间区域SC中没有出现双重曝光，并且由于有可能防止或减少如图18A2中图示的中间区域SC中图案的尺寸变化，因此本示例性实施例在图案的小型化方面是有利的。

图18B1是图示了当左侧区域SL与右侧区域SR在X方向上出现了不对准时获得的用于左侧区域SL和右侧区域SR的曝光图案之间的位置关系的平面图。此外，图18B2是图示了在那种情况下形成在掩模材料膜106上的掩模图案106L和掩模图案106R的平面图。在常规的分割曝光技术中，由于在左侧区域SL和右侧区域SR中对相同的光致抗蚀剂执行曝光，因此如果如图18B1中图示地在X方向上出现不对准，则中间区域SC的面积改变。在那种情况下，由于中间区域SC中积累的曝光量改变，因此图案的线宽变化，使得图案的破裂或图案之间的短路可能成为问题。为了即使在出现了由不对准导致的图案的线宽变化的情况下也防止图案断开，在中间区域SC中提供辅助图案。然而，因为在重复区域中图案宽度的尺寸变大，所以该方法与小型化相悖。另一方面，本示例性实施例被配置为通过在左侧区域SL和右侧区域SR中对相应的不同的光致抗蚀剂膜执行曝光来形成图案。由于即使在中间区域SC的面积由于X方向上的不对准而改变的情况下也有可能防止或减少图案的尺寸变化，因此本示例性实施例在图案的小型化方面是有利的，如图18B2中图示的。

图18C1是图示了当左侧区域SL与右侧区域SR在Y方向上出现了不对准时获得的用于左侧区域SL和右侧区域SR的曝光图案之间的位置关系的平面图。此外，图18C2是图示了在那种情况下形成在掩模材料膜106上的掩模图案106L和掩模图案106R的平面图。假定曝光图案107H的宽度由Mh表示，曝光图案108M的宽度由Mm表示，并且Y方向上的不对准量由My表示，中间区域SC中的布线的宽度变为“My+(Mh+Mm)/2”。此外，布线不短路的条件为“My<Mh&Mm”。通常，条件变为“My+(Mh+Mm)/2≈Wmax”。例如，在Mh&Mm<180nm的情况下，如果My<50nm，则获得Wmax<230nm的关系。在Mh&Mm<130nm的情况下，如果My<100nm，则获得Wmax<230nm的关系。在Mh&Mm<130nm的情况下，如果My<50nm，则获得Wmax<180nm的关系。在Mh&Mm<90nm的情况下，如果My<80nm，则获得Wmax<170nm的关系。在Mh&Mm<90nm的情况下，如果My<40nm，则获得Wmax<130nm的关系。

典型的分割曝光技术被配置为通过在左侧区域SL和右侧区域SR中对相同光致抗蚀剂膜执行曝光。因此，如图18C2中图示的，在Y方向上出现不对准的情况下，在中间区域SC中，用于左侧区域SL的图案与用于右侧区域SR的图案之间的间隔部分SS变小。因此，不可以充分获得该间隔部分中的分辨率所需的光学对比度，使得图案的短路可能成为问题。另一方面，由于本示例性实施例被配置为在左侧区域SL和右侧区域SR中对相应的不同的光致抗蚀剂膜执行曝光，因此即使在图案之间的距离SS变小的情况下，相邻掩模图案106LR之间的部分Ps的宽度也不太可能减小。因此，与对相同的光致抗蚀剂执行曝光的情况相比，本示例性实施例可以防止或减少布线的短路。

以这种方式，本示例性实施例中的方法在左侧区域SL和右侧区域SR中对相应的不同的光致抗蚀剂膜执行曝光，因此可以防止或减少尺寸的变化、图案的破裂以及相邻图案之间的短路，并因此有利于图案的小型化。

参考图19C、图19D和图19E描述掩模图案106L与抗蚀剂图案108R之间的关系。图19C的左半部是从顶部观察的处理G中的半导体装置的平面图，以及图19C的右半部是从顶部观察的处理H中的半导体装置的平面图。图19D和图19E是沿着位于图19C中的线C-C’和线B-B’之间的线A-A’(未图示)截取的截面图。图19D和图19E中的线A-A’等同于图16C2或图17A2中图示的线A-A’。图19C与图19D和图19E之间公共的构件被分配相应的相同阴影。在图19C中，为了图示抗蚀剂图案108R与掩模图案106L之间的关系，图示了彼此叠加时的用于光致抗蚀剂膜108的阴影(斜线)与用于掩模材料膜106的阴影(点)。如果在处理G中通过抗蚀剂图案108R将通过在处理E中进行蚀刻而形成的掩模图案106L的侧表面暴露于外部，则掩模图案106L的侧表面可以在处理H中经受蚀刻。因此，在其中抗蚀剂图案108R与掩模图案106L彼此重叠的中间区域SC中，掩模图案106L的侧表面可以经受侧面蚀刻。然后，掩模图案106LR的形状可以变得不同于通过曝光图案107H和曝光图案108M彼此重叠而简单获得的形状。图19C的左半部图示了掩模图案106L与抗蚀剂图案108R之间的关系，并且图19C的右半部示出了掩模图案106LR的形状。在图19C中，图示了六个示例(i)至(vi)。示例(i)、(iii)和(v)指示与如图18B1和图18B2中图示的X方向上的不对准量对应的改变。即使如示例(i)中一样在Y方向上的不对准量为零，布线的宽度在中间区域SC中也可以由于以上提到的用掩模图案106L进行的侧面蚀刻而变大。该部分可以是如以上提到的具有最大宽度Wmax的部分Pc。如在示例(i)、(iii)和(v)中指示的，随着不对准量更大，掩模图案106L中所包括的在处理H中经受蚀刻的部分增加。因此，布线宽度大的范围增加。就防止或减少布线的电阻的增加而言，这是有利的。然而，就减小相邻布线之间的间距而言，这是不利的。

如图19D和图19E中图示的，有效的是在处理H中布置保护掩模图案106L的侧表面的侧表面保护构件SWP。侧表面保护构件SWP存在于抗蚀剂图案108R的开口和掩模图案106L的侧表面之间。例如，有利的是，如图19D中图示的，抗蚀剂图案108R被配置为覆盖掩模图案106L的侧表面。这里，侧表面保护构件SWP可以是抗蚀剂图案108R的部分。通过使抗蚀剂图案108R的开口的尺寸小于掩模图案106L的开口的尺寸，可以形成这种配置。这使得能够防止或减少处理H中的掩模图案106L的变形。可替代地，如图19E中图示的，可以在掩模图案106L的侧表面上布置侧表面保护构件SWP。侧表面保护构件SWP可以是光致抗蚀剂膜108的部分，以及可以是与抗蚀剂图案108R隔离的构件。可替代地，侧表面保护构件SWP可以用与光致抗蚀剂膜108的材料不同的材料配置。

图19C中图示的示例(ii)、(iv)和(vi)中的每一个指示其中抗蚀剂图案108R覆盖掩模图案106L的侧表面的配置。抗蚀剂图案108R在中间区域SC中被设置得比其它部分(在右侧区域SR上的部分)更薄。尽管在示例(iii)和示例(iv)之间在X方向上的不对准量相同，但在示例(iv)中比在示例(iii)中更加防止或减少了中间区域SC中的布线宽度的增大。尽管在示例(v)和示例(vi)之间在X方向上的不对准量相同，但在示例(vi)中比在示例(v)中更加防止或减少了中间区域SC中的布线宽度的增大。

本示例性实施例还可以应用于图20A中图示的堆叠型半导体装置APR。堆叠型半导体装置APR具有其中光电转换芯片21和外围电路芯片22以层堆叠的结构。光电转换芯片21是包括像素阵列的半导体部件，在该像素阵列中包括光电转换元件的单位像素以二维方式布置。外围电路芯片22是具有其中信号处理电路22L和信号处理电路22R布置在相同基板上的结构的半导体部件。

信号处理电路22L和信号处理电路22R中的每一个中所包括的电路例如是定时发生器(TG)电路、模数转换器(ADC)电路和数模转换器(DAC)电路。

信号处理电路22L和信号处理电路22R中的每一个中所包括的电路例如是数字前端(DFE)电路、数字信号处理器(DSP)电路、垂直扫描电路和水平扫描电路。信号处理电路22L和信号处理电路22R中的每一个中所包括的电路例如是静态随机存取存储器(SRAM)电路和动态随机存取存储器(DRAM)电路。此外，信号处理电路22L和信号处理电路22R可以通过电路间布线层(未图示)互连。光电转换芯片21和外围电路芯片22中的每一个的尺寸大于曝光设备的最大曝光区域的尺寸，并且形成在外围电路芯片22上的信号处理电路22L和信号处理电路22R中的每一个的尺寸小于曝光设备的最大曝光区域的尺寸。本示例性实施例中的方法可以应用于光电转换芯片21和外围电路芯片22的图案形成。

参考图20B描述包括半导体装置930的设备9191。图20B是图示包括根据本示例性实施例的半导体装置930的设备9191的示意图。详细地描述了包括半导体装置930的设备9191。半导体装置930具有以上相对于半导体装置APR描述的结构和/或制造方法中的特性。半导体装置930包括其中布置有电路单元900的中央部分901以及位于中央部分901周围的外围部分902。参考图1A描述的像素部11等同于中央部分901，并且参考图1A描述的信号处理电路12设置在外围部分902中。半导体装置930包括半导体装置部分910，并且半导体装置部分910包括在半导体装置APR中所包括的半导体层100。除了包括半导体层100的半导体装置部分910之外，半导体装置930还可以包括其中容纳有半导体装置部分910的封装920。封装920可以包括半导体装置部分910被固定到其的基体以及面对半导体装置部分910的诸如玻璃膜之类的盖体。封装920还可以包括诸如键合线或凸块之类的接合构件，该接合构件将设置在基体中的端子与设置在半导体装置部分910中的端子互连。

<第十示例性实施例>

图21是根据本示例性实施例的光电转换装置的概略框图。光电转换装置1101包括：成像区域1102，其中多个像素以矩阵方式布置；垂直扫描电路1103，被配置为驱动每个像素中所包括的每个部分；水平扫描电路1105，被配置为读出从每个像素输出的电信号；以及输出单元1106，被配置为输出从每个像素输出的电信号。输出单元1106将电信号输出到光电转换装置1101的外部。光电转换装置1101输出与入射到成像区域1102上的光量对应的电信号。此外，光电转换装置1101包括控制垂直扫描电路1103、水平扫描电路1105和输出单元1106的操作的控制单元1104。控制单元1104也可以被称为定时发生器。

图22是成像区域1102中所包括的像素的等效电路图。尽管在图22中为了简单起见图示了由三行两列构成的配置，但像素的数量不限于此。通常，在成像区域1102中布置数千万个像素。此外，虽然相对于一列布置了三个输出线1018-1、1018-2和1018-3，但输出线的数量不限于此并且可以布置更多的输出线。

每个单位像素1201包括光电转换部1001、浮置扩散部1002以及设置在光电转换部1001和浮置扩散部1002之间的传送部1011。此外，每个单位像素1201包括被配置为根据需要切换浮置扩散部1002的电容(capacity)的电容切换部1012。附加地，每个单位像素1201包括：复位部1013，被配置为复位浮置扩散部1002；放大部1014，被配置为输出从浮置扩散部1002输出的信号；以及行选择部1015，根据需要被设置。

光电转换部1001接收入射到单位像素1201上的光，并产生与接收的光量对应的电荷。浮置扩散部1002临时存储从光电转换部1001传送的电荷，并且同时，用作将所存储的电荷转换为电压信号的电荷到电压转换部。

由从垂直扫描电路1103输出的信号pTX驱动的传送部1011将由光电转换部1001产生的电荷传送至浮置扩散部1002。

由信号pFDINC驱动的电容切换部1012切换浮置扩散部1002的电容。使电容切换部1012进入导通状态使得能够将电容切换部1012的栅极电容部添加到浮置扩散部1002。信号pFDINC可以从垂直扫描电路1103输出，或者可以从控制单元1104输出。在垂直扫描电路1103输出信号pFDINC的情况下，电容切换部1012可以针对每行像素切换浮置扩散部1002的电容。在控制单元1104输出信号pFDINC的情况下，电容切换部1012可以针对整个成像区域1102共同地切换浮置扩散部1002的电容。

复位部1013由从垂直扫描电路1103输出的信号pRES驱动。此时，使复位部1013和电容切换部1012同时进入导通状态使得能够复位浮置扩散部1002。

放大部1014放大通过由浮置扩散部1002执行的转换而获得的电压信号，然后输出经放大的电压信号作为像素信号。由行选择驱动脉冲pSEL驱动的行选择部1015将从放大部1014输出的像素信号输出到输出线1018-1、1018-2和1018-3中的任一个。

图23是作为示例的当输出在低亮度时获得的像素信号时获得的时序图。水平轴指示时间并且垂直轴指示电压，并且相应线对应于图22中图示的驱动脉冲。

在时间t1处，垂直扫描电路1103使预定行中的像素的电容切换部1012、复位部1013和行选择部1015进入导通状态。利用该操作，垂直扫描电路1103选择像素并复位浮置扩散部1002。在下面的描述中，描述了对那时已经被选择的预定行中的像素的控制。

在时间t2处，垂直扫描电路1103使电容切换部1012进入关闭状态。这使得能够在读出时浮置扩散部1002的电容小，并因此降低噪声。此外，此时，垂直扫描电路1103经由放大部1014将已经输出到输出线1018-m(m是1至3中的任一个)的信号作为复位电平信号输出到输出单元1106。此外，当以全面的方式指示输出线时，输出线1018-m可以被简称为“输出线1018”。

在时间t3处，垂直扫描电路1103使传送部1011进入导通状态。利用该操作，垂直扫描电路1103将累积在光电转换部1001中的电荷传送到浮置扩散部1002。

在时间t4处，垂直扫描电路1103使传送部1011进入关闭状态。放大部1014将与浮置扩散部1002的电荷相对应的信号(像素信号)输出到对应的输出线1018-m。输出到输出线1018-m的像素信号通过对应的列电路经受诸如放大、降噪和AD转换之类的处理。然后，经处理的像素信号通过由水平扫描电路1105执行的水平扫描从每个列中的列电路输出到输出单元1106。

图24A是本示例性实施例中的单位像素1201的平面图。与图22中图示的元素相同或对应的元素被分配相应的相同附图标记。此外，虽然在平面图中为了简单起见，每个区域由矩形表示，但矩形并不表示每个部分的形状，而是指示每个部分至少位于该区域处。在像素晶体管区域1401中，布置有例如复位部1013、放大部1014和行选择部1015。图24A图示了以两行两列布置的单位像素1201。输出线1018-1至1018-3沿着第一方向延伸。在多个单位像素之中，第一像素包括光电转换部1001-1。沿着与第一方向不同的第二方向与第一像素相邻的第二像素包括光电转换部1001-2。此外，在图24A中，第一方向和第二方向是在从半导体基板的顶部观察时在平面图中彼此垂直的方向。沿着第一方向与第二像素相邻的第三像素包括光电转换部1001-3。此外，沿着第一方向与第一像素相邻的第四像素包括光电转换部1001-4。光电转换部1001-3沿着第二方向与光电转换部1001-4相邻。

图24B是沿着图24A中的作为第二位置的线G-G’截取的截面图。此外，图24C是沿着图24A中的作为第一位置的线H-H’截取的截面图。第一位置位于第一像素的光电转换部1001-1和第三像素的光电转换部1001-3之间。第二位置位于第一像素的光电转换部1001-1和第二像素的光电转换部1001-2之间。此外，为了便于说明，从图示中省去除输出线1018以外的布线。第一输出线1018-1、第二输出线1018-2和第三输出线1018-3被配置到相同布线层中。这里，如在G-G’横截面中观察的，第一输出线1018-1与第二输出线1018-2之间的间隔由S1A表示，并且第二输出线1018-2与第三输出线1018-3之间的间隔由S2A表示。此外，第一输出线1018-1与第三输出线1018-3之间的间隔由S3A表示。此外，如在H-H’横截面中观察的，第一输出线1018-1与第二输出线1018-2之间的间隔由S1B表示，第二输出线1018-2与第三输出线1018-3之间的间隔由S2B表示，并且第一输出线1018-1与第三输出线1018-3之间的间隔由S3B表示。

在本示例性实施例中，位于第一输出线1018-1、第二输出线1018-2和第三输出线1018-3的中心处的第二输出线1018-2的布线电容减小。在本示例性实施例中，关于第一输出线1018-1与第二输出线1018-2之间的距离以及第二输出线1018-2与第三输出线1018-3之间的距离，使第二位置处的相应方向大于第一位置处的相应方向。具体地，使间隔S1A大于间隔S1B，使间隔S2A大于间隔S2B，并且使间隔S3A大于间隔S3B。这减小了第二输出线1018-2的寄生电容。寄生电容的这种减小使得能够加速输出线1018-2的电势的静定状态(statically determinate state)。因此，有可能提高像素信号的读出速度。此外，在本示例性实施例中，相对于一行中的像素，提供了用于分别传送信号pRES、信号pFDINC、信号pTX和信号pSEL的四条控制线。如图24A中图示的，包括四条控制线的控制线组的一端(用于信号pRES的控制线)与控制线组的另一端(用于信号pSEL的控制线)之间的距离为距离D1。另一方面，作为用于相对于一列中的像素输出像素信号的输出线，提供了三条输出线1018-1至1018-3。在相邻单位像素1201的多个晶体管区域之间，包括输出线1018-1至1018-3的输出线组的一端(输出线1018-1)与输出线组的另一端(输出线1018-3)之间的距离为距离D3。此外，在相邻单位像素1201的多个光电转换部1001之间，输出线组的一端(输出线1018-1)与输出线组的另一端(输出线1018-3)之间的距离为距离D2，距离D2大于距离D3。就一行一列而言，提供了比输出线更多的控制线。因此，如果甚至在多个光电转换部1001之间输出线组的一端与其另一端之间的距离被设置为距离D3，则在多个行之间的单位像素之间的距离往往会变得大于在多个列之间的单位像素之间的距离。关于一个单位像素1201的光电转换部1001的开口，其沿着多个行中的单位像素并排布置的方向截取的长度往往会变得大于其沿着多个列中的单位像素并排布置的方向截取的长度。另一方面，在本示例性实施例中，从输出线1018-1和1018-3中的每一个到输出线1018-2的间隔扩大的部分设置在多个光电转换部1001之间的区域中。关于一个单位像素1201的光电转换部1001的开口，这使得能够有助于使其沿着多个行中的单位像素并排布置的方向截取的长度与其沿着多个列中的单位像素并排布置的方向截取的长度一致。这使得能够使单位像素1201的多个行之间的串扰可能性与其多个列之间的串扰可能性一致。这里，考虑多个单位像素1201被设置有具有拜耳阵列的滤色器的情况。相对于设置有对应于绿光的波长的光通过其透射的滤色器的单位像素1201，位于其相邻行中的单位像素1201和位于其相邻列中的单位像素1201被设置为设置有对应于不同颜色光的波长的光通过其透射的相应滤色器。通常，设置有对应于红光的波长的光通过其透射的滤色器的单位像素1201和设置有对应于蓝光的波长的光通过其透射的滤色器的单位像素1201分别位于相邻的行和相邻的列中，或者分别位于相邻的列和相邻的行中。在这种情况下，如果单位像素1201的多个行之间的串扰可能性与单位像素1201的多个列之间的串扰可能性彼此不同，则从用于红色和蓝色的单位像素1201输出的信号之一变得有可能导致与用于绿色的单位像素1201串扰。这使得在根据从光电转换装置输出的像素信号产生的图像中有可能产生接近与原始颜色不同的颜色的图像。因此，可以出现图像质量的下降。另一方面，在本示例性实施例中，由于有可能使多行之间的串扰和多列之间的串扰一致，因此变得有可能使来自用于红色的单位像素1201的串扰与来自用于蓝色的单位像素1201的串扰一致。这使得能够有助于获取表达被摄体的原始颜色的图像。

<第十一示例性实施例>

图25A是本示例性实施例中的单位像素1201的平面图。与图22中图示的元素相同或对应的元素被分配相应的相同附图标记。此外，虽然在平面图中为了简单起见，每个区域由矩形表示，但矩形并不表示每个部分的形状，而是指示每个部分至少位于该区域处。在像素晶体管区域1501中，布置有例如复位部1013、放大部1014和行选择部1015。此外，在正面照射型光电转换装置中，波导结构1502可以通过将光聚集到光电转换部1001上来提高像素灵敏度。然而，必须以不与任何布线重叠这样的方式布置波导结构1502。

图25B是沿着图25A中的线G-G’(第一位置)截取的截面图。此外，图25C是沿着图25A中的线H-H’(第二位置)截取的截面图。在第一位置，从第一输出线1018-1的一端到第四输出线1018-4的一端的距离由距离D4指示。此外，在第二位置，从第一输出线1018-1的一端到第四输出线1018-4的一端的距离由距离D5指示。存在距离D5大于距离D4的关系。此外，为了便于说明，从图示中省去除输出线1018以外的布线。第一输出线1018-1、第二输出线1018-2、第三输出线1018-3和第四输出线1018-4被配置有相同布线层。这里，如在G-G’横截面中观察的，第一输出线1018-1与第二输出线1018-2之间的间隔由S1A表示，并且第二输出线1018-2与第三输出线1018-3之间的间隔由S2A表示。另外，第一输出线1018-1与第三输出线1018-3之间的间隔由S3A表示。此外，如在H-H’横截面中观察的，第一输出线1018-1与第二输出线1018-2之间的间隔由S1B表示，第二输出线1018-2与第三输出线1018-3之间的间隔由S2B表示，并且第一输出线1018-1与第三输出线1018-3之间的间隔由S3B表示。

在本示例性实施例中，第一输出线1018-1、第二输出线1018-2、第三输出线1018-3和第四输出线1018-4之中的第二输出线1018-2的布线电容减小。具体地，使间隔S1B大于间隔S1A，并且使间隔S3B大于间隔S3A。此外，也可以通过与针对第二输出线1018-2的方法类似的方法来减小第三输出线1018-3的布线电容。这减小了位于中心的第二输出线1018-2和第三输出线1018-3中的每一个的寄生电容。寄生电容的这种减小使得能够加速复位电平信号和像素信号中的每一个的静定状态。因此，有可能提高像素信号的读出速度。此外，有可能防止或减少由输出线1018-1至1018-3导致的波导结构1502的直径减小。这使得能够防止或减少光电转换部1001的灵敏度降低。

<第十二示例性实施例>

图26A是本示例性实施例中的单位像素1201的平面图。与图22中图示的元素相同或对应的元素被分配相应的相同附图标记。此外，虽然在平面图中为了简单起见，每个区域由矩形表示，但矩形并不表示每个部分的形状，而是指示每个部分至少位于该区域处。在像素晶体管区域1601中，布置有例如复位部1013、放大部1014和行选择部1015。此外，在背面照射型光电转换装置中，屏蔽布线1602可以通过将已经穿过硅基板的光朝向光电转换部1001反射来增加像素灵敏度。因此，微透镜被配置为设置在设置有光电转换部1001的半导体基板的用作光入射表面的第一表面上方，并且包括屏蔽布线1602的布线层被配置为设置在面对第一表面的第二表面上方。屏蔽布线1602是由金属(包括合金)制成的金属膜。

图26B是沿着图26A中的作为第一位置的线G-G’截取的截面图。此外，图26C是沿着图26A中的作为第二位置的线H-H’截取的截面图。在本示例性实施例中，第一位置位于第一像素的光电转换部1001-1和第二像素的光电转换部1001-2之间的区域中。第二位置位于第一像素的光电转换部1001-1和第三像素的光电转换部1001-3之间的区域中。此外，为了便于说明，从图示中省去除屏蔽布线1602以外的布线。第一输出线1018-1、第二输出线1018-2、第三输出线1018-3和第四输出线1018-4被配置有相同布线层。这里，如在G-G’横截面中观察的，第一输出线1018-1与第二输出线1018-2之间的间隔由S1A表示，第二输出线1018-2与第三输出线1018-3之间的间隔由S2A表示，并且第一输出线1018-1与第三输出线1018-3之间的间隔由S3A表示。此外，如在H-H’横截面中观察的，第一输出线1018-1与第二输出线1018-2之间的间隔由S1B表示，第二输出线1018-2与第三输出线1018-3之间的间隔由S2B表示，并且第一输出线1018-1与第三输出线1018-3之间的间隔由S3B表示。

在本示例性实施例中，第一输出线1018-1、第二输出线1018-2、第三输出线1018-3和第四输出线1018-4之中的第二输出线1018-2的布线电容减小。在本示例性实施例中，关于第一输出线1018-1与第二输出线1018-2之间的距离以及第二输出线1018-2与第三输出线1018-3之间的距离，使第二位置中的相应方向大于第一位置中的相应方向。具体地，使间隔S1B大于间隔S1A，并且使间隔S3B大于间隔S3A。此外，也可以通过与针对第二输出线1018-2的方法类似的方法来减小第三输出线1018-3的布线电容。这减小了位于中心的第二输出线1018-2和第三输出线1018-3中的每一个的寄生电容。因此，有可能加速复位电平信号和像素信号中的每一个的静定状态，并因此有可能提高像素信号的读出速度。

<第十三示例性实施例>

图27A是本示例性实施例中的单位像素1201的平面图。与图22中图示的元素相同或对应的元素被分配相应的相同附图标记。此外，虽然在平面图中为了简单起见，每个区域由矩形表示，但矩形并不表示每个部分的形状，而是指示每个部分至少位于该区域处。在像素晶体管区域1701中，布置有例如复位部1013、放大部1014和行选择部1015。

图27B是沿着图27A中的线G-G’截取的截面图。此外，图27C是沿着图27A中的线H-H’截取的截面图。此外，为了便于说明，从图示中省去除输出线1018以外的布线。在G-G’横截面中，第一输出线1018-1和第三输出线1018-3被配置有相同布线层，但被配置有与第二输出线1018-2的布线层不同的布线层。在H-H’横截面中，第一输出线1018-1和第三输出线1018-3经由连接部1702被切换到与第二输出线1018-2的布线层相同的布线层。

在本示例性实施例中，位于第一输出线1018-1、第二输出线1018-2和第三输出线1018-3之中的中心的第二输出线1018-2的布线电容减小。具体地，位于外侧的第一输出线1018-1和第三输出线1018-3的布线层被切换。这使得能够减小第二输出线1018-2的寄生电容并加速复位信号和像素信号中的每一个的静定状态。因此，这使得能够提高像素信号的读出速度。

<第十四示例性实施例>

图28A是本示例性实施例中的单位像素1201的平面图。与图22中图示的元素相同或对应的元素被分配相应的相同附图标记。此外，虽然在平面图中为了简单起见，每个区域由矩形表示，但矩形并不表示每个部分的形状，而是指示每个部分至少位于该区域处。在像素晶体管区域1801中，布置有例如复位部1013、放大部1014和行选择部1015。

图28B是沿着图28A中的线G-G’截取的截面图。此外，图28C是沿着图28A中的线H-H’截取的截面图。此外，为了便于说明，从图示中省去除输出线1018以外的布线。在G-G’横截面中，第一输出线1018-1和第三输出线1018-3被布置在相同布线层中，但被布置在与第二输出线1018-2的布线层不同的布线层。在H-H’横截面中，第二输出线1018-2经由连接部1802被切换到与第一输出线1018-1和第三输出线1018-3的布线层相同的布线层。

在本示例性实施例中，为了减小位于第一输出线1018-1、第二输出线1018-2和第三输出线1018-3之中的中心的第二输出线1018-2的布线电容，用于位于中心的第二输出线1018-2的布线层被切换。这使得能够减小第二输出线1018-2的寄生电容并加速复位信号和像素信号中的每一个的静定状态。因此，这使得能够提高像素信号的读出速度。

上述第十示例性实施例至第十四示例性实施例中的每一个中的半导体装置可以应用于图20A中图示的半导体装置APR。此外，上述半导体装置中的每一个也可以应用于图20B中图示的半导体装置930。

本发明不限于上述示例性实施例，而是可以以各种方式进行修改。例如，其中任何示例性实施例的部分配置被添加到另一示例性实施例的示例或其中任何示例性实施例的部分配置被替换为另一示例性实施例的部分配置的示例也是本发明的示例性实施例。此外，本说明书中的公开内容不仅包括本说明书中描述的内容，而且包括从本说明书和随附本说明书的附图可理解的所有条目。此外，本说明书中的公开内容包括本说明书中描述的概念的互补集合。因此，如果在本说明书中存在指示例如“A是B”的描述，则即使当省略了指示“A不是B”的描述时，也可以说本说明书公开了指示“A不是B”的描述。这是因为，在其中存在指示“A是B”的描述的情况下，考虑了其中“A不是B”是前提的情况。

虽然已经参考示例性实施例描述了本发明，但要理解，本发明不限于所公开的示例性实施例。以下权利要求的范围应被赋予最宽泛的解释，以涵盖所有这样的修改以及等同的结构和功能。

Claims

1.一种半导体装置，其特征在于，所述半导体装置包括在半导体层上的各自具有镶嵌结构的多条布线，

其中，所述多条布线包括彼此相邻的第一布线和第二布线，

其中，所述第一布线的第一端与第二端之间的距离大于33mm，

其中，所述第一布线沿着所述第一布线延伸的方向包括第一部分、第二部分以及位于所述第一部分和所述第二部分之间的第三部分，

其中，所述第一部分的宽度和所述第二部分的宽度中的每一个小于180nm，并且

其中，所述第三部分的宽度大于所述第一部分的宽度和所述第二部分的宽度中的每一个。

2.一种半导体装置，其特征在于，所述半导体装置包括在半导体层上的各自具有镶嵌结构的多条布线，

其中，所述多条布线包括彼此相邻的第一布线和第二布线，

其中，所述第一布线的所述第一部分与所述第二部分之间的距离大于33mm，并且

其中，所述第三部分的宽度是所述第一布线在从所述第一部分到所述第二部分的范围内的最大宽度并且小于180nm。

3.根据权利要求1所述的半导体装置，其中，所述第三部分的宽度与所述第一部分的宽度之间的差和所述第三部分的宽度与所述第二部分的宽度之间的差中的每一个大于50nm。

4.根据权利要求2所述的半导体装置，其中，所述第三部分的宽度与所述第一部分的宽度之间的差和所述第三部分的宽度与所述第二部分的宽度之间的差中的每一个大于50nm。

5.根据权利要求1所述的半导体装置，其中，所述第三部分的宽度与所述第一部分的宽度之间的差小于所述第一部分的宽度，并且所述第三部分的宽度与所述第二部分的宽度之间的差小于所述第二部分的宽度。

6.根据权利要求2所述的半导体装置，其中，所述第三部分的宽度与所述第一部分的宽度之间的差小于所述第一部分的宽度，并且所述第三部分的宽度与所述第二部分的宽度之间的差小于所述第二部分的宽度。

7.根据权利要求1所述的半导体装置，其中，所述第三部分的宽度大于110nm。

8.根据权利要求2所述的半导体装置，其中，所述第三部分的宽度大于110nm。

9.根据权利要求1所述的半导体装置，其中，所述第三部分与所述第二布线之间的距离大于所述第一部分的宽度和所述第二部分的宽度中的每一个。

10.根据权利要求2所述的半导体装置，其中，所述第三部分与所述第二布线之间的距离大于所述第一部分的宽度和所述第二部分的宽度中的每一个。

11.根据权利要求1所述的半导体装置，其中，所述第一部分与所述第二布线之间的距离和所述第二部分与所述第二布线之间的距离中的每一个小于所述第三部分的宽度。

12.根据权利要求2所述的半导体装置，其中，所述第一部分与所述第二布线之间的距离和所述第二部分与所述第二布线之间的距离中的每一个小于所述第三部分的宽度。

13.根据权利要求1所述的半导体装置，其中，所述第二部分的沿着所述方向的长度大于所述第一部分的宽度和所述第二部分的宽度中的每一个。

14.根据权利要求2所述的半导体装置，其中，所述第二部分的沿着所述方向的长度大于所述第一部分的宽度和所述第二部分的宽度中的每一个。

15.根据权利要求1所述的半导体装置，

其中，所述第一部分沿着所述方向位于所述第一端和所述第三部分之间，

其中，所述第二部分沿着所述方向位于所述第二端和所述第三部分之间，

其中，所述第一布线沿着所述方向包括位于所述第一端和所述第一部分之间的第四部分、位于所述第四部分和所述第一部分之间的第五部分、位于所述第二端和所述第二部分之间的第六部分以及位于所述第六部分和所述第二部分之间的第七部分，并且

其中，所述第五部分的宽度和所述第七部分的宽度中的每一个大于所述第一部分的宽度、所述第二部分的宽度、所述第四部分的宽度和所述第六部分的宽度中的每一个。

16.根据权利要求2所述的半导体装置，

其中，所述第一部分沿着所述方向位于所述第一布线的第一端和所述第三部分之间，

其中，所述第二部分沿着所述方向位于所述第一布线的第二端和所述第三部分之间，

17.根据权利要求1所述的半导体装置，其中，所述半导体层包括多个光电转换部。

18.根据权利要求2所述的半导体装置，其中，所述半导体层包括多个光电转换部。

19.一种半导体装置，其特征在于，所述半导体装置包括：

多个单位像素，所述多个单位像素被布置为多个行和多个列并且所述多个单位像素中的每个单位像素包括光电转换部；以及

多条输出线，所述多条输出线连接到一列中的单位像素并传送单位像素的输出，

其中，所述多条输出线包括至少第一输出线、具有与所述第一输出线相邻的部分的第二输出线以及具有与所述第二输出线相邻的部分的第三输出线，

其中，所述第一输出线、所述第二输出线和所述第三输出线中的每条输出线包括沿着第一方向延伸的部分，

其中，所述第一输出线、所述第二输出线和所述第三输出线穿过第一位置和与所述第一位置不同的第二位置，并且

其中，所述第一输出线与所述第二输出线之间的距离、所述第二输出线与所述第三输出线之间的距离以及所述第一输出线与所述第三输出线之间的距离中的至少两个中的每一个在所述第二位置比在所述第一位置长。

20.根据权利要求19所述的半导体装置，

其中，所述多个单位像素包括在与所述第一方向不同的方向上彼此相邻的第一像素和第二像素以及在所述第一方向上与所述第二像素相邻的第三像素，

其中，所述第一位置是所述第一像素和所述第二像素的相应的光电转换部之间的位置，并且

其中，所述第二位置是所述第一像素和所述第三像素的相应的光电转换部之间的位置。

21.根据权利要求19所述的半导体装置，

其中，所述第一位置是所述第一像素和所述第三像素的相应的光电转换部之间的位置，并且

其中，所述第二位置是所述第一像素和所述第二像素的相应的光电转换部之间的位置。

22.根据权利要求19所述的半导体装置，

其中，所述多个单位像素设置在半导体基板上，并且布线层设置在面对所述半导体基板的光入射在其上的第一表面的第二表面上方，并且

其中，所述布线层在平面图中与每个光电转换部重叠的位置处包括金属膜。

23.根据权利要求19所述的半导体装置，其中，所述第一输出线在其中延伸的布线层的数量大于所述第二输出线在其中延伸的布线层的数量。

24.根据权利要求19所述的半导体装置，其中，所述第二输出线在其中延伸的布线层的数量大于所述第一输出线在其中延伸的布线层的数量。

25.一种用于制造半导体装置的方法，其特征在于，所述方法包括：

制备晶片，所述晶片包括半导体层和设置在所述半导体层上的绝缘体膜；

将设置在所述绝缘体膜上的正型的光致抗蚀剂膜曝光；

将所述光致抗蚀剂膜显影，以从所述光致抗蚀剂膜形成抗蚀剂图案；

利用所述抗蚀剂图案处理所述绝缘体膜，以在所述绝缘体膜上形成沟槽；以及

在所述沟槽中形成布线，

其中，所述晶片包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的第三区域，并且所述沟槽经由所述第三区域从所述第一区域延伸到所述第二区域，

其中，所述曝光包括用于将所述第一区域和所述第三区域上的光致抗蚀剂膜曝光的第一曝光拍摄以及在所述第一曝光拍摄之后用于将所述第二区域和所述第三区域上的光致抗蚀剂膜曝光的第二曝光拍摄，

其中，所述布线沿着所述布线延伸的方向包括位于所述第一区域上的第一部分、位于所述第二区域上的第二部分和位于所述第三区域上的第三部分，并且

26.根据权利要求25所述的方法，

其中，在所述曝光中的所述第一曝光拍摄和所述第二曝光拍摄之间获得的光致抗蚀剂膜包括位于所述第一区域上并用所述第一曝光拍摄曝光的第一曝光部分、位于所述第三区域上并用所述第一曝光拍摄曝光的第二曝光部分以及位于所述第一曝光部分和所述第二曝光部分之间并用所述第一曝光拍摄曝光的第三曝光部分，

其中，在所述曝光中的所述第二曝光拍摄之后获得的光致抗蚀剂膜包括位于所述第二区域上并用所述第二曝光拍摄曝光的第四曝光部分、位于所述第三区域上并用所述第二曝光拍摄曝光的第五曝光部分以及位于所述第四曝光部分和所述第五曝光部分之间并用所述第二曝光拍摄曝光的第六曝光部分，

其中，所述第五曝光部分的至少一部分包括所述第二曝光部分，并且

其中，在所述显影中，所述第一曝光部分、所述第二曝光部分、所述第三曝光部分、所述第四曝光部分、所述第五曝光部分和所述第六曝光部分被去除。

27.根据权利要求26所述的方法，其中，所述第三曝光部分的宽度大于所述第一曝光部分的宽度。

28.根据权利要求26所述的方法，其中，所述第二曝光部分的宽度小于所述第三曝光部分的宽度。

29.根据权利要求26所述的方法，其中，所述第一曝光部分的宽度与所述第三曝光部分的宽度之间的差大于所述第二曝光部分的宽度与所述第三曝光部分的宽度之间的差。

30.根据权利要求26所述的方法，其中，所述第六曝光部分的宽度大于所述第四曝光部分的宽度。

31.根据权利要求26所述的方法，其中，所述第五曝光部分的宽度小于所述第六曝光部分的宽度。

32.根据权利要求26所述的方法，其中，所述第四曝光部分的宽度与所述第六曝光部分的宽度之间的差大于所述第五曝光部分的宽度与所述第六曝光部分的宽度之间的差。

33.一种用于制造半导体装置的方法，其特征在于，所述方法包括：

将设置在所述绝缘体膜上的正型的光致抗蚀剂膜曝光；

在所述沟槽中形成布线，

其中，在所述曝光的所述第一曝光拍摄和所述第二曝光拍摄之间获得的光致抗蚀剂膜包括位于所述第一区域上并用所述第一曝光拍摄曝光的第一曝光部分、位于所述第三区域上并用所述第一曝光拍摄曝光的第二曝光部分以及位于所述第一曝光部分和所述第二曝光部分之间并用所述第一曝光拍摄曝光的第三曝光部分，

其中，在所述曝光的所述第二曝光拍摄之后获得的光致抗蚀剂膜包括位于所述第二区域上并用所述第二曝光拍摄曝光的第四曝光部分、位于所述第三区域上并用所述第二曝光拍摄曝光的第五曝光部分以及位于所述第四曝光部分和所述第五曝光部分之间并用所述第二曝光拍摄曝光的第六曝光部分，

其中，所述第五曝光部分的至少一部分包括所述第二曝光部分，

其中，在所述显影中，所述第一曝光部分、所述第二曝光部分、所述第三曝光部分、所述第四曝光部分、所述第五曝光部分和所述第六曝光部分被去除，并且

其中，所述第二曝光部分的宽度小于所述第三曝光部分的宽度。

34.根据权利要求33所述的方法，其中，所述第五曝光部分的宽度小于所述第六曝光部分的宽度。