CN113286415A - 一种层叠pcb板及其制备方法 - Google Patents
一种层叠pcb板及其制备方法 Download PDFInfo
- Publication number
- CN113286415A CN113286415A CN202110525674.3A CN202110525674A CN113286415A CN 113286415 A CN113286415 A CN 113286415A CN 202110525674 A CN202110525674 A CN 202110525674A CN 113286415 A CN113286415 A CN 113286415A
- Authority
- CN
- China
- Prior art keywords
- layer
- radio frequency
- pcb
- line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请涉及印刷电路板技术领域,揭露一种层叠PCB板,包括射频线层、相邻参考层以及隔层参考层;所述射频线层上布置有射频走线;所述射频线层、相邻参考层以及隔层参考层依次连接;所述相邻参考层包括:设置有参考地的第一局部区域,以及由挖空层形成的第二局部区域;所述隔层参考层中,与所述第二局部区域相对应的位置处布置有参考地。本申请还提供一种层叠PCB板的制备方法。本申请采用相邻层参考和隔层参考相结合的方式,相比于现有技术,既能较好地抑制射频线阻抗,也能更好地节约成本。
Description
技术领域
本申请涉及印刷电路板技术领域,尤其涉及一种层叠PCB板及其制备方法。
背景技术
目前,随着科技的快速发展,通信技术已经由4G通信逐渐向5G通信过渡,作为电子通信终端的物理支撑及信号传输的载体,层叠PCB板也得以得到大规模的应用。在现有技术中,为了实现通信,层叠PCB板中必须布置有射频走线。由于射频信号的高频、高功率特性,在传输过程中会有损耗,因此在现实中有抑制射频线阻抗的需求。
发明人在研究中发现,现有技术为抑制射频线的阻抗,通常在射频线所在的射频线层之外布置参考层,即采用相邻参考层的方式来制备PCB板。抑制射频线阻抗的方式有两种,一是增加射频线的线宽,二是增加射频线层与参考层之间的距离。随着5G通信频段的增加,同时也要兼容4G通信频段,PCB板中势必会有较多和较长的射频线,如果增加射频线的线宽,可能使用一层射频线层无法布完所有的射频线,如果增加射频线层与参考层的距离,也会要求PCB板的板厚增加。因为PCB板在设计之初,就会对板厚、面积等因素进行限制,如果按照现有技术的方式来抑制射频线的阻抗,就会带来成本的压力。
于是,需要对现有技术进行改进。
发明内容
鉴于以上内容,有必要提供一种层叠PCB板及其制备方法,采用相邻层参考和隔层参考相结合的方式,局部地增加了射频线层与参考层之间的距离,相比于现有技术,既能较好地抑制射频线阻抗,也能更好地节约成本。
为解决上述技术问题,本申请提供一种层叠PCB板,所述层叠PCB板中至少包括:射频线层、相邻参考层以及隔层参考层;所述射频线层上布置有射频走线,所述射频线层、所述相邻参考层以及所述隔层参考层依次层叠排布;
所述相邻参考层包括:设置有参考地的第一局部区域,以及由挖空层形成的第二局部区域;
所述隔层参考层中,与所述第二局部区域相对应的位置处设置有参考地。
优选的,所述射频线层中,与所述第二局部区域相对应的射频走线的宽度大于与所述第一局部区域相对应的射频走线宽度。
优选的,所述射频线层设置于所述层叠PCB板中内层芯板上的一内层电路层。
优选的,在所述层叠PCB板中,在所述射频线层远离所述相邻参考层的一侧还设置有一电路层,所述电路层中为全局设置有参考地的电路层,或者所述电路层在所述射频走线的对应区域局部设置有参考地。
优选的,所述射频线层设置于所述层叠PCB板中的外层电路层。
优选的,在所述射频线层中,所述射频线的布线方式包括表面微带线、内层带状线或两者的结合。
优选的,在所述隔层参考层中,与所述第一局部区域相对应的位置处布置有射频控制走线或射频电源走线。
为解决上述技术问题,本申请第二方面提供一种层叠PCB板的制备方法,所述方法至少包括内层干膜、层压、钻孔、镀铜以及外层干膜的步骤;
所述射频线层制备于所述内层干膜步骤中形成的内层电路层上,和/或所述射频线层制备于所述外层干膜步骤中形成的外层电路层上;
在所述射频线层对应的相邻参考层上形成所述第二局部区域。
优选的,在所述射频线层中,通过预先设置,使得与所述第二局部区域相对应的射频走线的宽度大于与所述第一局部区域相对应的射频走线宽度。
优选的,当所述射频线层制备于所述内层干膜步骤中形成的内层电路层,所述射频线层中的射频走线的布线方式为内层带状线;
当所述射频线层制备于所述外层干膜步骤中形成的外层电路层,所述射频线层中的射频走线的布线方式为表面微带线。
本申请实施例的技术方案的有益效果包括:
本申请实施例提供的层叠PCB板,其中至少包括:布置有射频走线的射频线层、相邻参考层以及隔层参考层。相邻参考层中包括设置有参考地的第一局部区域,以及由挖空层形成的第二局部区域,而在隔层参考层中,与第二局部区域对应的位置处设置有参考地,这样射频线既有局部区域利用相邻参考层进行信号的屏蔽,又有局部区域利用隔层参考层进行信号屏蔽,在局部区域增大了射频线层与参考地之间的距离。同时,在隔层参考的第二局部区域对应位置处,射频线层中的射频线宽度进行了局部加粗。这样就相比现有技术,更好地控制了射频线阻抗的增长,也更节约了层叠PCB板的空间和成本。
附图说明
图1为本申请一个实施例中提供的一种层叠PCB板的结构示意图;
图2为本申请一个实施例中提供的一种层叠PCB板的结构示意图;
图3为本申请一个实施例中提供的一种层叠PCB板的结构示意图;
图4为本申请一个实施例中提供的一种层叠PCB板的结构示意图;
图5为本申请一个实施例中提供的层叠PCB板的制备方法的应用场景示意图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,在本申请中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。
在本申请实施例的描述中,需要理解的是,在本申请的描述中,除非另有说明,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如A和/或B。可以表示:单独存在A,同时存在A和B,以及单独存在B这三种情况。
另外需要说明的是,当部件被称为“固定”或“设置”或“连接”另一个部件,它可以直接或者间接位于该另一个部件上。术语“上”、“下”、“外”、“远端”、“远离”等指示的方位或位置为基于附图所示的方位或位置,仅仅是为了便于描述,不能理解为对本技术方案的限制。
参见图1,为本申请一个实施例中提供的层叠PCB板的结构示意图。
本实施例中的层叠PCB板主要可用于为特定的终端实现通信提供物理支持和载体。其中,所述的特定终端可以但不限于是个人电脑(PC)、手机、平板电脑、可穿戴设备如智能手表和手环等。通信方式可以是3G、4G或5G通信。为实现通信,本实施例中的层叠PCB板中在某些层布置有射频走线。本实施例中的层叠PCB板结构的设计方式,用于控制射频线的阻抗在设定的阈值之下,例如50欧姆。
本实施例中的层叠PCB板,包括:射频线层11、相邻参考层12以及隔层参考层13。其中,射频线层11上布置有射频走线。射频线层11、相邻参考层12以及隔层参考层13依次层叠排布。本实施例中的射频线层11、相邻参考层12和隔层参考层13之间是通过半固化片连接而实现层叠排布,或是以其它树脂材料进行连接,在此并不限定。
射频线层11,根据预定的电路设计对其中的射频走线进行布置。在射频线层中,射频线的布线方式包括表面微带线、内层带状线或两者的结合。一般情况下,射频线可以布置在层叠电路板中的一层或多层。本实施例以一层射频线层来进行举例说明其周围的参考层的结构设计方式。在多层射频线层中的场景中,每一层射频线层及其周边的参考层结构可以借鉴本实施例来设计。
相邻参考层12中,包括了设置有参考地的第一局部区域,以及由挖空层形式的第二局部区域。具体的,参考地可以是一GND平面,该GND平面例如可以但不限于是设置于层叠PCB板中内层芯板上的一层铜箔,然后对GND平面有选择地局部腐蚀挖空,就得到了这里的相邻参考层12。本实施例中,所述有选择地局部腐蚀挖空,可以是根据预先的射频线走线电路设计,将上述GND平面中对应射频线走线布置较为密集的区域进行腐蚀挖空,进行腐蚀挖空后的空间即为挖空层,该区域定义为第二局部区域,未进行腐蚀挖空的区域即为第一局部区域。由此,在相邻参考层12中,第一局部区域和第二局部区域的数量不限,可以根据实际需要进行选择。
在一个优选实施例中,在预先的射频线走线的电路设计中,在射频线层中,与第二局部区域相对应的射频走线的宽度大于与第一局部区域相对应的射频走线宽度。具体的,在本实施例中,第一局部区域相对应的射频走线宽度可以是52um。第二局部区域相对应的射频走线宽度可以达到70um。在本实施例中,局部增大射频走线的宽度,就减少了射频走线的阻抗。
隔层参考层13,在与第二局部区域相对应的位置处设置有参考地。隔层参考层13的其它空间,可以用作它用,可以节省层叠PCB板的空间。例如,在隔层参考层13中,且与第一局部区域相对应的位置处可以布置射频控制线或射频电源线。
本实施例中,射频线层11中有部分射频走线的参考层为相邻参考层12中的参考地,射频线层11中又有部分射频走线的参考层为隔空参考层13中的参考地,而且与隔空参考层13中参考地相对应的部分射频走线也在设计上进行了局部加粗,这样既采用了现有技术中的相邻参考层技术,又结合了隔空参考的技术,增大了局部射频走线与参考地之间的距离,同时又增加了走线宽度,就能更好地控制了射频线阻抗的增加,又能较好地抑制层叠PCB板的空间增长,节省成本。
参见如2,为本申请又一个实施例提供的层叠PCB板的结构示意图。
本实施例中的层叠PCB板,优选应用场景是实现特定终端兼容覆盖4G和5G所需通信频段。这里需要兼容覆盖的频段比较多,频谱也比较宽,势必会在层叠PCB板设计中会应用到较多和较长的射频线。
本实施例以一个10层3阶0.7mm厚度的PCB板来实现兼容4G和5G通信频段为例。
在最初电路设计中,10层的PCB板理论上可以按照下表来布置:
本实施例中,以将射频线层设置于层叠PCB板中的内层芯板上的一内层电路层为例。一般情况下内层射频线尽量在一层布完。本实施例选取在L6层设置射频线层11(即表中L6中Copper,厚度设为17um,即从层叠PCB板的最内层制备射频线层)。因此处芯板的基材(Core,厚度为64um)较厚,可以适当射频线的阻抗损耗。
本实施例中的射频线层11,根据预定的电路设计对其中的射频走线进行布置。在本实施例中,在射频线层中,射频线的布线方式为内层带状线。
本实施例中的相邻参考层12,设置在10层PCB板中的L7层。相邻参考层12,包括了设置有参考地的第一局部区域,以及由挖空层形式的第二局部区域。具体的,本实施例中,在L7层中的参考地可以是一GND平面,该GND平面是设置于层叠PCB板中内层芯板(即L7、L8之间的芯板,图中未示意出)上的一层铜箔(厚度20-22um),然后对GND平面有选择的局部腐蚀挖空,就得到了本实施例中的相邻参考层12。本实施例中,所述有选择的局部腐蚀挖空,可以是根据预先的射频线走线电路设计,将上述GND平面中对应射频线走线布置较为密集的区域进行腐蚀挖空,进行腐蚀挖空后的空间即为挖空层,该区域定义为第二局部区域,未进行腐蚀挖空的区域即为第一局部区域。在本实施例中,同样地,第一局部区域和第二局部区域的数量不限,可以根据实际需要进行选择。
相应的,在预先的射频线走线的电路设计中,在射频线层中,与第二局部区域相对应的射频走线的宽度大于与第一局部区域相对应的射频走线宽度。具体的,在本实施例中,第一局部区域相对应的射频走线宽度可以是52um。第二局部区域相对应的射频走线宽度可以达到70um。
本实施例中的隔层参考层13设置在10层PCB板中的L8。在隔层参考层13(L8)中,在与第二局部区域对应的位置处设置有参考地。隔层参考层13的其它区域,例如与第一局部区域对应的位置处,可以布置射频线控制走线或射频线电源线。
本实施例中,为进一步提高射频走线信号屏蔽的效果,在芯板基材Core 14远离射频线层11的一侧连接有一电路层15,该电路层15为全局设置有参考地的电路层。在本实施例中,电路层15设置在10层PCB板中的L5层。
参见图3,为本申请提供的又一个层叠PCB实施例的结构示意图。本实施例的应用场景优选是实现特定终端兼容覆盖4G和5G所需通信频段。
本实施例的原理与图2实施例相类似。只不过,在本实施例中,射频线层11设置在10层PCB板的L5层,其余结构可以相对于图2作一个镜像推理,例如相邻参考层12设置在L4层,隔层参考层13设置在L3层。本实施例的结构和具体原理,这里就不再具体赘述。
参见图4,本实施例中也提供了一种层叠PCB板。本实施例中的层叠PCB板,其优选应用场景是实现4G、5G通信频段的兼容。
本实施例中,由于射频线较多和较长,内层射频线在L5和L6层都有设置。也就是说,在10层PCB板中介质较厚的最内层芯板基材Core 14的两侧都有布置射频走线。
在本实施例中,在芯板基材每一侧的结构与图2、图3中的结构相类似,具体的,每一侧的结构中,都包含了射频线层11、相邻参考层12和隔层参考层13,其原理和参数就不再赘述。
在本实施例中,以相对其中任意一侧结构而言,在Core 14远离射频线层中射频线的另一侧连接有参考地,即L5层中射频走线的位置处,在L6层中对应为参考地,而在L6层中有射频走线的位置,在L5层中对应设置为参考地。
本实施例中,L3、L4、L7、L8层中以省略号标出的空间位置处可以用于它用,对此本申请并不限定。
在前述实施例中,是将射频线层设置在多层层叠PCB板的内层电路层上(以10层PCB板为例,例如L5或L6,实际上不仅可以是最内层的内层电路层,还可以是其它内层电路板)。在本申请的一些实施例中,还可以将射频线层设置在层叠PCB板的外层电路层上(以10层PCB板为例,例如设置在L1或L10)。或者,采用同时在内层电路层上和外层电路层上设置射频线层。举例而言,如果将射频线层设置在10层PCB板中的L10,则相应地,相邻参考层设置在L9,而隔层参考层设置在L8。
在本申请的实施例中,射频走线的布线方式可以有两种,即表面微带线和内层带状线。例如,射频线层设置于内层电路层上,其布线方式为内层带状线。而射频线层设置于外层电路层时,其布线方式为表面微带线。
上述本申请实施例提供的层叠PCB板,其中至少包括:布置有射频走线的射频线层、相邻参考层以及隔层参考层。相邻参考层中包括设置有参考地的第一局部区域,以及由挖空层形成的第二局部区域,而在隔层参考层中,与第二局部区域对应的位置处设置有参考地,这样射频线既有局部区域利用相邻参考层进行信号的屏蔽,又有局部区域利用隔层参考层进行信号屏蔽,在局部区域增大了射频线层与参考地之间的距离。同时,在隔层参考的第二局部区域对应位置处,射频线层中的射频线宽度进行了局部加粗。这样就相比现有技术,更好地控制了射频线阻抗的增长,也更节约了层叠PCB板的空间和成本。
在本申请的一个实施例中,还相应提供了上述层叠PCB板的制备方法。具体的,该方法包括:
步骤1、前期工作。
在层叠PCB板制备前,需要对其进行设计。由设计得到PCB布局(Layout),并进一步对其进行检查有无缺陷问题。对于符合制作工艺、无缺陷的PCB布局,可以采用影印的方式,将其印到胶片上,对于多层PCB板,每一层影印出来的胶片会按顺序排列。在本步骤中,需要对射频线层、相邻参考层、隔层参考层的层数、电路布局、布线走向、布线宽度等进行预先设计。更为具体的,在相邻参考层中预先设计第一局部区域和第二局部区域,在射频线层中预先布置射频走线,在射频线层中,通过预先设置,使得与第二局部区域相对应的射频走线的宽度大于与第一局部区域相对应的射频走线宽度。而在隔层参考层中,在与第二局部区域对应的位置处设置参考地。
在本步骤中,还必然包括必要的材料准备,例如准备制备层叠PCB板的芯板(覆铜板)、半固化片、铜箔等。在本步骤中,也包含了开料的过程,也就是将原始的芯板切割成能在产线上制作的板子的过程。切割后的芯板也需要进行清洗,避免导致最后的电路短路或者断路。以图5中8层层叠PCB板为例,需要3张芯板和2张铜箔。其中,3张芯板上两侧的铜箔可以设计为内层电路层(L2~L7),而2张铜箔上可以设计为外层电路层。
步骤2、内层干膜。
具体的,内层干膜是将内层线路图形转移到PCB板上的过程。内层干膜包括内层贴膜、曝光显影、内层蚀刻等多道工序。内层贴膜就是在芯板的铜板表面贴上一层感光膜。曝光显影就是将贴好膜的板进行曝光,透光的部分被固化,形成保护膜。然后经过显影,褪掉没有固化的干膜,将贴有固化保护膜的板进行蚀刻。再经过退膜处理,内层电路层的线路图形就被转移到铜板上了。
步骤3、层压。
层压就是借助于半固化片的粘合性将隔层线路粘结成整体的过程。当然,在层压前,各芯板需要预先打对位孔,以便于各层电路进行对齐。层压过程将离散的多层板与半固化片一起压制成所需要的层数和厚度的多层板。为了提高效率和避免内层板的损坏,层压的步骤一般仅执行一次。
步骤4、钻孔。
完成层压步骤的多层板的各层线路之间还是不连通的。本步骤的钻孔就是为了使得线路板层间产生通孔。
步骤5、镀铜。
本步骤以铜化学沉积的方式在各层线路板层间的通孔壁上堆积一层导电的铜,从而实现不同层线路的导通。
步骤6、外层干膜。
总体上,外层干膜的工艺流程与内层干膜的工艺流程相类似,其实现的是将外层电路层的布局转移到PCB板上。本步骤的外层干膜作业是在层压、钻孔、镀铜的步骤之后,目的在于对外层电路层进行保护,避免这些步骤对外层电路层造成损坏。
步骤7、成型工艺。
本步骤包括电镀、阻焊等工艺步骤,具体可参见现有技术,这里就不再赘述。
步骤8、包装测试。
上述本实施例中的层叠PCB板的制备方法中,射频线层制备于内层干膜步骤中形成的内层电路层上,或者射频线层制备于外层干膜步骤中形成的外层电路层上,又或者采用二者的结合,同时制备于内层电路层上和外层电路层上。当射频线层制备于内层干膜步骤中形成的内层电路层,射频线层中的射频走线的布线方式为内层带状线;当射频线层制备于所述外层干膜步骤中形成的外层电路层,所述射频线层中的射频走线的布线方式为表面微带线。同时,需要在射频线层对应的相邻参考层上进行挖空处理,可以采用常规的刻蚀工艺或其他起到相同挖空效果的工艺即可。
本申请实施例中的层叠PCB板中,射频线层、相邻参考层、隔层参考层是相邻的三层电路层。在设计方式上,一共有五种情形:
(1)射频线层为内层电路层,且隔层参考层也为内层电路层;
(2)射频线层为内层电路层,而隔层参考层为外层电路层;
(3)射频线层为外层电路层,而隔层参考层设计为内层电路层;
(4)射频线层同时设计在内层电路层和外层电路层,且隔层参考层为内层电路层(即外层电路层不作为隔层参考层);
(5)射频线层同时设计在内层电路层和外层电路层,且另一外层电路层作为隔层参考层。
上述本申请实施例提供的层叠PCB板的制备方法,所制备的层叠PCB板,既可以很好地抑制射频线层中射频线阻抗,也能较好地控制层叠PCB板的成本。
对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其他的具体形式实现本申请。
因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本申请内。不应将权利要求中的任何附关联图标记视为限制所涉及的权利要求。
此外,显然“包括”一词不排除其他单元或步骤,单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第二等词语用来表示名称,而并不表示任何特定的顺序。
最后应说明的是,以上实施例仅用以说明本申请的技术方案而非限制,尽管参照较佳实施例对本申请进行了详细说明,本领域的普通技术人员应当理解,可以对本申请的技术方案进行修改或等同替换,而不脱离本申请技术方案的精神和范围。
Claims (10)
1.一种层叠PCB板,其特征在于,所述层叠PCB板中至少包括:射频线层、相邻参考层以及隔层参考层;所述射频线层上布置有射频走线,所述射频线层、所述相邻参考层以及所述隔层参考层依次层叠排布;
所述相邻参考层包括:设置有参考地的第一局部区域,以及由挖空层形成的第二局部区域;
所述隔层参考层中,与所述第二局部区域相对应的位置处设置有参考地。
2.根据权利要求1所述的层叠PCB板,其特征在于,所述射频线层中,与所述第二局部区域相对应的射频走线的宽度大于与所述第一局部区域相对应的射频走线宽度。
3.根据权利要求1所述的层叠PCB板,其特征在于,所述射频线层设置于所述层叠PCB板中内层芯板上的一内层电路层。
4.根据权利要求3所述的层叠PCB板,其特征在于,在所述层叠PCB板中,在所述射频线层远离所述相邻参考层的一侧还设置有一电路层,所述电路层中为全局设置有参考地的电路层,或者所述电路层在所述射频走线的对应区域局部设置有参考地。
5.根据权利要求1所述的层叠PCB板,其特征在于,所述射频线层设置于所述层叠PCB板中的外层电路层。
6.根据权利要求1所述的层叠PCB板,其特征在于,在所述射频线层中,所述射频线的布线方式包括表面微带线、内层带状线或两者的结合。
7.根据权利要求1至6任一项所述的层叠PCB板,其特征在于,在所述隔层参考层中,与所述第一局部区域相对应的位置处布置有射频控制走线或射频电源走线。
8.根据权利要求1至6任一项所述的层叠PCB板的制备方法,其特征在于,所述方法至少包括内层干膜、层压、钻孔、镀铜以及外层干膜的步骤;
所述射频线层制备于所述内层干膜步骤中形成的内层电路层上,和/或所述射频线层制备于所述外层干膜步骤中形成的外层电路层上;
在所述射频线层对应的相邻参考层上形成所述第二局部区域。
9.根据权利要求8所述的层叠PCB板的制备方法,其特征在于,在所述射频线层中,通过预先设置,使得与所述第二局部区域相对应的射频走线的宽度大于与所述第一局部区域相对应的射频走线宽度。
10.根据权利要求8所述的层叠PCB板的制备方法,其特征在于,当所述射频线层制备于所述内层干膜步骤中形成的内层电路层,所述射频线层中的射频走线的布线方式为内层带状线;
当所述射频线层制备于所述外层干膜步骤中形成的外层电路层,所述射频线层中的射频走线的布线方式为表面微带线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110525674.3A CN113286415A (zh) | 2021-05-14 | 2021-05-14 | 一种层叠pcb板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110525674.3A CN113286415A (zh) | 2021-05-14 | 2021-05-14 | 一种层叠pcb板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113286415A true CN113286415A (zh) | 2021-08-20 |
Family
ID=77278945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110525674.3A Pending CN113286415A (zh) | 2021-05-14 | 2021-05-14 | 一种层叠pcb板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113286415A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205408280U (zh) * | 2016-03-14 | 2016-07-27 | 索尔思光电(成都)有限公司 | 一种铜线焊盘阻抗匹配pcb结构 |
CN210519042U (zh) * | 2019-05-16 | 2020-05-12 | 浙江大华技术股份有限公司 | 射频连接器的pcb封装 |
CN211531426U (zh) * | 2020-03-12 | 2020-09-18 | 南京沁恒微电子股份有限公司 | 一种电路板 |
US20200408506A1 (en) * | 2017-12-22 | 2020-12-31 | Watch Out Sa | Three-dimensional target with a dual structure, device and method for optical measurement with such a target |
CN212573089U (zh) * | 2020-07-21 | 2021-02-19 | 上海麦骏电子有限公司 | 一种加强射频信号干扰及控制目标阻抗的pcb结构 |
-
2021
- 2021-05-14 CN CN202110525674.3A patent/CN113286415A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205408280U (zh) * | 2016-03-14 | 2016-07-27 | 索尔思光电(成都)有限公司 | 一种铜线焊盘阻抗匹配pcb结构 |
US20200408506A1 (en) * | 2017-12-22 | 2020-12-31 | Watch Out Sa | Three-dimensional target with a dual structure, device and method for optical measurement with such a target |
CN210519042U (zh) * | 2019-05-16 | 2020-05-12 | 浙江大华技术股份有限公司 | 射频连接器的pcb封装 |
CN211531426U (zh) * | 2020-03-12 | 2020-09-18 | 南京沁恒微电子股份有限公司 | 一种电路板 |
CN212573089U (zh) * | 2020-07-21 | 2021-02-19 | 上海麦骏电子有限公司 | 一种加强射频信号干扰及控制目标阻抗的pcb结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10674610B1 (en) | Multilayer rigid flexible printed circuit board and method for manufacturing the same | |
US8631567B2 (en) | Method of manufacturing rigid-flexible printed circuit board | |
EP1981314B1 (en) | Printed circuit board, fabrication method thereof and mainboard of terminal product | |
JP5198105B2 (ja) | 多層フレキシブルプリント配線板の製造方法 | |
US20080148562A1 (en) | Method for manufacturing multilayer flexible printed circuit board | |
KR20040061409A (ko) | 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법 | |
US20080202676A1 (en) | Method for manufacturing multilayer printed wiring board | |
JP2011040607A (ja) | 多層フレキシブルプリント配線板およびその製造方法 | |
JP2010016339A (ja) | 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法 | |
US6745463B1 (en) | Manufacturing method of rigid flexible printed circuit board | |
KR101055542B1 (ko) | 리지드-플렉서블 인쇄회로기판 및 그 제조방법 | |
EP1802187A2 (en) | Printed circuit board and manufacturing method thereof | |
CN113286415A (zh) | 一种层叠pcb板及其制备方法 | |
US20110005071A1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
JP2017045882A (ja) | フレキシブル基板及びその製造方法並びに電子装置 | |
JPH09232760A (ja) | 多層プリント配線板およびその製造方法 | |
JP2005116811A (ja) | 多層配線回路基板およびその作製方法 | |
KR100632564B1 (ko) | 경연성 인쇄회로기판 및 그 제조방법 | |
JP2003086943A (ja) | ケーブルを有するフレキシブルプリント基板およびその製造方法 | |
JP4385729B2 (ja) | キャパシタ素子内蔵多層回路板及びその製造方法 | |
CN218735224U (zh) | 一种lcp内埋式电感电路板 | |
JPH10163632A (ja) | プリント配線板及びその製造方法 | |
US20230239998A1 (en) | Method of manufacturing wiring substrate | |
US20200413529A1 (en) | Circuit board | |
JPH0818228A (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20230602 |
|
AD01 | Patent right deemed abandoned |