CN113284857A - 用于半导体封装件的外壳及相关方法 - Google Patents

用于半导体封装件的外壳及相关方法 Download PDF

Info

Publication number
CN113284857A
CN113284857A CN202110107165.9A CN202110107165A CN113284857A CN 113284857 A CN113284857 A CN 113284857A CN 202110107165 A CN202110107165 A CN 202110107165A CN 113284857 A CN113284857 A CN 113284857A
Authority
CN
China
Prior art keywords
housing
substrate
crimp
pins
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110107165.9A
Other languages
English (en)
Inventor
姚玉双
杨清
侯利虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN113284857A publication Critical patent/CN113284857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H01R12/585—Terminals having a press fit or a compliant portion and a shank passing through a hole in the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0207—Ultrasonic-, H.F.-, cold- or impact welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明题为“用于半导体封装件的外壳及相关方法”。本发明公开了一种用于包括多个压接引脚的半导体封装件的壳体。具体的实施方式包括轴，该轴包括第一端部和第二端部。第一端部可包括头部。压接引脚可包括被包括在第二端部处的接合部。接合部可包括从轴的最长长度基本上垂直地延伸的第一区段。接合部也可包括耦接到接合脚的成角度区段。接合脚可被配置为超声焊接到衬底。

Description

用于半导体封装件的外壳及相关方法
技术领域
本文件的各方面整体涉及半导体封装件。更具体的实施方式涉及功率 半导体器件封装件。
背景技术
半导体器件封装件通常安装到印刷电路板(PCB)、母板或其他元 件。半导体器件封装件可包括用于将封装件安装或耦接到PCB的元件。
发明内容
用于半导体封装件的压接引脚的实施方式可包括：轴，该轴包括第一 端部和第二端部。第一端部可包括头部。压接引脚可包括被包括在第二端 部处的接合部。接合部可包括从轴的最长长度基本上垂直地延伸的第一区 段。接合部也可包括耦接到接合脚的成角度区段。接合脚可被配置为超声 焊接到衬底。
用于半导体封装件的压接引脚的实施方式可包括以下各项中的一项、 全部或任一项：
轴可形成圆柱体。
轴可形成矩形棱柱。
接合脚的表面可与衬底基本上成平面。
压接引脚可被配置为从壳体延伸。
压接引脚也可被配置为模塑到壳体中。
压接引脚可被配置为将衬底电耦接到印刷电路板。
用于半导体封装件的外壳的实施方式可包括：壳体、从壳体延伸的多 个连接器以及从壳体延伸的多个压接引脚。多个压接引脚和多个连接器可 被模塑到壳体中。多个压接引脚以及多个连接器中的每个连接器的至少一 部分可被配置为超声焊接到衬底。
用于半导体封装件的外壳的实施方式可包括以下各项中的一项、全部 或任一项：
多个压接引脚中的每个压接引脚可包括具有第一端部和第二端部的 轴。第一端部可包括头部。
多个压接引脚中的每个压接引脚也可包括被包括在第二端部处的接合 部。接合部可包括从轴的最长长度基本上垂直地延伸的第一区段。接合部 也可包括耦接到接合脚的成角度区段。
接合脚的表面可与衬底基本上成平面。
轴可形成矩形棱柱。
封装件可不包括焊料。
压接引脚可仅被超声接合。
多个压接引脚中的每个压接引脚可被配置为将衬底电耦接到印刷电路 板。
形成用于半导体封装件的外壳的方法的实施方式可包括：将多个压接 引脚模塑到壳体中；将壳体放置在衬底上方；以及将多个压接引脚超声接 合到衬底。
形成用于半导体封装件的外壳的方法的实施方式可包括以下各项中的 一项、全部或任一项：
多个压接引脚中的每个压接引脚可被配置为将衬底电耦接到印刷电路 板。
压接引脚可不焊接。
压接引脚可仅被超声接合。
多个压接引脚中的每个压接引脚可包括具有第一端部和第二端部的 轴。第一端部可包括头部。
多个压接引脚中的每个压接引脚也可包括被包括在第二端部处的接合 部。接合部可包括从轴的最长长度基本上垂直地延伸的第一区段。接合部 也可包括耦接到接合脚的成角度区段。
接合脚的表面可与衬底基本上成平面。
对于本领域的普通技术人员而言，通过说明书和附图并且通过权利要 求书，上述以及其他方面、特征和优点将会显而易见。
附图说明
将在下文中结合附图来描述实施方式，在附图中类似标号表示类似元 件，并且：
图1示出了耦接到印刷电路板的多个半导体封装件；
图2示出了焊接到衬底的多个压接引脚；
图3示出了图2的多个压接引脚的偏移；
图4示出了耦接到半导体封装件的衬底的外壳；
图5示出了模塑到图4的封装件的壳体中的多个压接引脚；
图6示出了用于图5所示的半导体封装件的压接引脚的透视图；
图7是用于图5所示的半导体封装件的壳体的透视图，其中衬底被移 除；并且
图8示出了用于半导体封装件的壳体的俯视图，其中多个压接引脚和 多个连接器被移除。
具体实施方式
本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组 装工序或方法要素。本领域已知的符合预期用于半导体封装件的外壳的许 多附加部件、组装过程和/或方法要素将显而易见地与本公开的特定实施方 式一起使用。因此，例如，尽管本发明公开了特定实施方式，但是此类实 施方式和实施部件可包括符合预期操作和方法的本领域已知用于针对半导 体封装件的此类外壳以及实施部件和方法的任何形状、大小、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。
参见图1，示出了耦接到基板4的多个半导体衬底2。在各种实施方式 中，压接引脚可用于将每个半导体封装件2的衬底电耦接到印刷电路板4， 组装的衬底和基板耦接到该印刷电路板。在各种实施方式中，压接引脚6 将每个半导体封装件2的部件电耦接并机械耦接到母板的外部部件、或印 刷电路板4、或其他外部部件。如图所示，基板大于衬底中的任一个衬底， 并且衬底2各自单独地耦接/接合到基板的最大平面表面上的单独位置。在 各种实施方式中，作为非限制性示例，衬底可以是直接接合铜(DBC)衬 底、活性金属钎焊(AMB)衬底、绝缘金属衬底技术(IMST)衬底、层压 衬底、氮化铝衬底、氮化硼衬底或任何其他衬底类型。作为非限制性示 例，各种实施方式中的基板由金属、金属合金、一个或多个金属层、陶瓷 或任何其他导热材料类型制成。
参见图2，示出了焊接到每个衬底8的多个压接引脚6的侧视图，然后 这些压接引脚与其中具有多个引脚的基板耦接。在该文档公开的各种封装 件实施方式中，可采用各种引脚/连接器类型，作为非限制性示例，包括压 接引脚、直引脚、柔性引脚、成角度引脚和任何其他引线连接器类型。
参见图2和图3，因为衬底中的每个衬底单独地耦接到基板，并且基 板材料可以是与用于衬底本身不同的材料，所以在基板和衬底之间存在热 膨胀系数(CTE)失配。虽然这种CTE失配可能不会对每个衬底与基板之 间的接合造成问题，但是由于基板的CTE可能大于衬底的CTE，因此基板 在加热超过衬底时将趋于膨胀。由于图1和图2中的三个衬底单独地耦接 到基板，因此基板在沿其最长尺寸加热时自由膨胀，而不受连续衬底材料 条的限制。基板在封装件制造期间热膨胀的影响是基板导致基板的最长尺 寸的最末端部上的引脚以及基板的最短尺寸的每一侧处的引脚相对于彼此 移位。
此外，在封装件制造工艺期间，用于将压接引脚6耦接到衬底8的焊 料也可导致压接引脚6在适当位置浮动、弯曲或移位，从而导致与成品封 装件结构中的设计位置的附加偏移。图3示出了在制造工艺的引脚焊料回 流步骤期间仅由于基板在基板的最长尺寸的最末端部处的膨胀而引起的引 脚的相对移动的方向。如图所示，最左侧引脚的移动可为最多至约 0.29mm，并且最右侧引脚的移动可彼此相距最多至约0.29mm，从而在各 种实施方式中导致在特定实施方式中约0.7mm的总偏移。因此，焊料回流 步骤之后的压接引脚偏移可使得将压接引脚插入/适当地附接到印刷电路板 (PCB)或母板可能是困难的或不可能的，因为PCB包括位于压接引脚中 的每个压接引脚的原始设计位置处的孔。因为压接引脚的头部在制造期间 由于翘曲/偏移而移动，所以压接引脚的头部的插入可能是困难的或不可能的。在制造之后不能将引脚插入PCB中导致良率降低，在一些实施方式 中，该良率降低可高达所制造封装件的20％。
参见图4，示出了半导体封装件实施方式。在各种实施方式中，封装 件包括外壳/壳体10，该外壳/壳体形成围绕耦接到衬底的一个或多个半导 体管芯的腔体。在各种实施方式中，在完成半导体封装件的组装之后，可 以用封装剂或灌封化合物填充腔体，其中作为非限制性示例，该封装剂或 灌封化合物是树脂、环氧树脂、聚合物、硅树脂或任何其他保护材料。然 而，在其他实施方式中，腔体可保持未填充或仅部分填充。在一些实施方 式中，外壳可包括盖(无论是单独形成的还是一体形成的)，该盖可在其 中包括灌封化合物开口，该灌封化合物开口允许施加封装剂或灌封化合 物。在其他实施方式中，盖可不在其中包括灌封化合物开口。在各种实施 方式中，电连接器中的一个或多个电连接器延伸穿过盖，但是在其他实施 方式中，一个或多个电连接器可不延伸穿过盖。
在各种半导体封装件实施方式中，作为非限制性示例，耦接到衬底的 一个或多个管芯可包括一个或多个功率半导体管芯、一个或多个功率金属 氧化物半导体场效应晶体管(功率MOSFET)、一个或多个绝缘栅双极晶 体管(IGBT)、二极管、整流器、或具有任何其他半导体器件类型的半导 体管芯。在图4所示的实施方式中，包括三个衬底，并且壳体耦接在三个 衬底上方，但是在各种实施方式中可包括更少或更多衬底。三个衬底耦接 到如图1至图3所示的基板。在各种实施方式中，基板可用作散热器并且 具有形成于该基板中或耦接到该基板的各种热传递特征部(引脚、翅片 等)，这些热传递特征部被设计成将热量传递到热传递流体。在其他实施 方式中，基板可被设计成耦接到散热器，然后该散热器接触热传递流体。 在一些实施方式中，可以省略基板，并且衬底的与管芯相背对的表面可以 直接耦接到散热器等。衬底可以是该文档公开的任何衬底，作为非限制性 示例，包括直接接合铜(DBC)衬底、活泼金属钎焊(AMB)衬底、绝缘 金属衬底(IMS)、陶瓷衬底以及任何其他衬底类型。
仍然参见图4，封装件包括外壳/壳体10，如图所示。在各种实施方式 中，壳体包括从壳体10延伸的多个连接器12。这些连接器12用作半导体 封装件中的衬底的电源/接地连接部。如图所示，并且在各种实施方式中， 连接器12可以从壳体10向外延伸并且与半导体封装件的最长平面尺寸平 行。在各种实施方式中，连接器12可包括由任何导电材料制成的平坦平面 表面，并且可包括开口或以其他方式被成形用于在连接器12的第一端部处 将半导体封装件机械连接并电连接到PCB。在连接器12的第二端部处，连 接器12通过多个弯曲区段耦接到衬底，该多个弯曲区段耦接到沿每个衬底 的边缘的位置，这些位置将连接器12放置成与每个衬底上的各种管芯电连 接。这些弯曲区段中的每个弯曲区段可具有如图4和图5所示的那些的S 形状。在其他实施方式中，弯曲区段可包括一个或多个基本上90度的弯曲 部。在其他实施方式中，连接器12中可以不包括弯曲区段，并且它们可以 是平面的，因为它们延伸穿过壳体的材料并接合到衬底的边缘。在图4至 图5所示的连接器12实施方式中，连接器的弯曲区段被设计成允许所有弯 曲区段在围绕壳体的相同水平处以及在与多个压接引脚14相同的水平处接 触衬底的表面。
如图所示，多个压接引脚14从壳体10的材料延伸/延伸到壳体的材料 中。在图4至图5所示的实施方式中，在壳体本身的制造期间，多个压接 引脚14中的一个或多个压接引脚和多个连接器12中的一个或多个连接器 被模塑到壳体10中。在使用模塑技术制成壳体10的情况下，可在模具中 采用夹具或其他装置以在模塑工艺期间将压接引脚和/或连接器保持在适当 位置。如图所示，为了容纳压接引脚，壳体的结构中可包括一个或多个肋 和/或一个或多个支撑件，以允许壳体的材料围绕那些压接引脚。在压接引 脚14/连接器12被模塑到壳体10的材料中的情况下，壳体10本身在设计 位置处物理地支撑压接引脚14/连接器22，直到引脚/连接器与衬底耦接。 由于壳体能够将压接引脚和/或连接器保持在适当位置，因此压接引脚14中 的一个或多个压接引脚以及多个连接器12中的每个连接器的至少一部分可 经由超声焊接耦接到衬底16。
在各种实施方式中，可使用超声焊接来耦接压接引脚14和连接器12 中的一些；在其他实施方式中，可使用超声焊接来耦接所有压接引脚14和 连接器12。在可使用超声焊接来耦接所有压接引脚和连接器的情况下，不 使用焊料来耦接引脚/连接器，并因此可消除钎焊工艺和对应的回流步骤。 由于在引脚/连接器附接步骤处消除衬底的热处理，因此在各种实施方式中 可以基本上减轻或消除用于封装件中的基板的CTE的影响。在仅采用超声接合的情况下，在此类特定实施方式中，封装件不包括焊料。因此，压接 引脚14不钎焊到衬底16，并且仅超声焊接到衬底16。能够超声焊接每个 引脚确实需要/允许用于将压接引脚14耦接到衬底16的一些具体结构。讨 论每个压接引脚14的具体结构，并且将在下文中参考图6详细描述。
如前所述，在各种实施方式中，衬底16的与管芯的表面相背对的底表 面可以耦接到一个或多个散热器、散热片、散热管等，以在操作期间从一 个或多个管芯吸走热量。在其他各种实施方式中，基板可以在衬底与散热 片/散热器/散热管等之间使用。
参见图5，示出了图4的封装件实施方式的细部图，其示出了模塑到 图4的外壳的壳体中的多个压接引脚。如图所示，多个压接引脚14被模塑 到壳体10中。如图所示，在制造半导体封装件的方法的实施方式中，在半 导体封装件的形成期间，将壳体10放置在衬底16上方。此时，在制造工 艺中，然后将多个压接引脚14连同一个或多个连接器超声接合到衬底16。 然后封装件进行到附加制造步骤，该附加制造步骤包括将外壳放置在封装 件上方、施加灌封化合物/封装剂或任何其他所需封装件制造工艺。因为在 制造半导体封装件(如本文中仅使用超声接合的那些)的方法的各种实施 方式中，不使用焊料将压接引脚14接合到衬底16。因此，可减少或完全消 除焊料回流加热步骤以及由焊接导致的压接引脚偏移的相应形成。在各种 实施方式中，在压接引脚14已接合于其上之后，可不使用封装化合物来包 封封装件的元件。
参见图6，示出了用于半导体封装件(如图5所示的那些)的压接引 脚的近距离视图。压接引脚包括轴18。在各种实施方式中，轴18可形成矩 形棱柱，如图所示，或者其可形成圆柱体，或者其可形成任何其他闭合形 状。如图所示，可在引脚14的轴18的材料中形成各种锁定/导向/支撑结构 和/或凹部。如图所示，压接引脚也包括第一端部20和第二端部22，如图 所示。压接引脚的第一端部20包括头部24。引脚的头部24的多种可能结 构可用于各种实施方式中，作为非限制性示例，包括具有穿过其的开口的 头部、具有在其中的开口的头部、S形头部、具有矩形棱柱形状的头部、具 有圆柱形形状的头部、或任何其他压接引脚头部形状或设计。如图所示， 压接引脚也包括作为压接引脚的第二端部22的一部分的接合部25。如图所 示，接合部25包括从轴18的最长长度基本上垂直地延伸的第一区段26。 如图所示，接合部也包括成角度区段28，该成角度区段耦接到第一区段26 并且也耦接到接合脚30。如图所示，压接引脚14的接合脚30的表面在其 耦接到衬底16时与该衬底基本上成平面。在特定实施方式中，接合脚30 被设计成超声焊接到衬底。因为成角度区段28在引脚的轴18的端部与衬 底之间形成空间，所以可增强/实现在接合脚30上使用超声接合的能力。类 似的成角度区段和接合脚可用于包括在封装件中的各种连接器，以使它们 能够与衬底16超声接合。
参见图7，壳体10的实施方式被示出为与图4所示的衬底分开。在该 实施方式中，压接引脚14被示出为模塑到壳体中。如图所示，压接引脚14 被模塑到作为壳体10的一部分的各种突出32、34，肋36、38或网格40、 42中。在各种实施方式中，各种突出、肋和/或网格可存在于所有情况设计 中，或者它们可被具体地设计成容纳每个衬底和/或管芯设计的具体压接引 脚布置。同样也示出了模塑到壳体的材料中的连接器12。同样如图所示， 可包括被设计成与盖(未示出)接合的锁定突出44，该盖放置在开口上 方，封装件的衬底和管芯在该开口中延伸。该盖用作衬底和管芯上方的保 护罩。在一些实施方式中，在将衬底耦接到封装件并且将压接引脚和连接 器超声焊接到衬底之后，可将灌封化合物或封装剂分配在衬底和管芯的表 面上方。然后将盖放置在灌封化合物或封装剂上方。在其他实施方式中， 可以首先将盖放置在壳体上方，并且可以使用灌封化合物开口将灌封化合 物或封装剂分配在衬底和管芯上方。然而，在其他实施方式中，可以不使 用灌封化合物或封装剂，并且可以仅将盖通过锁定突出44锁定在壳体中的 开口上方的适当位置。
参见图8，示出了壳体10的实施方式的俯视图，其中所有连接器和压 接引脚被移除。在该视图中，可更好地看到突出32、34，肋36、38和网格 40、42的轮廓。另外，在该视图中，壳体10中连接器水平延伸穿过壳体 10的材料的位置46是可见的。还示出了在封装件的长度上对角取向的各种 对准突出48、50的位置。这些对准突出48、50可用于帮助将半导体封装 件与压接引脚插入其中的母板或其他插座对准。虽然在图8所示的实施方 式中，每个衬底周围的区域主要仅由壳体10的材料加框，但在其他实施方 式中，可采用延伸跨过或横贯每个加框区域的附加交叉肋或结构，以支撑 模塑到交叉肋或结构中的附加压接引脚和/或其他连接器。可使用该文档公 开的原理为各种压接引脚和/或电连接器设计许多不同的壳体支撑件设计。
在各种方法实施方式中，该方法可包括其中多个压接引脚中的每个压 接引脚被配置为与印刷电路板电耦接。
在各种方法实施方式中，该方法可包括其中多个压接引脚中的每个压 接引脚包括轴，该轴包括第一端部和第二端部，第一端部包括头部。
在各种方法实施方式中，接合脚的表面可与衬底基本上成平面。
在各种压接引脚实施方式中，压接引脚可被配置为从壳体延伸。
在各种压接引脚实施方式中，压接引脚可被配置为模塑到壳体中。
在各种压接引脚实施方式中，压接引脚可被配置为将衬底电耦接到印 刷电路板。
在各种外壳实施方式中，多个压接引脚中的每个压接引脚包括轴，该 轴包括第一端部和第二端部，第一端部包括头部。
在各种外壳实施方式中，压接引脚的轴可包括矩形棱柱。
在以上描述涉及用于半导体封装件的壳体的特定实施方式和实施部 件、子部件、方法和子方法的地方，将容易明白，可在不脱离其实质的情 况下作出大量修改，并且这些实施方式、实施部件、子部件、方法和子方 法可应用于用于半导体封装件的其他壳体。

Claims (10)

1.一种用于半导体封装件的压接引脚，包括：
轴，所述轴包括第一端部和第二端部，所述第一端部包括头部；
接合部，所述接合部被包括在所述第二端部处，所述接合部包括从所述轴的最长长度基本上垂直地延伸的第一区段，所述接合部还包括耦接到接合脚的成角度区段；
其中所述接合脚被配置为超声焊接到衬底。
2.根据权利要求1所述的压接引脚，其中所述轴包括圆柱体或矩形棱柱中的一者。
3.根据权利要求1所述的压接引脚，其中所述接合脚的表面与所述衬底基本上成平面。
4.一种用于半导体封装件的外壳，包括：
壳体；和
多个连接器，所述多个连接器从所述壳体延伸；和
多个压接引脚，所述多个压接引脚从所述壳体延伸；
其中所述多个压接引脚和所述多个连接器被模塑到所述壳体中；并且
其中所述多个压接引脚以及所述多个连接器中的每个连接器的至少一部分被配置为超声焊接到衬底。
5.根据权利要求4所述的外壳，其中所述多个压接引脚中的每个压接引脚还包括被包括在第二端部处的接合部，所述接合部包括从轴的最长长度基本上垂直地延伸的第一区段，所述接合部还包括耦接到接合脚的成角度区段。
6.根据权利要求5所述的外壳，其中所述接合脚的表面与所述衬底基本上成平面。
7.根据权利要求4所述的外壳，其中所述压接引脚仅被超声接合。
8.一种形成用于半导体封装件的外壳的方法，包括：
将多个压接引脚模塑到壳体中；
将所述壳体放置在衬底上方；以及
将所述多个压接引脚超声接合到所述衬底。
9.根据权利要求8所述的方法，其中所述压接引脚仅被超声接合。
10.根据权利要求8所述的方法，其中所述多个压接引脚中的每个压接引脚还包括被包括在第二端部处的接合部，所述接合部包括从轴的最长长度基本上垂直地延伸的第一区段，所述接合部还包括耦接到接合脚的成角度区段。
CN202110107165.9A 2020-02-20 2021-01-27 用于半导体封装件的外壳及相关方法 Pending CN113284857A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/796,260 US20210265248A1 (en) 2020-02-20 2020-02-20 Housings for semiconductor packages and related methods
US16/796,260 2020-02-20

Publications (1)

Publication Number Publication Date
CN113284857A true CN113284857A (zh) 2021-08-20

Family

ID=77176338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110107165.9A Pending CN113284857A (zh) 2020-02-20 2021-01-27 用于半导体封装件的外壳及相关方法

Country Status (3)

Country Link
US (1) US20210265248A1 (zh)
CN (1) CN113284857A (zh)
DE (1) DE102021000800A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6897623B2 (ja) * 2018-04-04 2021-06-30 株式会社オートネットワーク技術研究所 コネクタ
US20230361011A1 (en) * 2022-05-04 2023-11-09 Semiconductor Components Industries, Llc Molded power modules
US20240055334A1 (en) 2022-08-09 2024-02-15 Semiconductor Components Industries, Llc Transfer molded power modules and methods of manufacture

Also Published As

Publication number Publication date
US20210265248A1 (en) 2021-08-26
DE102021000800A1 (de) 2021-08-26

Similar Documents

Publication Publication Date Title
CN113284857A (zh) 用于半导体封装件的外壳及相关方法
CN102456652B (zh) 功率半导体装置
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JP5566289B2 (ja) 電力半導体回路装置およびその製造方法
JPH08130273A (ja) 半導体装置およびその製造方法
JP2008244473A (ja) スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法
JP2009532912A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
JP2008124468A (ja) 電力モジュール
CN111952200A (zh) 半导体模块、半导体模块的制造方法以及段差治具
JP2003249624A (ja) 半導体装置
US11315856B2 (en) Leadframe with sockets for solderless pins
US10366933B2 (en) Case having terminal insertion portion for an external connection terminal
US7069653B2 (en) Method for electrically connecting a semiconductor component to an electrical subassembly
US6333550B1 (en) Surface mount semiconductor diode device
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
CN113571484A (zh) 功率模块用连接结构及其制备方法、功率模块
JP2004281804A (ja) 回路基板
CN111769090A (zh) 塑封功率模块、塑封模具及塑封方法
JP2009164511A (ja) 半導体装置およびその製造方法
US5817987A (en) Circuit board housing with molded in heat tab
US20210335689A1 (en) Semiconductor power device with press-fit mounting
CN215815851U (zh) 功率模块用连接结构及功率模块
US6979900B2 (en) Integrated circuit package with integral leadframe convector and method therefor
JP3599566B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination