CN113270365A - 阵列基板的制作方法及阵列基板 - Google Patents

阵列基板的制作方法及阵列基板 Download PDF

Info

Publication number
CN113270365A
CN113270365A CN202110536901.2A CN202110536901A CN113270365A CN 113270365 A CN113270365 A CN 113270365A CN 202110536901 A CN202110536901 A CN 202110536901A CN 113270365 A CN113270365 A CN 113270365A
Authority
CN
China
Prior art keywords
array substrate
processed
region
photoresist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110536901.2A
Other languages
English (en)
Other versions
CN113270365B (zh
Inventor
陈红利
蒋雷
杨宇丹
邱涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu CEC Panda Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110536901.2A priority Critical patent/CN113270365B/zh
Publication of CN113270365A publication Critical patent/CN113270365A/zh
Application granted granted Critical
Publication of CN113270365B publication Critical patent/CN113270365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板的制作方法及阵列基板，制作方法包括：提供阵列基板，所述阵列基板包括设置在衬底基板上的扫描线和数据线，所述扫描线和所述数据线交叉设置并限定出多个像素区；沉积透明导电薄膜形成透明导电薄膜，在所述透明导电薄膜上涂布光刻胶并进行曝光、显影和检查；通过光刻工艺去除所述待加工区域的光刻胶和透明导电薄膜，所述待加工区域位于所述像素区的边缘；对除所述待加工区域外的所述透明导电薄膜进行刻蚀，形成分别位于所述像素区内且互不连通的多个像素电极。本发明提供一种阵列基板的制作方法及阵列基板，可以有效改善像素间的短路缺陷。

Description

阵列基板的制作方法及阵列基板
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板。
背景技术
液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹持在阵列基板和彩膜基板之间的液晶分子层组成。阵列基板上设置有多条扫描线和数据线，扫描线和数据线交叉限定出像素区，像素区内设置有像素电极。
阵列基板上相邻的两个像素区之间，可能会存在像素电极层的残留，导致相邻两个像素电极短路。现有技术中，在像素电极形成后，通过阵列修复装置对残留的像素电极层进行剥离。
但是，由于相邻的两个像素区之间，扫描线或数据线的边缘处的像素电极层存在爬坡现象，导致使用镭射机剥离像素电极层时，很难剥离干净，仍难以解除像素间短路，从而导致显示面板的显示不良。
发明内容
本发明提供一种阵列基板的制作方法及阵列基板，可以有效改善像素间的短路缺陷。
本发明一方面提供一种阵列基板的制作方法，包括：
提供阵列基板，所述阵列基板包括设置在衬底基板上的扫描线和数据线，所述扫描线和所述数据线交叉设置并限定出多个像素区；
沉积形成透明导电薄膜；
在所述透明导电薄膜上涂布光刻胶并进行曝光、显影后，对像素区之间的区域进行检查，确定存在光刻胶残留的待加工区域；
通过镭射工艺去除所述待加工区域的光刻胶和透明导电薄膜；
对除所述待加工区域外的所述透明导电薄膜进行刻蚀，形成分别位于所述像素区内且互不连通的多个像素电极。
如上所述的阵列基板的制作方法，所述提供阵列基板，具体包括：
在衬底基板上沉积金属层，通过光刻工艺形成扫描线、存储电容电极和栅极；
依次沉积栅极绝缘层和半导体层，进行光刻工艺；
沉积金属层，通过光刻工艺形成数据线、源极、漏极和沟道；
沉积钝化层。
如上所述的阵列基板的制作方法，对所述待加工区域采用的镭射功率，不小于对所述金属层采用的镭射功率的1.2倍，对所述待加工区域采用的镭射次数，不小于对所述金属层采用的镭射次数的1.5倍。
如上所述的阵列基板的制作方法，所述待加工区域在所述衬底基板上的投影，与所述数据线在所述衬底基板上的投影之间，具有安全间距。
如上所述的阵列基板的制作方法，所述安全间距为2-3μm。
如上所述的阵列基板的制作方法，所述待加工区域在长度方向上的两端，分别超出所述待加工区域上残留的光刻胶的长度2-4μm，所述长度方向为所述待加工区域靠近的扫描线或数据线的延伸方向。
如上所述的阵列基板的制作方法，所述光刻胶修补装置对待加工区域的镭射方向为，自所述待加工区域的靠近所述像素区边缘的一侧向着远离所述像素区边缘的一侧。
如上所述的阵列基板的制作方法，所述通过镭射工艺去除所述待加工区域的光刻胶和透明导电薄膜具体包括：利用所述光刻胶修补装置上设置的遮蔽部件，在所述光刻胶修补装置对所述待加工区域光刻过程中遮蔽所述数据线。
如上所述的阵列基板的制作方法，所述阵列基板的制作方法还包括：检查所述阵列基板，采用阵列修正装置剥离相邻的所述像素区之间残留的透明导电薄膜。
本发明另一方面提供一种阵列基板，所述阵列基板采用如上所述的阵列基板的制作方法制成。
本发明实施例提供的阵列基板的制作方法及阵列基板，通过在像素电极层刻蚀前，对存在光刻胶残留的待加工区域进行镭射以同时去除该区域内的光刻胶和像素电极层，再对像素电极层进行刻蚀形成各个像素区内的像素电极，相比于现有技术中刻蚀像素电极后再剥离残留的像素电极层来说，金属线边缘爬坡处的残渣被刻蚀掉的成功率更高，从而可以有效保证避免像素间短路，降低显示不良率。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的像素区间发生短路的示意图；
图2为现有技术提供的阵列基板的结构示意图；
图3为图2中A的放大图；
图4为图3中B-B’的剖面示意图；
图5为图3中C-C’的剖面示意图；
图6为图3中D-D’的剖面示意图；
图7为现有技术提供的阵列基板在短路修复前的示意图；
图8为现有技术提供的阵列基板在短路修复后的示意图；
图9为本发明实施例提供的阵列基板在光刻胶修复前的剖面示意图；
图10为本发明实施例提供的阵列基板在光刻胶修复后的剖面示意图；
图11为本发明实施例提供的阵列基板在透明导电薄膜上涂布光刻胶的示意图；
图12为本发明实施例提供的阵列基板在去除了待加工区域的光刻胶和透明导电薄膜的示意图；
图13为本发明实施例提供的阵列基板在像素电极刻蚀完成后的示意图；
图14为本发明实施例提供的阵列基板上的异物、待加工区域和残留光刻胶的结构示意图；
图15为本发明实施例提供的阵列基板上的待加工区域的镭射方向的一种示意图；
图16为本发明实施例提供的阵列基板上的待加工区域的镭射方向的另一种示意图；
图17为本发明实施例提供的阵列基板上数据线被遮蔽保护的示意图。
附图标记：
11-扫描线；
12-数据线；
13-存储电容电极；
14-像素电极；
14’-残留像素电极；
15-栅极；
16-源极；
17-漏极；
18-半导体层；
20-衬底基板；
21-栅极绝缘层；
22-钝化层；
23-光刻胶；
24-透明导电薄膜；
31-待加工区域。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为现有技术提供的像素间发生短路的示意图。参考图1所示，矩形的细线框圈出的部分为相邻的两个像素区的间隙，像素电极的边缘不齐，相邻的两个像素区之间的区域内存在未剥离干净的像素电极，导致像素间可能发生短路，从而导致显示面板的显示不良。
图2为现有技术提供的阵列基板的结构示意图。参考图2所示，阵列基板包括扫描线11、数据线12、存储电容电极13和像素电极14，扫描线11和数据线12交叉设置以限定出像素区，像素电极14覆盖在像素区内，与至少部分存储电容电极13交叠设置，存储电容电极13和像素电极14之间可以形成存储电容。不难理解，多条扫描线11和多条数据线12呈阵列排布，围设出多个像素区，像素电极14与扫描线11、数据线12不重合，每个像素区内的像素电极14独立设置。
图3为图2中A的放大图，图4为图3中B-B’的剖面示意图，图5为图3中C-C’的剖面示意图。图3和图4所示结构构成阵列基板上的薄膜晶体管，包括栅极15、源极16、漏极17、半导体层18，栅极15设置在衬底基板20上，半导体层18位于栅极15上方且通过栅极绝缘层21隔开，源极16和漏极17同层设置，两者之间形成沟道，且两者覆盖在半导体层18上。栅极15和扫描线11连接，源极16和数据线12连接，漏极17和像素电极14连接。
上述阵列基板的制作过程为：在衬底基板20上沉积金属层，通过光刻工艺形成扫描线11、存储电容电极13和栅极15；依次沉积栅极绝缘层21和半导体层18，进行光刻工艺；沉积金属层，通过光刻工艺形成数据线12、源极16、漏极17和沟道；沉积钝化层22；沉积透明薄膜形成像素电极层，刻蚀后形成像素电极14。
图6为图3中D-D’的剖面示意图。参考图3和图6所示，像素电极14覆盖在钝化层22上，假如数据线12上方存在残留像素电极14’，残留像素电极14’在数据线12的边缘处存在爬坡现象，通过刻蚀不容易去除，容易发生图1的现象，残留像素电极14’造成像素间短路。
图7为现有技术提供的阵列基板在短路修复前的示意图，图8为现有技术提供的阵列基板在短路修复后的示意图。图7和图8中提供的阵列基板中，横向延伸的为扫描线，纵向延伸的数据线，像素电极层刻蚀形成各个像素区内的像素电极后，图7中矩形线框出的区域具有残留的像素电极，将残留像素电极通过阵列修正装置进行成片的剥离，得到图8所示的像素区。但是，由于上述的爬坡现象，导致使用镭射机剥离像素电极层时，很难剥离干净，金属线边缘爬坡处有像素电极层的残渣，因此可能仍难以解除像素间短路，失败率在12％左右。
在阵列基板制作完成后，使用镭射工艺剥离像素电极层时，如果解除像素间短路失败，后续的制作工艺中对于异物导致的像素间短路检出效果不佳，导致显示出黑点，引发显示不良。
基于上述问题，本发明实施例提供一种阵列基板的制作方法，通过在像素电极层刻蚀前，对像素区之间的区域内存在残留光刻胶，可能会导致像素间短路的待加工区域进行镭射，以同时去除该区域内的光刻胶和像素电极层，再对像素电极层进行刻蚀形成各个像素区内的像素电极，从而可以有效保证避免像素间短路。
以下参考附图和具体的实施例对本发明实施例提供的阵列基板的制作方法进行阐述。
图9为本发明实施例提供的阵列基板在光刻胶修复前的剖面示意图，图10为本发明实施例提供的阵列基板在光刻胶修复后的剖面示意图，图9和图10中的剖面位置对应于图3中的D-D’处。参考图9和图10，并结合参考图2-图6所示，本发明实施例提供的阵列基板的制作方法，包括以下步骤：
首先，在衬底基板20上沉积金属层，通过光刻工艺形成扫描线11、存储电容电极13和栅极15；接着，依次沉积栅极绝缘层21和半导体层18，进行光刻工艺；然后，沉积金属层，通过光刻工艺形成数据线12、源极16、漏极17和沟道；接着，沉积钝化层22，并在钝化层22上开设过孔。
在钝化层22完成的基础上，如图9所示，下一步，沉积形成透明导电薄膜24，在透明导电薄膜24上涂布光刻胶23并进行曝光、显影后，对像素区之间的区域进行检查，确定存在光刻胶残留的待加工区域31。
需要说明的是，透明导电薄膜24可以由氧化铟锡ITO制成，用来形成像素电极14。透明导电薄膜24沉积在上述钝化层22上开设的过孔中，可以起到连接像素电极14和钝化层22下的漏极17的作用。
下一步，如图9和图10所示，可以采用光刻胶修补装置，通过镭射工艺去除待加工区域31的光刻胶23和透明导电薄膜24。
需要说明的是，待加工区域31位于相邻的两个像素区的之间的区域内，例如可以位于扫描线11或数据线12的上方，该处由于金属线的设置而表面不够平整，导致发生光刻胶残留的可能性较高，并且，如果像素区之间的区域内掉落异物，可会提高光刻胶残留的可能性。光刻胶残留会导致后续对透明导电薄膜24刻蚀形成像素电极14过程中，该区域内的透明导电薄膜24发生残留，可能会导致像素间短路。
本申请实施例中，对待加工区域31内的光刻胶23和透明导电薄膜24同时进行镭射去除，可以提高待加工区域31内的光刻胶23和透明导电薄膜24的去除效果。
在对待加工区域31内的光刻胶23和透明导电薄膜24去除之后，下一步，对除待加工区域31外的透明导电薄膜24进行刻蚀，然后清洗光刻胶，形成分别位于像素区内且互不连通的多个像素电极14。
图11为本发明实施例提供的阵列基板在透明导电薄膜上涂布光刻胶的示意图，图12为本发明实施例提供的阵列基板在去除了待加工区域的光刻胶和透明导电薄膜的示意图，图13为本发明实施例提供的阵列基板在像素电极刻蚀完成后的示意图。参考图11-图13所示，相对于现有技术在像素电极14刻蚀完成后，再对像素间短路缺陷进行修补，本申请实施例中，则在像素电极14刻蚀之前将待加工区域31进行预先刻蚀，去除待加工区域31内的光刻胶和透明导电薄膜，金属线边缘爬坡处的残留光刻胶和透明导电薄膜残渣经过刻蚀后，可以保证去除的更加干净，从而有效避免像素间短路，避免显示不良。
上述实施例中，对待加工区域31的具体加工工艺为，光刻胶修补装置采用266nm的镭射较高能量，根据去除效果与其它线路的损伤程度定义修正范围和方式，以同时剥离待加工区域31内的光刻胶23和透明导电薄膜24。
其中，光刻胶23的厚度可以为1.6μm左右，透明导电薄膜24的膜厚可以为0.09μm左右，为了同时去除待加工区域31内的光刻胶23和透明导电薄膜24，达到理想的修正效果，对待加工区域31的镭射功率应大于对金属层的镭射功率，镭射次数相应增加。其中，对金属层的镭射指的是光刻形成扫描线11、存储电容电极13、栅极15、数据线12、源极16、漏极17各工艺过程中的镭射。
本发明实施例中，对待加工区域31采用的镭射功率，不小于对金属层采用的镭射功率的1.2倍，对待加工区域31采用的镭射次数，不小于对金属层采用的镭射次数的1.5倍。
在一种可能的实施方式中，假设对金属层的镭射功率为β，镭射次数为R，经试验可测得，对待加工区域31采用镭射功率1.2β，镭射次数0.5R时，去除光刻胶23和透明导电薄膜24的成功率为30％；采用镭射功率1.2β，镭射次数R时，去除光刻胶23和透明导电薄膜24的成功率为70％；采用镭射功率1.2β，镭射次数1.5R时，去除光刻胶23和透明导电薄膜24的成功率为97％。
图14为本发明实施例提供的阵列基板上的异物、待加工区域和残留光刻胶的结构示意图，其中圆形阴影区域代表异物。需要说明的是，异物的形状和尺寸在本发明实施例中不做具体限制，图示圆形仅为示例，残留的光刻胶23的形状和尺寸在本发明实施例中不做具体限制，图示椭圆形仅为示例。
参考图14所示，待加工区域31在衬底基板上的投影，与数据线12在衬底基板上的投影之间，具有安全间距d1，该安全间距d1可以为2-3μm。该安全间距d1也可以为视作数据线12与相邻的存储电容电极的间距。设置该安全间距d1，可以避免对待加工区域31镭射时损伤到数据线12。
另外，待加工区域31在长度方向上的两端，分别超出待加工区域31上残留的光刻胶23的长度2-4μm，如图14中d2所示，其中，该长度方向为待加工区域31靠近的扫描线或数据线12的延伸方向。这样设置，可以保证将残留的光刻胶23镭射去除，以确保预防像素间短路。
图15为本发明实施例提供的阵列基板上的待加工区域的镭射方向的一种示意图，图16为本发明实施例提供的阵列基板上的待加工区域的镭射方向的另一种示意图，其中圆形阴影区域代表异物，黑色箭头代表镭射方向。参考图15和图16所示，光刻胶修补装置对待加工区域31的镭射方向为，自待加工区域31的靠近像素区边缘的一侧向着远离像素区边缘的一侧。
针对异物类像素间短路缺陷，多次镭射后，光刻胶23可能会包裹着异物形成残渣向着同一方向聚集，假如蚀刻没有方向性，残渣单方向聚集容易导致刻蚀不干净，不利于避免像素间短路。根据异物的位置和形态的不同，可以使光刻胶修补装置具有不同的镭射方向，镭射方向远离相邻两个像素区的间隙，以提高刻蚀的干净程度。
在一种具体的实施方式中，例如图15和图16中，扫描线11纵向延伸，数据线12横向延伸。图15中左侧的异物，会导致纵向相邻两像素短路，待加工区域31位于左上像素区内，镭射方向为向上；右侧的异物，会导致横向相邻两像素短路，待加工区域31位于左下像素区内，镭射方向为向左。图16中左侧的异物，会导致纵向相邻两像素短路，待加工区域31位于左下像素区内，镭射方向为向下；右侧的异物，会导致横向相邻两像素短路，待加工区域31位于右上像素区内，镭射方向为向右。
图17为本发明实施例提供的阵列基板上数据线被遮蔽保护的示意图，图中横向延伸的为数据线，数据线周侧的暗线表示出数据线被遮蔽保护的范围。参考图17所示，在一种可能的实施方式中，光刻胶修补装置上设置有遮蔽部件，遮蔽部件用于在光刻胶修补装置对待加工区域光刻过程中遮蔽数据线。光刻胶修补装置的镭射精度受到限制，且对待加工区域镭射过程中镭射功率较高，因此很难完全避免损伤到数据线。因此，通过光刻胶修补装置上的遮蔽部件遮蔽数据线，形成保护区，可以保证数据线在待加工区域加工过程中不会被损伤。
在上述实施例的基础上，本发明实施例提供的阵列基板的制作方法还可以包括：检查阵列基板，采用阵列修正装置剥离相邻的像素区之间残留的透明导电薄膜。在阵列基板上的像素电极刻蚀完成后，再次检查像素区之间是否残留透明导电薄膜并利用阵列修正装置进行剥离修复，可以进一步保证避免像素间短路的可靠性。
本发明实施例提供的阵列基板的制作方法，通过在像素电极层刻蚀前，对易发生短路的待加工区域进行镭射以同时去除该区域内的光刻胶和像素电极层，再对像素电极层进行刻蚀形成各个像素区内的像素电极，相比于现有技术中刻蚀像素电极后再剥离残留的像素电极层来说，金属线边缘爬坡处的残渣被刻蚀掉的成功率更高，从而可以有效保证避免像素间短路，降低显示不良率。此外，通过控制镭射能量、镭射次数、待加工区域与残留光刻胶的距离、与数据线的间隙、镭射方向、遮蔽数据线等因素，可以在保证避免像素间短路的同时，有效保证数据线不被损伤，从而保证产品良率。
本发明另一方面提供一种阵列基板，该阵列基板采用如上实施例提供的阵列基板的制作方法制成。
该阵列基板包括扫描线11、数据线12、存储电容电极13、像素电极14和薄膜晶体管，扫描线11和数据线12交叉设置以限定出像素区，像素电极14覆盖在像素区内，与至少部分存储电容电极13交叠设置，存储电容电极13和像素电极14之间可以形成存储电容。多条扫描线11和多条数据线12呈阵列排布，围设出多个像素区，像素电极14与扫描线11、数据线12不重合，每个像素区内的像素电极14独立设置。薄膜晶体管包括栅极15、源极16、漏极17、半导体层18，栅极15设置在衬底基板20上，半导体层18位于栅极15上方且通过栅极绝缘层21隔开，源极16和漏极17同层设置，两者之间形成沟道，且两者覆盖在半导体层18上。栅极15和扫描线11连接，源极16和数据线12连接，漏极17和像素电极14连接。
本发明实施例提供的阵列基板的结构与现有的阵列基板的结构类似，本实施例中，附图只是示出了阵列基板的部分结构，对于其他器件的详细结构，可以参见现有的阵列基板中对应的结构，在此不再赘述。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
提供阵列基板，所述阵列基板包括设置在衬底基板上的扫描线和数据线，所述扫描线和所述数据线交叉设置并限定出多个像素区；
沉积透明导电薄膜形成透明导电薄膜；
在所述透明导电薄膜上涂布光刻胶并进行曝光、显影后，对像素区之间的区域进行检查，确定存在光刻胶残留的待加工区域；
通过镭射工艺去除所述待加工区域的光刻胶和透明导电薄膜；
对除所述待加工区域外的所述透明导电薄膜进行刻蚀，形成分别位于所述像素区内且互不连通的多个像素电极。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述提供阵列基板，具体包括：
在衬底基板上沉积金属层，通过光刻工艺形成扫描线、存储电容电极和栅极；
依次沉积栅极绝缘层和半导体层，进行光刻工艺；
沉积金属层，通过光刻工艺形成数据线、源极、漏极和沟道；
沉积钝化层。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，对所述待加工区域采用的镭射功率，不小于对所述金属层采用的镭射功率的1.2倍，对所述待加工区域采用的镭射次数，不小于对所述金属层采用的镭射次数的1.5倍。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述待加工区域在所述衬底基板上的投影，与所述数据线在所述衬底基板上的投影之间，具有安全间距。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述安全间距为2-3μm。
6.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述待加工区域在长度方向上的两端，分别超出所述待加工区域上残留的光刻胶的长度2-4μm，所述长度方向为所述待加工区域靠近的扫描线或数据线的延伸方向。
7.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述光刻胶修补装置对待加工区域的镭射方向为，自所述待加工区域的靠近所述像素区边缘的一侧向着远离所述像素区边缘的一侧。
8.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述通过镭射工艺去除所述待加工区域的光刻胶和透明导电薄膜具体包括：利用所述光刻胶修补装置上设置的遮蔽部件，在所述光刻胶修补装置对所述待加工区域镭射过程中遮蔽所述数据线。
9.根据权利要求2-8任一项所述的阵列基板的制作方法，其特征在于，所述阵列基板的制作方法还包括：检查所述阵列基板，采用阵列修正装置剥离相邻的所述像素区之间残留的透明导电薄膜。
10.一种阵列基板，其特征在于，所述阵列基板采用权利要求1-9任一项所述的阵列基板的制作方法制成。
CN202110536901.2A 2021-05-17 2021-05-17 阵列基板的制作方法及阵列基板 Active CN113270365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110536901.2A CN113270365B (zh) 2021-05-17 2021-05-17 阵列基板的制作方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110536901.2A CN113270365B (zh) 2021-05-17 2021-05-17 阵列基板的制作方法及阵列基板

Publications (2)

Publication Number Publication Date
CN113270365A true CN113270365A (zh) 2021-08-17
CN113270365B CN113270365B (zh) 2024-09-10

Family

ID=77231266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110536901.2A Active CN113270365B (zh) 2021-05-17 2021-05-17 阵列基板的制作方法及阵列基板

Country Status (1)

Country Link
CN (1) CN113270365B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155080A1 (en) * 2005-12-29 2007-07-05 Samsung Electronics Co., Ltd Thim film transistor substrate and manufacturing method thereof
KR20070079350A (ko) * 2006-02-02 2007-08-07 삼성전자주식회사 표시 기판의 제조 방법
CN101131966A (zh) * 2007-09-28 2008-02-27 友达光电股份有限公司 像素结构的制作方法
CN101221333A (zh) * 2008-01-17 2008-07-16 友达光电股份有限公司 用于液晶显示装置的阵列基板及液晶显示装置
US20150243681A1 (en) * 2014-02-24 2015-08-27 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155080A1 (en) * 2005-12-29 2007-07-05 Samsung Electronics Co., Ltd Thim film transistor substrate and manufacturing method thereof
KR20070079350A (ko) * 2006-02-02 2007-08-07 삼성전자주식회사 표시 기판의 제조 방법
CN101131966A (zh) * 2007-09-28 2008-02-27 友达光电股份有限公司 像素结构的制作方法
CN101221333A (zh) * 2008-01-17 2008-07-16 友达光电股份有限公司 用于液晶显示装置的阵列基板及液晶显示装置
US20150243681A1 (en) * 2014-02-24 2015-08-27 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display device

Also Published As

Publication number Publication date
CN113270365B (zh) 2024-09-10

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN109884830B (zh) 阵列基板及其制作方法、显示装置、掩模板
US8633065B2 (en) Method for manufacturing mother substrate and array substrate
CN110911424A (zh) 一种阵列基板及其制备方法、显示面板
US9252161B2 (en) Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof
CN109061914B (zh) 显示基板的制造方法、显示基板、显示装置
CN109768015B (zh) 一种阵列基板及其制造方法
JP2005234091A (ja) 表示装置
CN102163575B (zh) 显示装置及显示装置的制造方法
JP2010102220A (ja) 液晶装置の製造方法および液晶装置
CN108550595B (zh) X-ray探测器阵列基板及其制作方法、X-ray探测器
CN113948532A (zh) 阵列基板及其制作方法和显示面板
JP2776360B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR20050041362A (ko) 박막 트랜지스터 어레이 기판의 제조방법
CN113270365B (zh) 阵列基板的制作方法及阵列基板
US20110169004A1 (en) Display device and manufacturing method therefor
CN112018087B (zh) 显示面板及其制备方法
CN113066803B (zh) 显示面板的制造方法、显示面板以及待切割显示面板
KR101268388B1 (ko) 액정표시소자 제조방법
CN108598092B (zh) 阵列基板制造方法及阵列基板
JP4472216B2 (ja) アクティブマトリクス基板の製造方法
US8901560B2 (en) Display device and manufacturing method therefor
JP2005309356A (ja) 薄膜トランジスタアレイおよびその修復方法
JP3773834B2 (ja) 液晶表示装置
CN110718576B (zh) 显示装置及其修补方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 100015 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District

Applicant after: BOE TECHNOLOGY GROUP Co.,Ltd.

Applicant after: Chengdu BOE Display Technology Co.,Ltd.

Address before: 100015 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District

Applicant before: BOE TECHNOLOGY GROUP Co.,Ltd.

Country or region before: China

Applicant before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant