CN113270358A - 一种制作GaN芯片的方法及GaN芯片 - Google Patents

一种制作GaN芯片的方法及GaN芯片 Download PDF

Info

Publication number
CN113270358A
CN113270358A CN202110798912.8A CN202110798912A CN113270358A CN 113270358 A CN113270358 A CN 113270358A CN 202110798912 A CN202110798912 A CN 202110798912A CN 113270358 A CN113270358 A CN 113270358A
Authority
CN
China
Prior art keywords
sacrificial layer
gan
layer
growing
temporary carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110798912.8A
Other languages
English (en)
Other versions
CN113270358B (zh
Inventor
郭芬
苏康
周朗
李拓
满宏涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110798912.8A priority Critical patent/CN113270358B/zh
Publication of CN113270358A publication Critical patent/CN113270358A/zh
Application granted granted Critical
Publication of CN113270358B publication Critical patent/CN113270358B/zh
Priority to PCT/CN2021/127517 priority patent/WO2023284170A1/zh
Priority to US18/268,949 priority patent/US11908689B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种制作GaN芯片的方法、系统、设备和存储介质，方法包括：在原始衬底上生长Nb2N牺牲层，并在Nb2N牺牲层上生长GaN插入层；在GaN插入层上生长Ta2N牺牲层，并在Ta2N牺牲层上生长半导体层以形成GaN圆片；将GaN圆片和临时载片的第一面进行键合，并移除Nb2N牺牲层和Ta2N牺牲层；以及将移除Nb2N牺牲层和Ta2N牺牲层后的剩余材料转移到目标衬底，并从剩余材料中移除临时载片以形成GaN芯片。本发明通过引入两层牺牲层，采取简单处理工艺即能够在完成前道处理和质量筛查后完成器件的转移，通过嵌入两层牺牲层，制造完毕的器件能够完整的从其衬底上分离，提高了GaN器件异质集成的灵活性。

Description

一种制作GaN芯片的方法及GaN芯片
技术领域
本发明涉及半导体领域，更具体地，特别是指一种制作GaN芯片的方法、系统、计算机设备及可读介质。
背景技术
进入21世纪，电子工业以及信息产业发展迅猛，半导体材料与器件作为发展的重要催化剂，正快速推动人类进入信息技术时代。而微电子器件的发展与半导体材料的进步密不可分，从以Ge（锗）、Si（硅）为代表的第一代半导体材料到以GaAs（砷化镓）、InP（磷化铟）为代表的第二代半导体材料都为器件的发展作出了巨大的贡献。氮化镓（GaN）作为第三代半导体材料的代表，自诞生以来就备受青睐，成为了全球半导体研究的焦点。GaN材料具备禁带宽度大、电子饱和速率高、临界击穿电场高和抗辐射能力强等优异特征，因此，基于GaN材料的高电子迁移率晶体管（high electron mobility transistor，HEMT），被广泛应用于新一代高功率、高频率的固态微波功率器件制造，这对卫星通讯、军事雷达、第五代移动通信（5th Generation Moblie Networks，简称5G）等领域发展具有重要意义。
理论上，GaN HEMT器件具备优异的功率输出能力，但目前常规GaN基微波功率器件的输出功率密度仅能达到-5W/mm。研究表明，GaN基微波功率器件的实际输出能力主要受限于自热效应。目前，GaN异质结构通常都是在蓝宝石、碳化硅（SiC）或Si等衬底上生长获得，其中，由于SiC具有高的热导率，约是蓝宝石的10倍，采用高热导率SiC作为高频、大功率GaN基器件的衬底或热沉，对于降低GaN基大功率器件的自加热效应，解决随总功率增加、频率提高出现的功率密度迅速下降问题将是很好的方案之一。另一方面，SiC衬底与GaN的晶格失配相对较小，可以有效提高生长的GaN材料的晶体质量。但是由于半绝缘SiC衬底相对于另外两种常用的GaN材料外延衬底，即蓝宝石衬底和Si衬底，半绝缘SiC衬底的价格非常高。为了降低成本，可以采用剥离技术移除SiC衬底上GaN异质结构的原始衬底，再将GaN异质结构转移至其他成本相对较低的高热导率的目标衬底上，如果剥离过程对SiC衬底的晶体质量影响较小，便可实现SiC衬底的重复利用，克服SiC衬底成本高的问题。
剥离技术可将薄膜从原始晶圆转移到另一个晶圆上。目前，主流的剥离技术包括激光剥离（Laser Lift-Off，LLO）、智能剥离（Smart-Cut）、可控剥离（ControlledSpalling）和外延层剥离（Epitaxial Lift-Off，ELO）等。LLO通常用于剥离蓝宝石衬底上的GaN薄膜，由于工艺过程需要用到准分子激光，因此，工艺较为复杂，成本较高。Smart-Cut技术利用离子注入在施主晶圆下方产生离子损伤层；然后，受主晶圆与施主晶圆结合；最后，通过应力调控技术在离子损伤层处实现薄膜分离，Smart-Cut最成熟的应用是制备绝缘体上硅（SOI）晶片。Smart-Cut中薄膜转移的成功与否的关键，取决于施主与受主晶圆的键合质量，因此，Smart-Cut对晶圆键合提出了很高的要求。可控剥落技术通过在分离的薄膜上生长应力诱导层，应力诱导层受到拉伸应力作用，通过拉扯应力诱导层上的胶带，从异质或同质基底上剥离薄膜，已成功实现Si、Ge、GaAs和GaN薄膜从原始衬底的剥离，但是由于应力调控难度较大，该方法很难实现大面积、高平整度材料及器件的剥离。
发明内容
有鉴于此，本发明实施例的目的在于提出一种制作GaN芯片的方法、系统、计算机设备及计算机可读存储介质，本发明通过在GaN功能材料和SiC衬底间引入“三明治”结构牺牲层，将GaN器件从SiC衬底上剥离，并移植到其他高热导率衬底上，实现GaN器件的完美转移，从而降低GaN器件异质集成工艺难度，拓展GaN器件的应用范围，提高了GaN器件异质集成的灵活性，对于提高射频功率器件性能、改善器件热管理、柔性电子器件制造等领域具有重大影响意义。
基于上述目的，本发明实施例的一方面提供了一种制作GaN芯片的方法，包括如下步骤：在原始衬底上生长Nb2N牺牲层，并在所述Nb2N牺牲层上生长GaN插入层；在所述GaN插入层上生长Ta2N牺牲层，并在所述Ta2N牺牲层上生长半导体层以形成GaN圆片；将所述GaN圆片和临时载片的第一面进行键合，并移除所述Nb2N牺牲层和所述Ta2N牺牲层；以及将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底，并从所述剩余材料中移除所述临时载片以形成GaN芯片。
在一些实施方式中，所述在原始衬底上生长Nb2N牺牲层包括：在所述原始衬底上制作0-50nm厚度的Nb2N牺牲层。
在一些实施方式中，所述在所述GaN插入层上生长Ta2N牺牲层包括：在所述GaN插入层上制作0-50nm厚度的Ta2N牺牲层。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：在所述临时载片的第一面涂敷粘合材料，将所述临时载片放置在热板上烘烤，并随后将所述临时载片冷却。
在一些实施方式中，所述在所述临时载片的第一面涂敷粘合材料包括：采用旋涂法对所述临时载片的第一面涂覆粘合材料，并将转速控制为1200-3000转/分钟，将时间控制为30-60秒。
在一些实施方式中，所述将所述临时载片放置在热板上烘烤包括：将热板温度控制为120℃，烘烤3分钟；以及将热板温度控制为180℃，烘烤4分钟。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：将键合温度控制为200-350℃，键合压力控制为1000-2000N。
在一些实施方式中，所述移除所述Nb2N牺牲层和所述Ta2N牺牲层包括：使用体积比为1：1的盐酸和氢氟酸刻蚀移除所述Nb2N牺牲层和所述Ta2N牺牲层。
在一些实施方式中，所述将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底包括：采用氮气或氧气对所述剩余材料和所述目标衬底进行激活，将激活后的所述目标衬底与所述剩余材料对准贴合，并进行退火处理。
本发明实施例的另一方面，提供了一种使用如上方法制作的芯片。
本发明具有以下有益技术效果：通过在GaN功能材料和SiC衬底间引入“三明治”结构牺牲层，将GaN器件从SiC衬底上剥离，并移植到其他高热导率衬底上，实现GaN器件的完美转移，从而降低GaN器件异质集成工艺难度，拓展GaN器件的应用范围，提高了GaN器件异质集成的灵活性，对于提高射频功率器件性能、改善器件热管理、柔性电子器件制造等领域具有重大影响意义。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的制作GaN芯片的方法的实施例的示意图；
图2本发明提供的制作GaN芯片的计算机设备的实施例的硬件结构示意图；
图3为本发明提供的制作GaN芯片的计算机存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明实施例的第一个方面，提出了一种制作GaN芯片的方法的实施例。图1示出的是本发明提供的制作GaN芯片的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
S1、在原始衬底上生长Nb2N牺牲层，并在所述Nb2N牺牲层上生长GaN插入层；
S2、在所述GaN插入层上生长Ta2N牺牲层，并在所述Ta2N牺牲层上生长半导体层以形成GaN圆片；
S3、将所述GaN圆片和临时载片的第一面进行键合，并移除所述Nb2N牺牲层和所述Ta2N牺牲层；以及
S4、将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底，并从所述剩余材料中移除所述临时载片以形成GaN芯片。
本发明实施例通过在GaN功能材料和SiC衬底间引入Nb2N/GaN/Ta2N三明治结构牺牲层，将GaN器件从SiC衬底上剥离，并移植到其他高热导率衬底上，实现GaN器件的完美转移，从而降低GaN器件异质集成工艺难度，拓展GaN器件的应用范围，提高了GaN器件异质集成的灵活性，对于提高射频功率器件性能、改善器件热管理、柔性电子器件制造等领域具有重大影响意义。
在原始衬底上生长Nb2N牺牲层，并在所述Nb2N牺牲层上生长GaN插入层。在一些实施方式中，所述在原始衬底上生长Nb2N牺牲层包括：在所述原始衬底上制作0-50nm厚度的Nb2N牺牲层。本发明实施例选择具有六方晶体结构对称性的SiC（碳化硅）材料作为原始衬底，当然，原始衬底不限于SiC，还可以为GaN、Sapphire（蓝宝石）、Diamond（钻石）、Ga2O3（三氧化二镓）和AlN（氮化铝）等。采用薄膜沉积法生长三明治结构牺牲层，通过调控生长工艺，控制生长温度、Nb原子与N原子通入剂量比，在衬底上生长一层具有β相的Nb2N牺牲层，该Nb2N牺牲层生长厚度为0-50 nm。在Nb2N牺牲层上生长GaN插入层，该GaN插入层的厚度为0-200 nm。
在所述GaN插入层上生长Ta2N牺牲层，并在所述Ta2N牺牲层上生长半导体层以形成GaN圆片。在一些实施方式中，所述在所述GaN插入层上生长Ta2N牺牲层包括：在所述GaN插入层上制作0-50nm厚度的Ta2N牺牲层。采用薄膜沉积在GaN插入层上生长具有六方晶体结构对称性的Ta2N牺牲层，该Ta2N牺牲层生长厚度为0-50nm。在Ta2N牺牲层上生长半导体层。
将所述GaN圆片和临时载片的第一面进行键合，并移除所述Nb2N牺牲层和所述Ta2N牺牲层。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：在所述临时载片的第一面涂敷粘合材料，将所述临时载片放置在热板上烘烤，并随后将所述临时载片冷却，例如等待所述临时载片在室温下冷却。在临时载片的正面涂敷临时粘合材料作为键合材料，将临时载片正面朝上放在热板上烘烤，待临时载片在室温下自然冷却后，将SiC基GaN圆片和临时载片正面相对进行键合。
在一些实施方式中，所述在所述临时载片的第一面涂敷粘合材料包括：采用旋涂法对所述临时载片的第一面涂覆粘合材料，并将转速控制为1200-3000转/分钟，将时间控制为30-60秒。临时键合材料的涂敷采用旋涂方法，转速1200rpm/min-3000rpm/min，时间为30-60 s。
在一些实施方式中，所述将所述临时载片放置在热板上烘烤包括：将热板温度控制为120℃，烘烤3分钟；以及将热板温度控制为180℃，烘烤4分钟。采用两步烘烤法，第一步烘烤时间为3min，热板温度为120℃；第二步烘烤时间为4min，热板温度为180℃。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：将键合温度控制为200-350℃，键合压力控制为1000-2000N。待临时载片在室温下自然冷却后，将SiC基GaN圆片和临时载片正面相对进行键合，键合温度为200-350℃，键合压力1000-2000N。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：待临时载片在室温下自然冷却后，将SiC基GaN圆片和临时载片正面相对，使SiC基GaN圆片和载片尽量完全重叠，用夹具固定好放入键合机进行键合，利用晶圆键合机进行圆片键合，键合温度为150-200℃，键合时间5-10 min，压力为0.1MPa。
在一些实施方式中，所述移除所述Nb2N牺牲层和所述Ta2N牺牲层包括：使用体积比为1：1的盐酸和氢氟酸刻蚀移除所述Nb2N牺牲层和所述Ta2N牺牲层。使用体积比为1：1的盐酸和氢氟酸并采用选择性湿法化学刻蚀移除Nb2N/GaN/Ta2N三明治结构牺牲层，刻蚀后SiC衬底与GaN材料分离。
在一些实施方式中，所述移除所述Nb2N牺牲层和所述Ta2N牺牲层包括：采用硝酸、反应性非等离子气体XeF2对Nb2N/Ta2N堆叠牺牲层进行移除；在原始衬底上生长的Nb2N/GaN/Ta2N三明治结构牺牲层包括但不局限于金属有机物化学气相沉积法、分子束外延、溅射、原子层沉积和脉冲激光沉积，最好是在沉积完Nb2N牺牲层直接进行Ⅲ-Ⅴ外延材料的原位生长，避免造成污染；其中半导体层可以为GaN HEMT结构，也可以为GaN MOSFET、GaNFinfet结构等。
将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底，并从所述剩余材料中移除所述临时载片以形成GaN芯片。
在一些实施方式中，所述将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底包括：采用氮气或氧气对所述剩余材料和所述目标衬底进行激活，将激活后的所述目标衬底与所述剩余材料对准贴合，并进行退火处理。采用直接键合的方法将GaN材料转移到目标衬底。直接键合为采用气体对目标衬底和GaN材料的背面进行等离子体激活，所用气体为N2或O2，气体流量为50-200sccm，激活时间为10-60s，激活结束后将目标衬底与GaN材料对准贴合，并进行退火处理，所用温度为150-200℃，时间为2h。将GaN圆片浸泡在临时键合材料去除液中，待临时键合材料被去除液全部溶解后GaN圆片将与临时载片自动分离。
本发明提供一种提高GaN芯片散热的技术来生长半导体外延材料结构，此结构采用Nb2N/GaN/Ta2N三明治结构牺牲层，由于Nb2N、Ta2N与GaN相近的晶格匹配。三明治结构中的GaN插入层主要用于缓解SiC衬底与上层GaN缓冲层之间的晶格失配，所以采用Nb2N/GaN/Ta2N三明治结构牺牲层可以提高外延GaN材料的晶体质量；Ta2N超薄膜的表面覆盖率高，均匀性好，可使剥离后的GaN材料背面表面粗糙度更低，剥离后的GaN材料的背面不需要进行额外抛光处理，易于转移到目标衬底上；采用Nb2N/GaN/Ta2N三明治结构牺牲层可以使牺牲层更易于湿法腐蚀剥离，而且使SiC衬底经过简单的表面处理就可以重复利用；Nb2N/GaN/Ta2N三明治结构牺牲层的生长与Ⅲ-N生长温度兼容；Nb2N/GaN/Ta2N三明治结构牺牲层在SiC上有可选择性刻蚀特性，通过体积比为1：1的盐酸和氢氟酸的选择性湿法化学刻蚀或反应性非等离子气体XeF2对Nb2N/GaN/Ta2N三明治结构牺牲层进行移除，而且在这个过程中，不会对GaN、AlN和大多数通用金属和电介质造成刻蚀。然后将GaN材料转移到目标衬底，实现SiC衬底的重复利用，提高GaN芯片散热效率。
Nb2N和Ta2N与SiC、GaN和AlN具有相似的晶体结构，Nb2N和Ta2N薄膜可以实现在SiC上的生长，Nb2N/GaN/Ta2N三明治结构牺牲层能够与Ⅲ-N器件异质集成，又不会影响后续Ⅲ-N层的材料质量和电性能。研究工作证实，带有高结晶度和电气质量的AlN和GaN异质结构能够生长在Nb2N/GaN薄层上，与直接生长在GaN薄膜上几乎相同。本发明引入Nb2N/GaN/Ta2N三明治结构牺牲层，采取简单的处理工艺即能够在完成前道处理和质量筛查后完成Ⅲ-N器件的转移，通过嵌入薄Nb2N/GaN/Ta2N三明治结构牺牲层，制造完毕的Ⅲ-N器件能够完整从其衬底上完全分离。
需要特别指出的是，上述制作GaN芯片的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于制作GaN芯片的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种使用如上任意一种方法制作的芯片。为了说明书的简洁，在此不再赘述上述方法。
基于上述目的，本发明实施例的第三个方面，提出了一种制作GaN芯片的系统，包括：第一牺牲模块，配置用于在原始衬底上生长Nb2N牺牲层，并在所述Nb2N牺牲层上生长GaN插入层；第二牺牲模块，配置用于在所述GaN插入层上生长Ta2N牺牲层，并在所述Ta2N牺牲层上生长半导体层以形成GaN圆片；移除模块，配置用于将所述GaN圆片和临时载片的第一面进行键合，并移除所述Nb2N牺牲层和所述Ta2N牺牲层；以及执行模块，配置用于将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底，并从所述剩余材料中移除所述临时载片以形成GaN芯片。
在一些实施方式中，所述移除模块配置用于：在所述临时载片的第一面涂敷粘合材料，将所述临时载片放置在热板上烘烤，并随后将所述临时载片冷却。
在一些实施方式中，所述移除模块配置用于：采用旋涂法对所述临时载片的第一面涂覆粘合材料，并将转速控制为1200-3000转/分钟，将时间控制为30-60秒。
在一些实施方式中，所述移除模块配置用于：将热板温度控制为120℃，烘烤3分钟；以及将热板温度控制为180℃，烘烤4分钟。
在一些实施方式中，所述移除模块配置用于：将键合温度控制为200-350℃，键合压力控制为1000-2000N。
在一些实施方式中，所述移除模块配置用于：使用体积比为1：1的盐酸和氢氟酸刻蚀移除所述Nb2N牺牲层和所述Ta2N牺牲层。
在一些实施方式中，所述执行模块配置用于：采用氮气或氧气对所述剩余材料和所述目标衬底进行激活，将激活后的所述目标衬底与所述剩余材料对准贴合，并进行退火处理。
基于上述目的，本发明实施例的第四个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、在原始衬底上生长Nb2N牺牲层，并在所述Nb2N牺牲层上生长GaN插入层；S2、在所述GaN插入层上生长Ta2N牺牲层，并在所述Ta2N牺牲层上生长半导体层以形成GaN圆片；S3、将所述GaN圆片和临时载片的第一面进行键合，并移除所述Nb2N牺牲层和所述Ta2N牺牲层；以及S4、将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底，并从所述剩余材料中移除所述临时载片以形成GaN芯片。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：在所述临时载片的第一面涂敷粘合材料，将所述临时载片放置在热板上烘烤，并随后将所述临时载片冷却。
在一些实施方式中，所述在所述临时载片的第一面涂敷粘合材料包括：采用旋涂法对所述临时载片的第一面涂覆粘合材料，并将转速控制为1200-3000转/分钟，将时间控制为30-60秒。
在一些实施方式中，所述将所述临时载片放置在热板上烘烤包括：将热板温度控制为120℃，烘烤3分钟；以及将热板温度控制为180℃，烘烤4分钟。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：将键合温度控制为200-350℃，键合压力控制为1000-2000N。
在一些实施方式中，所述移除所述Nb2N牺牲层和所述Ta2N牺牲层包括：使用体积比为1：1的盐酸和氢氟酸刻蚀移除所述Nb2N牺牲层和所述Ta2N牺牲层。
在一些实施方式中，所述将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底包括：采用氮气或氧气对所述剩余材料和所述目标衬底进行激活，将激活后的所述目标衬底与所述剩余材料对准贴合，并进行退火处理。
如图2所示，为本发明提供的上述制作GaN芯片的计算机设备的一个实施例的硬件结构示意图。
以如图2所示的装置为例，在该装置中包括一个处理器201以及一个存储器202，并还可以包括：输入装置203和输出装置204。
处理器201、存储器202、输入装置203和输出装置204可以通过总线或者其他方式连接，图2中以通过总线连接为例。
存储器202作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的制作GaN芯片的方法对应的程序指令/模块。处理器201通过运行存储在存储器202中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的制作GaN芯片的方法。
存储器202可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据制作GaN芯片的方法的使用所创建的数据等。此外，存储器202可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器202可选包括相对于处理器201远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置203可接收输入的用户名和密码等信息。输出装置204可包括显示屏等显示设备。
一个或者多个制作GaN芯片的方法对应的程序指令/模块存储在存储器202中，当被处理器201执行时，执行上述任意方法实施例中的制作GaN芯片的方法。
执行上述制作GaN芯片的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行如上方法的计算机程序。
如图3所示，为本发明提供的上述制作GaN芯片的计算机存储介质的一个实施例的示意图。以如图3所示的计算机存储介质为例，计算机可读存储介质3存储有被处理器执行时执行制作GaN芯片的方法的计算机程序31。
制作GaN芯片的方法包括如下步骤：在原始衬底上生长Nb2N牺牲层，并在所述Nb2N牺牲层上生长GaN插入层；在所述GaN插入层上生长Ta2N牺牲层，并在所述Ta2N牺牲层上生长半导体层以形成GaN圆片；将所述GaN圆片和临时载片的第一面进行键合，并移除所述Nb2N牺牲层和所述Ta2N牺牲层；以及将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底，并从所述剩余材料中移除所述临时载片以形成GaN芯片。
在一些实施方式中，所述在原始衬底上生长Nb2N牺牲层包括：在所述原始衬底上制作0-50nm厚度的Nb2N牺牲层。
在一些实施方式中，所述在所述GaN插入层上生长Ta2N牺牲层包括：在所述GaN插入层上制作0-50nm厚度的Ta2N牺牲层。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：在所述临时载片的第一面涂敷粘合材料，将所述临时载片放置在热板上烘烤，并随后将所述临时载片冷却。
在一些实施方式中，所述在所述临时载片的第一面涂敷粘合材料包括：采用旋涂法对所述临时载片的第一面涂覆粘合材料，并将转速控制为1200-3000转/分钟，将时间控制为30-60秒。
在一些实施方式中，所述将所述临时载片放置在热板上烘烤包括：将热板温度控制为120℃，烘烤3分钟；以及将热板温度控制为180℃，烘烤4分钟。
在一些实施方式中，所述将所述GaN圆片和临时载片的第一面进行键合包括：将键合温度控制为200-350℃，键合压力控制为1000-2000N。
在一些实施方式中，所述移除所述Nb2N牺牲层和所述Ta2N牺牲层包括：使用体积比为1：1的盐酸和氢氟酸刻蚀移除所述Nb2N牺牲层和所述Ta2N牺牲层。
在一些实施方式中，所述将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底包括：采用氮气或氧气对所述剩余材料和所述目标衬底进行激活，将激活后的所述目标衬底与所述剩余材料对准贴合，并进行退火处理。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，制作GaN芯片的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体（ROM）或随机存储记忆体（RAM）等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种制作GaN芯片的方法，其特征在于，包括以下步骤：
在原始衬底上生长Nb2N牺牲层，并在所述Nb2N牺牲层上生长GaN插入层；
在所述GaN插入层上生长Ta2N牺牲层，并在所述Ta2N牺牲层上生长半导体层以形成GaN圆片；
将所述GaN圆片和临时载片的第一面进行键合，并移除所述Nb2N牺牲层和所述Ta2N牺牲层；以及
将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底，并从所述剩余材料中移除所述临时载片以形成GaN芯片。
2.根据权利要求1所述的方法，其特征在于，所述在原始衬底上生长Nb2N牺牲层包括：
在所述原始衬底上制作0-50nm厚度的Nb2N牺牲层。
3.根据权利要求1所述的方法，其特征在于，所述在所述GaN插入层上生长Ta2N牺牲层包括：
在所述GaN插入层上制作0-50nm厚度的Ta2N牺牲层。
4.根据权利要求1所述的方法，其特征在于，所述将所述GaN圆片和临时载片的第一面进行键合包括：
在所述临时载片的第一面涂敷粘合材料，将所述临时载片放置在热板上烘烤，并随后将所述临时载片冷却。
5.根据权利要求4所述的方法，其特征在于，所述在所述临时载片的第一面涂敷粘合材料包括：
采用旋涂法对所述临时载片的第一面涂覆粘合材料，并将转速控制为1200-3000转/分钟，将时间控制为30-60秒。
6.根据权利要求4所述的方法，其特征在于，所述将所述临时载片放置在热板上烘烤包括：
将热板温度控制为120℃，烘烤3分钟；以及
将热板温度控制为180℃，烘烤4分钟。
7.根据权利要求1所述的方法，其特征在于，所述将所述GaN圆片和临时载片的第一面进行键合包括：
将键合温度控制为200-350℃，键合压力控制为1000-2000N。
8.根据权利要求1所述的方法，其特征在于，所述移除所述Nb2N牺牲层和所述Ta2N牺牲层包括：
使用体积比为1：1的盐酸和氢氟酸刻蚀移除所述Nb2N牺牲层和所述Ta2N牺牲层。
9.根据权利要求1所述的方法，其特征在于，所述将移除所述Nb2N牺牲层和所述Ta2N牺牲层后的剩余材料转移到目标衬底包括：
采用氮气或氧气对所述剩余材料和所述目标衬底进行激活，将激活后的所述目标衬底与所述剩余材料对准贴合，并进行退火处理。
10.一种芯片，其特征在于，使用如权利要求1-9中任一项权利要求所述的方法制成。
CN202110798912.8A 2021-07-15 2021-07-15 一种制作GaN芯片的方法及GaN芯片 Active CN113270358B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110798912.8A CN113270358B (zh) 2021-07-15 2021-07-15 一种制作GaN芯片的方法及GaN芯片
PCT/CN2021/127517 WO2023284170A1 (zh) 2021-07-15 2021-10-29 一种制作GaN芯片的方法及GaN芯片
US18/268,949 US11908689B2 (en) 2021-07-15 2021-10-29 Method for fabricating GaN chip and GaN chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110798912.8A CN113270358B (zh) 2021-07-15 2021-07-15 一种制作GaN芯片的方法及GaN芯片

Publications (2)

Publication Number Publication Date
CN113270358A true CN113270358A (zh) 2021-08-17
CN113270358B CN113270358B (zh) 2021-09-14

Family

ID=77236663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110798912.8A Active CN113270358B (zh) 2021-07-15 2021-07-15 一种制作GaN芯片的方法及GaN芯片

Country Status (3)

Country Link
US (1) US11908689B2 (zh)
CN (1) CN113270358B (zh)
WO (1) WO2023284170A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023284170A1 (zh) * 2021-07-15 2023-01-19 苏州浪潮智能科技有限公司 一种制作GaN芯片的方法及GaN芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248221A (zh) * 2005-08-25 2008-08-20 东北技术使者株式会社 半导体基板制造方法
US20150021624A1 (en) * 2013-07-16 2015-01-22 David J. Meyer Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
US20170263794A1 (en) * 2012-03-14 2017-09-14 Robbie J. Jorgenson Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
CN110085518A (zh) * 2019-05-06 2019-08-02 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN110172732A (zh) * 2019-05-31 2019-08-27 北京大学 利用过渡金属氮化物牺牲层制备氮化物单晶衬底的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
WO2016019102A1 (en) * 2014-08-01 2016-02-04 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial metallic transition metal nitride layers for compound semiconductor devices
CN104409593B (zh) * 2014-11-17 2017-08-22 江苏巨晶新材料科技有限公司 一种制作氮化物外延层、衬底与器件晶圆的方法
US9656859B2 (en) * 2015-04-16 2017-05-23 The United States Of America, As Represented By The Secretary Of The Navy Method for fabricating suspended MEMS structures
EP3555906A4 (en) * 2016-12-16 2020-08-26 The Government of the United States of America, as represented by the Secretary of the Navy SELECTIVE OXIDATION OF TRANSITION METAL NITRIDE LAYERS IN COMPOSITE SEMICONDUCTOR DEVICE STRUCTURES
WO2019173448A1 (en) * 2018-03-06 2019-09-12 Cornell University Epitaxial semiconductor/superconductor heterostructures
CN113270358B (zh) * 2021-07-15 2021-09-14 苏州浪潮智能科技有限公司 一种制作GaN芯片的方法及GaN芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248221A (zh) * 2005-08-25 2008-08-20 东北技术使者株式会社 半导体基板制造方法
US20170263794A1 (en) * 2012-03-14 2017-09-14 Robbie J. Jorgenson Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
US20150021624A1 (en) * 2013-07-16 2015-01-22 David J. Meyer Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
CN110085518A (zh) * 2019-05-06 2019-08-02 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN110172732A (zh) * 2019-05-31 2019-08-27 北京大学 利用过渡金属氮化物牺牲层制备氮化物单晶衬底的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023284170A1 (zh) * 2021-07-15 2023-01-19 苏州浪潮智能科技有限公司 一种制作GaN芯片的方法及GaN芯片
US11908689B2 (en) 2021-07-15 2024-02-20 Inspur Suzhou Intelligent Technology Co., Ltd. Method for fabricating GaN chip and GaN chip

Also Published As

Publication number Publication date
CN113270358B (zh) 2021-09-14
WO2023284170A1 (zh) 2023-01-19
US20230395375A1 (en) 2023-12-07
US11908689B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
US10770289B2 (en) Systems and methods for graphene based layer transfer
US20050269671A1 (en) Support for hybrid epitaxy and method of fabrication
CN113270358B (zh) 一种制作GaN芯片的方法及GaN芯片
JP7433370B2 (ja) 複合基板及びその作製方法、半導体デバイス、並びに電子機器
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
JP2019186316A (ja) トランジスタの製造方法
CN112236844A (zh) 硅上氮化镓器件中的寄生电容降低
WO2014022722A2 (en) Epitaxial growth on thin lamina
CN116705605B (zh) 一种硅基氮化镓hemt器件及其制备方法
JP6783063B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体積層物
JP2019096652A (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
CN116856051A (zh) 降低外延层破碎几率的金刚石基氮化镓晶圆的制备方法
KR102049248B1 (ko) 희생층을 이용한 GaN 결정층 분리 방법
JP6735588B2 (ja) 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法
EP4287239A1 (en) A low loss semiconductor substrate
CN115295515A (zh) 半导体器件的制作方法及半导体器件
JP7186872B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2023547357A (ja) 加工基板上にｍｍｉｃおよびｒｆデバイスを製造するための方法とシステム
Okamoto et al. Backside processing of RF GaN-on-GaN HEMTs considering thermal management
CN106449369B (zh) 绝缘体上半导体结构以及制备方法
CN106783616B (zh) 半导体结构以及制备方法
CN112382559B (zh) 一种异质薄膜结构及其制备方法
CN109119333B (zh) 氮化镓外延层的制备方法及氮化镓外延层
US20230374701A1 (en) Method for producing a substrate for the epitaxial growth of a layer of a galium-based iii-n alloy
US20210375680A1 (en) Transferring Large-Area Group III-Nitride Semiconductor Material and Devices to Arbitrary Substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant