CN113241307B - 晶圆测试方法、系统及芯片应用方法 - Google Patents
晶圆测试方法、系统及芯片应用方法 Download PDFInfo
- Publication number
- CN113241307B CN113241307B CN202110460709.XA CN202110460709A CN113241307B CN 113241307 B CN113241307 B CN 113241307B CN 202110460709 A CN202110460709 A CN 202110460709A CN 113241307 B CN113241307 B CN 113241307B
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- trimming
- application
- conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请实施例公开了一种晶圆测试方法、系统及芯片应用方法,所述晶圆测试方法包括:提供待测晶圆,所述待测晶圆上集成有若干裸片;根据多个预设应用类型,分别对所述裸片进行测试和设置;根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件;将所述多个修调条件存储至所述裸片中。
Description
技术领域
本申请实施例涉及半导体制造领域,尤其涉及晶圆测试方法、系统及芯片应用方法。
背景技术
晶圆制造是在晶圆上制作集成电路的过程,制作完成之后,晶圆上形成阵列排列的裸片(die)。然后在晶圆测试步骤以对裸片作电性测试,将不合格的裸片淘汰,并将合格的裸片从晶圆切割成个独立的裸片。晶圆测试(Chip Probing,CP)是在晶圆制造完成之后,对晶圆上每一个裸片进行电性能力和电路机能的测试。晶圆测试也叫裸片测试(die sort)或晶圆电测(wafer sort)。之后,封装是将合格的裸片进行包装与打线,形成封装后的芯片,最后需要再进行电性测试以确保集成电路的质量。
然而,传统的晶圆测试的方式单一,无法满足日益更新的芯片需求。
发明内容
有鉴于此,本申请实施例为解决现有技术中存在的至少一个问题而提供晶圆测试方法、系统及芯片应用方法。
为达到上述目的,本申请实施例的技术方案是这样实现的:
第一方面,本申请实施例提供一种晶圆测试方法,所述方法包括:
提供待测晶圆,所述待测晶圆上集成有若干裸片;
根据多个预设应用类型,分别对所述裸片进行测试和设置;
根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件;
将所述多个修调条件存储至所述裸片中。
在一种可选的实施方式中,多个修调条件中的每个修调条件的存储页地址不同。
在一种可选的实施方式中,所述方法还包括:
根据多个修调条件,设置与所述多个修调条件对应的多个复位命令。
在一种可选的实施方式中,所述预设应用类型至少包括以下之一:企业应用、移动应用、客户应用。
第二方面,本申请实施例提供一种芯片应用方法,所述方法包括:
根据芯片的应用类型,获取与所述应用类型对应的复位命令;
根据所述复位命令,加载与所述复位命令对应的修调条件;
根据所述修调条件执行芯片应用操作。
在一种可选的实施方式中,所述芯片中存储有多个修调条件;多个修调条件中的每个修调条件的存储页地址不同。
第三方面,本申请实施例提供一种晶圆测试系统,包括:
测试单元,用于根据多个预设应用类型,分别对裸片进行测试和设置;
生成单元,用于根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件;
存储单元,用于将所述多个修调条件存储至所述裸片中。
在一种可选的实施方式中,多个修调条件中的每个修调条件的存储页地址不同。
在一种可选的实施方式中,还包括:
设置单元,用于根据多个修调条件,设置与所述修调条件对应的多个复位命令。
在一种可选的实施方式中,所述预设应用类型至少包括以下之一:企业应用、移动应用、客户应用。
本申请实施例公开了一种晶圆测试方法,所述方法包括:提供待测晶圆,所述待测晶圆上集成有若干裸片;根据多个预设应用类型,分别对所述裸片进行测试和设置;根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件;将所述多个修调条件存储至所述裸片中。本申请实施例提供一种裸片测试方法,该方法中基于多个预设应用类型生成对应的多个修调条件,并将多个修调条件均存储至裸片中,从而本申请实施例中裸片的应用并非在晶圆测试时就固定住,而是在裸片中存储多个修调条件,从而在后续的应用分类时可以基于不同的修调条件而进行不同的应用。
附图说明
图1为本申请实施例提供的一种晶圆测试方法的实现流程示意图;
图2为本申请实施例提供的复位命令与修调条件的对应关系图;
图3为本申请实施例提供的一种芯片应用方法的实现流程示意图;
图4为本申请实施例提供的芯片的上电复位逻辑图;
图5为本申请实施例提供的一种晶圆测试系统的组成结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
一种NAND产品的应用经常被划分成企业(Enterprise)、移动(Mobile)、客户(Client)等类别,不同应用类别对可靠性(如耐久力、数据保持力、工作温度等)和性能的偏向不同。一种NAND产品的制造工艺是相同的,但其不同的应用是通过在晶圆测试时,在产品中写入不同的修整条件(trim profile)来实现的。
然而传统的产品应用分类时,一片晶圆在晶圆测试时只能写入一组修整条件,换言之,在晶圆测试时就限定了此晶圆的应用。
在一片晶圆只能写入一组修整条件的情况下,产品管理上同一设计和制造技术的NAND会从晶圆测试开始产生出多个产品(每个产品对应不同的应用)。例如,A-NAND虽然只有一个制造工艺,但该A-NAND在晶圆测试时可能有多个产品ID,而每个产品ID对应一个产品应用。如此,随着NAND的应用越来越多,一种NAND产品的也会有越来越多的产品ID,会使得物料计划和库存管理变得越来越复杂,且难以管理。
为此,提出了本申请实施例的以下技术方案。
本申请实施例提供一种晶圆测试方法,图1为本申请实施例提供的一种晶圆测试方法的实现流程示意图,如图1所示,所述方法主要包括以下步骤:
步骤110、提供待测晶圆,所述待测晶圆上集成有若干裸片。
步骤120、根据多个预设应用类型,分别对所述裸片进行测试和设置。
在本申请实施例中,对所述裸片进行的测试可以为修调测试。在裸片生产制造过程中,受到工艺偏差、电路失配以及裸片生产批次不同等各种因素的影响,会造成实际的裸片相关参数与设计仿真的期望值产生较大偏差。这给对参数要求较高的裸片设计制造了很大的困难。因此,在晶圆测试阶段,为了提高裸片的良率和质量,通常还需要对裸片的若干参数进行必要的修调(Trim),从而实现更高性能或者差异化的功能。此处的“修调”通常是指通过对晶圆中预先设计的电阻网络、熔丝或者齐纳二极管之类的器件进行选择性熔断以改良晶圆的性能及选择晶圆的不同功能。在修调后,可以再次通过测量探针测量修调后的晶圆是否已经达到了修调目的或达到了设计规范。在实际应用时,对所述裸片的修调测试可以包括裸片修调测试(trim by die)和目标修调测试(trim to target)。
在本申请实施例中,在对所述裸片进行测试后,可以基于测试结果对所述裸片进行参数设置,以实现裸片的功能。在一些实施例中,还可以在对所述裸片进行测试的同时,对所述裸片进行参数设置。
在本申请实施例中,所述预设应用类型至少包括以下之一:企业(Enterprise)应用、移动(Mobile)应用、客户(Client)应用。在一些实施例中,所述多个预设应用类型可以包括企业应用、移动应用和客户应用。
步骤130、根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件。
在本申请实施例中,测试参数为测试过程中产生的数据,该测试参数包括测试结果。设置参数为实现裸片的功能的设置参数。根据不同预设应用类型对应的测试参数和设置参数,生成与该预设应用类型对应的修调条件。这里,所述修调条件可以用于表征所述裸片的应用类型。
在本申请实施例中,多个修调条件中的每个修调条件的存储页地址(pageaddress)不同。换言之,在每个裸片中,每个修调条件的存储页地址不同。
步骤140、将所述多个修调条件存储至所述裸片中。
在本申请实施例中,所述裸片中存储有多个修调条件,从而该裸片可以实现所述多个修调条件对应的多个预设应用类型的应用,从而在封装成芯片后,可以根据实际的客户需求(应用需求)而选择启用哪一个修调条件从而确定该裸片的应用类型。
在本申请实施例中,将不同的修调条件写入到裸片的指定的不同存储页地址(page address)。
本申请实施例中裸片的应用并非在晶圆测试时就固定住,而是在裸片中存储多个修调条件,从而在后续的应用分类时可以基于不同的修调条件而进行不同的应用。如此,就无需通过产品ID来对应不同的修调条件(应用类型),使得同一设计和制造技术的NAND的产品ID大幅减少,进而使得物料计划和库存管理变得易于管理。
在本申请实施例中提供的待测晶圆可以为普通晶圆,普通晶圆上的所有裸片(die)均为使用相同制造工艺形成的裸片。通常一片晶圆上的裸片的应用是相同的,因而在对该待测晶圆进行测试和设置时,可以基于相同的测试参数和设置参数进行测试和设置。在该晶圆上的裸片进行分割和封装成芯片后,可以基于芯片内存储的多个修调条件而选择性的确定该芯片的存储类型,从而无需在晶圆测试时就固定芯片的应用类型,同时也利于物料计划和库存管理。
本申请实施方式中提供的待测晶圆还可以为多目标任务晶圆(MPW:Multi-Project Wafer)。多目标任务晶圆是一种特殊类型的晶圆。该晶圆是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片,制造完成后,每个设计可以得到数十片芯片样品。这种晶圆的特点在于,每个晶圆被划分成多个区域,不同的区域采用的是不同的集成电路设计,用于实现不同的任务,并且每个区域中通常是由多个相同的独立电路拼合而成的。而不同区域的裸片中均存储了多个修调条件,在该晶圆上的裸片进行分割和封装成芯片后,可以基于芯片内存储的多个修调条件而选择性的确定该芯片的存储类型,从而无需在晶圆测试时就固定芯片的应用类型,同时也利于物料计划和库存管理。
需要说明的是,针对普通晶圆上的裸片进行修调测试时,由于各个裸片的制造工艺相同且结构相同,因而可以仅基于一个裸片进行修调测试,以生成与所述多个预设应用类型对应的多个修调条件,并将多个修调条件存储于各个裸片中,如此,可以减少晶圆测试时测试程序的数量,降低维护成本,同时还可以减少晶圆测试时间。需要注意的是,这里的修调测试并非为晶圆测试,晶圆测试需要对每个裸片都进行测试。
还需要说明的是,针对多目标任务晶圆上的裸片进行修调测试时,由于各个区域中的裸片的制造工艺相同且结构相同,因而针对每个区域,可以仅基于该区域中的一个裸片进行修调测试,以生成与所述多个预设应用类型对应的多个修调条件,并将多个修调条件存储于该区域的各个裸片中,如此,可以减少晶圆测试时测试程序的数量,降低维护成本,同时还可以减少晶圆测试时间。需要注意的是,这里的修调测试并非为晶圆测试,晶圆测试需要对每个裸片都进行测试。
在本申请实施例中,在晶圆测试过程中利用裸片的测试过程生成多个与所述多个预设应用类型对应的修调条件,并将多个修调条件存储至裸片中。这里,修调条件与预设应用类型为一一对应,每个预设应用类型均对应一个修调条件,从而基于修调条件即可实现裸片的预设应用类型的应用。
本申请实施例中,根据多个修调条件,设置与所述修调条件对应的多个复位命令。这里,修调条件与复位命令为一一对应,每个修调条件均对应一个复位命令,换言之,每个复位命令均对应一个修调条件,从而在后续上电复位过程中,基于复位命令即可加载对应的修调条件,基于该修调条件即可实现裸片的预设应用类型的应用。
图2为本申请实施例提供的复位命令与修调条件的对应关系图,如图2所示,除常规FFh复位命令(reset command)外,通过保留的复位命令(如FEh,FDh,FCh),这些保留的复位命令逻辑与FFh复位命令逻辑相似,对应于不同的预设应用类型,设置不同的复位命令。如图2所示,FFh复位命令对应第一修调条件;FEh复位命令对应第二修调条件;FDh复位命令对应第三修调条件;FCh复位命令对应第四修调条件。这里,四个修调条件对应四个应用类型。需要说明的是,图2中仅以修调条件为四个的情况进行举例说明,在实际应用时,可以根据实际修调条件的数量而设置对应数量的复位命令。图2中的四个修调条件存储在裸片的不同存储页地址中。
本申请实施例公开了一种晶圆测试方法,所述方法包括:提供待测晶圆,所述待测晶圆上集成有若干裸片;根据多个预设应用类型,分别对所述裸片进行测试和设置;根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件;将所述多个修调条件存储至所述裸片中。本申请实施例提供一种晶圆测试方法,该方法中基于多个预设应用类型生成对应的多个修调条件,并将多个修调条件均存储至裸片中,从而本申请实施例中裸片的应用并非在晶圆测试时就固定住,而是在裸片中存储多个修调条件,从而在后续的应用分类时可以基于不同的修调条件而进行不同的应用。
本申请实施例提供一种芯片应用方法,图3为本申请实施例提供的一种芯片应用方法的实现流程示意图,如图3所示,所述方法主要包括以下步骤:
步骤310、根据芯片的应用类型,获取与所述应用类型对应的复位命令。
步骤320、根据所述复位命令,加载与所述复位命令对应的修调条件。
步骤330、根据所述修调条件执行芯片应用操作。
在本申请实施例中,由于应用类型与修调条件存在一一对应的关系,且复位命令与修调条件存在一一对应的关系,因而基于芯片的应用类型即可确定该芯片所需的复位命令,从而基于该复位命令即可加载对应的修调条件。
在本申请实施例中,对待测晶圆上的裸片进行分割和封装,得到芯片。由图2所示,本申请实施例中设置了与多个修调条件对应的多个复位命令,从而在芯片的上电复位过程中,可以根据实际应用需求而通过不同的复位命令加载对应的修调条件,从而基于该修调条件执行芯片应用操作。这里执行芯片应用操作即为对该芯片进行应用,而该应用即为修调条件对应的预设应用类型。
在一些实施例中,在进行上电复位时,复位内部寄存器除了可以从芯片中读取修调条件,还可以读取修复(repair)数据和REM数据。修复数据为裸片中坏块的修复关系,REM数据为裸片的功能微调数据。这里,不同复位命令对应的修调条件和REM数据存储在不同的存储页地址中。
在芯片电源上电过程中产生上电复位信号来复位芯片,在电源电压达到目标电压后上电复位信号失效,芯片执行初始化流程,初始化流程执行完成后,芯片可以正常接受用户指令。从而用户可以利用上电复位过程中的复位信号加载对应的修调条件,从而确定该芯片的应用。
芯片的上电复位逻辑如图4所示,CLE为命令锁存使能;ALE为地址锁存使能;WE_n为写使能;RE_n为读使能;IOx为数据输入/输出,用于传输命令、数据、地址;R/B_n为就绪/忙输出信号。其中,FFh为IOx输入的复位命令;tRST为在复位命令FFh被写入芯片的命令寄存器后,其状态引脚R/B_n变为高电平的时间(也就是芯片的状态变为空闲的时间)。
在本申请实施例中,所述芯片中存储有多个修调条件;多个修调条件中的每个修调条件的存储页地址不同。由于本申请实施例中的芯片中存储有多个修调条件,而每个修调条件对应不同的应用类型,从而基于不同的复位命令加载不同的修调条件,即可以实现芯片的不同应用。如此,无需在晶圆测试时就固定芯片的应用类型,可以在封装成芯片后,再确定该芯片的应用,从而利于物料计划和库存管理。进一步地,还可以拓展芯片的应用场景,用户可以根据实际需求而在芯片上电复位时发送不同的复位命令,从而确定该芯片的应用。
本申请实施例公开了一种芯片应用方法,所述方法包括:根据芯片的应用类型,获取与所述应用类型对应的复位命令;根据所述复位命令,加载与所述复位命令对应的修调条件;根据所述修调条件执行芯片应用操作。本申请实施例中可以在芯片上电复位时再确定芯片的应用,基于该芯片的应用而选择不同的复位命令,从而加载对应的修调条件,基于该修调条件即可执行芯片应用操作。
基于前述晶圆测试方法相同的技术构思,本申请实施例提供一种晶圆测试系统,在一些实施例中,晶圆测试系统可采用软件模块的方式实现,图5为本申请实施例提供的一种晶圆测试系统的组成结构示意图,参见图5,本申请实施例提供的晶圆测试系统500包括:
测试单元501,用于根据多个预设应用类型,分别对裸片进行测试和设置;
生成单元502,用于根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件;
存储单元503,用于将所述多个修调条件存储至所述裸片中。
在其他实施例中,多个修调条件中的每个修调条件的存储页地址不同。
在其他实施例中,还包括:
设置单元504,用于根据多个修调条件,设置与所述多个修调条件对应的多个复位命令。
在其他实施例中,所述预设应用类型至少包括以下之一:企业应用、移动应用、客户应用。
在本申请实施例中的各组成部分可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时,可以存储在一个计算机可读取存储介质中,基于这样的理解,本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台具有processor(处理器)功能的设备(如透射电子显微镜)执行本申请实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read OnlyMemory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
可以理解的是,本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现,处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits,ASIC)、数字信号处理器(Digital Signal Processing,DSP)、数字信号处理设备(DSP Device,DSPD)、可编程逻辑设备(Programmable LogicDevice,PLD)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
对于软件实现,可通过执行本文所述功能的模块(例如过程、函数等)来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。
应理解,说明书通篇中提到的“本申请实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在本申请实施例中”或“在一些实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
本申请所提供的几个装置实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的装置实施例。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种晶圆测试方法,其特征在于,所述方法包括:
提供待测晶圆,所述待测晶圆上集成有若干裸片;
根据多个预设应用类型,分别对所述裸片进行测试和设置;
根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件;所述测试参数包括测试结果;所述设置参数为实现裸片的功能的设置参数;
针对每个所述裸片,将所述多个修调条件存储至所述裸片中。
2.根据权利要求1所述的晶圆测试方法,其特征在于,
多个修调条件中的每个修调条件的存储页地址不同。
3.根据权利要求1所述的晶圆测试方法,其特征在于,所述方法还包括:
根据多个修调条件,设置与所述多个修调条件对应的多个复位命令。
4.根据权利要求1所述的晶圆测试方法,其特征在于,
所述预设应用类型至少包括以下之一:企业应用、移动应用、客户应用。
5.一种芯片应用方法,其特征在于,所述方法包括:
根据芯片的应用类型,获取与所述应用类型对应的复位命令;
根据所述复位命令,加载与所述复位命令对应的修调条件;
根据所述修调条件执行芯片应用操作。
6.根据权利要求5所述的芯片应用方法,其特征在于,
所述芯片中存储有多个修调条件;多个修调条件中的每个修调条件的存储页地址不同。
7.一种晶圆测试系统,其特征在于,包括:
测试单元,用于根据多个预设应用类型,分别对裸片进行测试和设置;
生成单元,用于根据所述裸片的测试参数和设置参数,生成与所述多个预设应用类型对应的多个修调条件;所述测试参数包括测试结果;所述设置参数为实现裸片的功能的设置参数;
存储单元,用于将所述多个修调条件存储至每个所述裸片中。
8.根据权利要求7所述的晶圆测试系统,其特征在于,
多个修调条件中的每个修调条件的存储页地址不同。
9.根据权利要求7所述的晶圆测试系统,其特征在于,还包括:
设置单元,用于根据多个修调条件,设置与所述多个修调条件对应的多个复位命令。
10.根据权利要求7所述的晶圆测试系统,其特征在于,
所述预设应用类型至少包括以下之一:企业应用、移动应用、客户应用。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110460709.XA CN113241307B (zh) | 2021-04-27 | 2021-04-27 | 晶圆测试方法、系统及芯片应用方法 |
CN202210458877.XA CN114899119A (zh) | 2021-04-27 | 2021-04-27 | 晶圆测试方法、系统及芯片应用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110460709.XA CN113241307B (zh) | 2021-04-27 | 2021-04-27 | 晶圆测试方法、系统及芯片应用方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210458877.XA Division CN114899119A (zh) | 2021-04-27 | 2021-04-27 | 晶圆测试方法、系统及芯片应用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113241307A CN113241307A (zh) | 2021-08-10 |
CN113241307B true CN113241307B (zh) | 2022-05-24 |
Family
ID=77129485
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210458877.XA Pending CN114899119A (zh) | 2021-04-27 | 2021-04-27 | 晶圆测试方法、系统及芯片应用方法 |
CN202110460709.XA Active CN113241307B (zh) | 2021-04-27 | 2021-04-27 | 晶圆测试方法、系统及芯片应用方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210458877.XA Pending CN114899119A (zh) | 2021-04-27 | 2021-04-27 | 晶圆测试方法、系统及芯片应用方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN114899119A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020048191A1 (en) * | 2000-10-03 | 2002-04-25 | Tamio Ikehashi | Semiconductor device and testing method thereof |
CN104538327A (zh) * | 2014-12-29 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 一种修调方法 |
US20200012252A1 (en) * | 2018-07-09 | 2020-01-09 | Globalfoundries Inc. | Initializing individual exposure field parameters of an overlay controller |
CN112115677A (zh) * | 2019-06-21 | 2020-12-22 | 比亚迪股份有限公司 | 芯片修调的方法、装置、存储介质和电子设备 |
CN112382582A (zh) * | 2020-10-28 | 2021-02-19 | 海光信息技术股份有限公司 | 一种晶圆测试分类方法及系统 |
-
2021
- 2021-04-27 CN CN202210458877.XA patent/CN114899119A/zh active Pending
- 2021-04-27 CN CN202110460709.XA patent/CN113241307B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020048191A1 (en) * | 2000-10-03 | 2002-04-25 | Tamio Ikehashi | Semiconductor device and testing method thereof |
CN104538327A (zh) * | 2014-12-29 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 一种修调方法 |
US20200012252A1 (en) * | 2018-07-09 | 2020-01-09 | Globalfoundries Inc. | Initializing individual exposure field parameters of an overlay controller |
CN112115677A (zh) * | 2019-06-21 | 2020-12-22 | 比亚迪股份有限公司 | 芯片修调的方法、装置、存储介质和电子设备 |
CN112382582A (zh) * | 2020-10-28 | 2021-02-19 | 海光信息技术股份有限公司 | 一种晶圆测试分类方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN113241307A (zh) | 2021-08-10 |
CN114899119A (zh) | 2022-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11919046B2 (en) | System and method for binning at final test | |
US7340359B2 (en) | Augmenting semiconductor's devices quality and reliability | |
US10210948B2 (en) | Built-in self-test (BIST) circuit, memory device including the same, and method of operating the BIST circuit | |
US20020199142A1 (en) | Semiconductor programming and testing method and apparatus | |
CN107942240B (zh) | Fpga芯片中dsp模块的功能测试方法及装置 | |
JP2017534872A (ja) | プローブカード検査のための装置の組立 | |
CN113075527A (zh) | 基于Shmoo测试的集成电路芯片测试方法、系统及介质 | |
CN113488401B (zh) | 一种芯片测试方法及装置 | |
CN113241307B (zh) | 晶圆测试方法、系统及芯片应用方法 | |
CN103310849A (zh) | 测试电路、存储器系统以及存储器系统的测试方法 | |
US7774670B2 (en) | Method and apparatus for dynamically determining tester recipes | |
US6963213B1 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
TWI280381B (en) | System and method for optimized test and configuration throughput of electronic circuits | |
US11686768B2 (en) | System and method of testing single DUT through multiple cores in parallel | |
EP3758003B1 (en) | Methods, apparatuses, and computer storage media for testing depth learning chip | |
CN103972122A (zh) | 一种晶圆针测方法及装置 | |
CN113917305A (zh) | 一种测试方法、测试系统、电子设备和可读存储介质 | |
CN113096113A (zh) | 芯片标记方法、系统、电子设备及计算机可读存储介质 | |
US20050039089A1 (en) | System and method for analysis of cache array test data | |
CN117214186B (zh) | 样品失效分析方法、装置及介质 | |
JP2012099603A (ja) | ウェハテスト装置、ウェハテスト方法およびプログラム | |
JP7443175B2 (ja) | 動的インテリジェントテスト方法、システム、コンピュータ装置及び記憶媒体 | |
CN113948145B (zh) | 封装芯片的测试方法、系统、计算机设备和存储介质 | |
CN115019872A (zh) | 芯片的筛选方法 | |
CN114755896A (zh) | 用于监测处理单元性能的检测晶圆选择方法和涂胶显影机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |