CN113241298A - 碲半导体薄膜及其制备方法、设备、应用 - Google Patents

碲半导体薄膜及其制备方法、设备、应用 Download PDF

Info

Publication number
CN113241298A
CN113241298A CN202110359561.0A CN202110359561A CN113241298A CN 113241298 A CN113241298 A CN 113241298A CN 202110359561 A CN202110359561 A CN 202110359561A CN 113241298 A CN113241298 A CN 113241298A
Authority
CN
China
Prior art keywords
substrate
semiconductor film
tellurium semiconductor
tellurium
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110359561.0A
Other languages
English (en)
Inventor
唐江
郑佳佳
陈超
付刘冲
刘宇轩
刘沛林
刘婧
陈龙
高亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110359561.0A priority Critical patent/CN113241298A/zh
Publication of CN113241298A publication Critical patent/CN113241298A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18Selenium or tellurium only, apart from doping materials or other impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本申请公开了一种碲半导体薄膜的制备方法,以及得到的碲半导体薄膜、相关制备仪器、应用。所述制备方法包括:将Te源进行气相传输沉积,获得所述碲半导体薄膜。本申请提供了一种碲半导体薄膜的制备方法,气相传输沉积(Vapor transport deposition)法与热蒸发法和磁控溅射方法相比之下具有操作简便、设备简单、生长成本低、可实时观察(基于VTD设备的翻盖设计)等优点。

Description

碲半导体薄膜及其制备方法、设备、应用
技术领域
本申请涉及一种碲半导体薄膜及其制备方法、设备、应用,属于半导体薄膜技术领域。
背景技术
碲的熔点为450℃,可实现低温生长;带隙为0.33eV,吸收带边为3.75μm,可应用于红外探测。文献报道的生长碲薄膜的方法有热蒸发法、磁控溅射法。
然而,热蒸发法和磁控溅射方法设备体积大、操作复杂、真空度要求高(抽到10- 3Pa,需要启动分子泵,抽真空耗时长),而且得到的Te薄膜均匀性较差。
发明内容
根据本申请的一个方面,为了提供快速制备光滑平整的Te薄膜,本申请提供了一种碲半导体薄膜的制备方法,气相传输沉积(Vapor transport deposition)法与热蒸发法和磁控溅射方法相比之下具有操作简便、设备简单、生长成本低、可实时观察(基于VTD设备的翻盖设计)等优点。
一种碲半导体薄膜的制备方法,所述制备方法包括:将Te源进行气相传输沉积,获得所述碲半导体薄膜。
具体地,Te源包括Te粉。
可选地,所述制备方法包括:
S100、在0.003~25torr的条件下,将放置于气相传输沉积管加热区的固相Te源,加热,获得气相Te;
S200、将所述气相Te沉积在位于气相传输沉积管非加热区的基板上,获得所述碲半导体薄膜。
具体地,在一定压强(0.003~25torr)高温(450~470℃)条件下,可以获得气相Te。
气相Te沉积在基板的过程中,通过抽真空操作,使得管内的压力维持在0.003~25torr范围内,这样保证了持续产生Te气相。即抽真空和沉积是同时进行的。
固相Te源包括Te粉。
气相传输沉积管(VTD管)是现有设备气相传输沉积设备(VTD设备)中已有的。
可选地,所述基板与水平方向的夹角为α,α的取值范围为0°≤α≤90°。
具体地,本申请中的水平方向是指沿气相传输沉积管轴向的水平方向。一方面,所述基板与水平方向的夹角越小,基板越接近水平,这样基板的一端靠近加热区,基板的另一端远离加热区,靠近加热区沉积的晶粒结晶度较高,远离加热区沉积的晶粒结晶度较低,使得薄膜整体的均匀性较差。另一方面,所述基板与水平方向的夹角越大,基板越接近竖直,虽然这样可以克服温差的影响,但是由于重力的作用,也会影响薄膜的均匀性。
具体地,S100步骤中,压力的上限选自0.023torr、0.23torr、0.8torr、1.5torr、2.3torr、2.5torr;压力的下限选自0.02torr、0.023torr、0.8torr、1.5torr、0.23torr、2.3torr。
优选地,α的取值范围为70°≤α≤80°。
具体地,当基板与水平方向的夹角为70°≤α≤80°时,薄膜的均匀性非常好。
可选地,所述基板放置在导热件上;所述导热件放置在所述气相传输沉积管非加热区。
具体地,本申请中,导热件是把加热区的热量传给基底,使得基底有一定温度来形成Te结晶膜,如果基底没有温度的话,会形成非晶膜,影响膜的质量。
可选地,所述导热件与基板的接触面为斜面;所述斜面的倾斜度为70°~80°。
可选地,所述导热件选自石墨块、铝板、陶瓷板的任一种。
可选地,所述基板为惰性基板或者活性基板;
所述惰性基板包括玻璃基板、ITO基板、FTO基板中的任一种;所述活性基板包括TiO2基板、CdS基板、ZnO基板中的任一种。
可选地,所述加热的条件为:
温度:450~470℃;
升温速率:15~25℃/min。
优选地,所述加热的条件为:
温度:450~460℃;
升温速率:15~20℃/min。
优选地,在0.02~0.3torr的条件下,获得气相Te。
具体地,在较低的压力条件下,晶粒沉积速率较慢,结晶性较好。
可选地,沉积时间为6~10min。
根据本申请的第二方面,还提供了一种碲半导体薄膜,所述碲半导体薄膜中的与基底接触的晶粒的生长方向与基底平行;其余晶粒的生长方向与基底成一角度和/或与基底平行。
具体地,其余晶粒是指碲半导体薄膜中没有与基底接触的晶粒,也就是说生长过程中,堆积在基底晶粒层之上的晶粒。
优选地,在其余晶粒中,生长方向与基底成一角度的晶粒的数量大于生长方向与基底平行的晶粒的数量。
具体来说,Te晶粒在基底上最初是横向生长,当Te晶粒在基底整面堆积一层后,Te晶粒此时与一层Te极薄层接触,此时会纵向生长。影响Te晶粒生长方向的本质上是基底。当Te晶粒与基底晶格常数不匹配时,Te晶粒优先横向生长;而Te晶粒与Te薄层晶格常数匹配,故优先纵向生长。
Te晶粒为一维结构。
具体地,所述碲半导体薄膜中的与基底接触的晶粒的生长方向与基底平行(即沿着基板横向生长),堆叠成花状,直到铺满基底,之后,由于Te与Te之间的粘附性比Te与玻璃基底之间的好,Te晶粒更偏向于纵向生长。
可选地,所述碲半导体薄膜通过上述任一项所述的制备方法得到。
根据本申请的第三方面,还提供了一种制备碲半导体薄膜的设备,所述设备包括气相传输沉积管、基板和源盛放器;所述气相传输沉积管包括加热区和非加热区;所述源盛放器放置于所述加热区,所述源盛放器用于放置固相Te源;所述基板放置于所述非加热区,所述基板用于沉积气相Te从而形成碲半导体薄膜。
可选地,所述设备还包括导热件,所述导热件放置于所述气相传输沉积管的非加热区;
所述基板放置在所述导热件上。
可选地,所述导热件与基板的接触面为斜面;
所述斜面的倾斜度为70°~80°。
可选地,所述设备用于实现上述任一项所述的制备方法。
根据本申请的第四方面,还提供了上述任一项所述的制备方法得到的碲半导体薄膜、上述所述的碲半导体薄膜在光电探测器中的应用。
本申请能产生的有益效果包括:
1)本申请所提供的碲半导体薄膜的制备方法,VTD设备的真空度可以抽到10-1Pa,耗时少(1-2min),沉积过程依赖于加热程序,故不需要人员全程守着,但程序结束之后要立即揭盖,防止Te粉末继续蒸发。设备便于通氮气、氩气等惰性气体,实现不同氛围下Te薄膜的生长。同时VTD可揭盖,在蒸发过程中,可以随时观察薄膜的生长情况,便于记录和摸索薄膜的生长条件;
2)本申请所提供的碲半导体薄膜的制备方法:(1)操作简单,重复性高,薄膜制备过程用时少、效率高,对实验设备及环境要求较低;
3)本申请所提供的碲半导体薄膜形貌规则、薄厚均匀。
附图说明
图1为本申请在高压(2.3torr)下,Te原子在VTD管中的运动模型示意图;
图2为本申请在低压(0.023torr)下,Te原子在VTD管中的运动模型示意图;
图3(a)、(b)、(c)为本申请实施例1中在不同气压下制备的Te膜的表面形貌图;
图4(a)、(b)、(c)为本申请实施例1中在不同气压下制备的Te膜的SEM图;
图5(a)、(b)、(c)为本申请实施例1中在不同气压下制备的Te膜的XRD图;
图6(a)、(b)、(c)为本申请实施例2中在不同沉积时间下制备的Te膜的表面形貌图;
图7(a)、(b)、(c)为本申请实施例2中在不同沉积时间下制备的Te膜的SEM图;
图8为对比例中得到的Te膜的表面形貌图;
图9(a)为实施例3中在530nm的Led光源下的光响应曲线;
图9(b)为实施例3中在1450nm的Led光源下的光响应曲线;
图9(c)为实施例3中在1550nm的Led光源下的光响应曲线。
部件和附图标记列表:
100气相传输沉积管; 200玻璃基板;
300石墨块; 400源盛放器。
具体实施方式
下面结合实施例详述本申请,但本申请并不局限于这些实施例。
如无特别说明,本申请的实施例中的原料均通过商业途径购买。
下面介绍VTD沉积过程中Te原子的运动模型:
参见图1和图2所示,石墨块300位于气相传输沉积管(VTD管)100的非加热区内,玻璃基板200位于石墨块300的倾斜面上,源盛放器400位于气相传输沉积管100的左边加热区内,Te粉放置在源盛放器400内。
Te易凝结,且Te原子动能不足,在460℃蒸发过程中,气压低时,管内空气很少,Te原子倾向于在两边低温的管壁上沉积(即管壁两端的非加热区均有沉积),极少部分在基底上沉积;气压高时,由于抽真空的装置在VTD管100的左边,且管内有较多的空气,因此管内气流由右至左,空气会带动Te原子向左边直线运动,使得大部分Te原子在基底上沉积。且Te原子在跟空气碰撞过程中动能减小,会使Te的沉积速度变慢。
本申请的实施例中,VTD型号:合肥科晶XTF-1200X。
实施例1
取0.5g碲粉(99.999%,购自阿拉丁),放于石英坩埚,石英坩埚放置于管式炉左边加热区的中间区域(如图1和如图2所示),把玻璃基底放置于石墨块的斜面(斜度为75°),再把石墨块放置在距离加热区6cm的石英管(VTD管)内非直接加热区域(放置位置会影响基底温度从而影响成膜质量)。
蒸发工艺:分别调整气压设置为0.023torr、0.23torr、2.3torr,蒸发温度设置为460℃,升温速度为20℃/min,蒸发时间为8min,自然冷却。
不同气压下制备的Te膜的表面形貌测试
对制备得到的碲半导体薄膜的表面形貌进行透光和不透光测试,透光测试为将得到的碲半导体薄膜对准光源观测,不透光测试为将得到的碲半导体薄膜常规放置观测。
测试结果如图3(a)、3(b)、3(c)所示。
其中,3(a)为2.3torr,460℃蒸发8min后得到的碲半导体薄膜的测试结果,左图为不透光测试结果,右图为透光测试结果;
3(b)为0.23torr,460℃蒸发8min后得到的碲半导体薄膜的测试结果,左图为不透光测试结果,右图为透光测试结果;
3(c)为0.023torr,460℃蒸发8min后得到的碲半导体薄膜的测试结果,左图为不透光测试结果,右图为透光测试结果;
由图3(a)至3(c)可以看出,在2.3torr、0.23torr、0.023torr气压下蒸发得到的Te膜形貌均不相同,厚度先增加后减小。
不同气压下制备的Te膜的SEM图
对制备得到的不同的碲半导体薄膜分别进行SEM测试,测试结果如图4(a)、4(b)、4(c)所示。
其中,4(a)为2.3torr,460℃蒸发8min后得到的碲半导体薄膜的SEM试结果,左图为10μm标尺下的测试结果,右图为2μm标尺下的测试结果;
4(b)为0.23torr,460℃蒸发8min后得到的碲半导体薄膜的SEM试结果,左图为10μm标尺下的测试结果,右图为2μm标尺下的测试结果;
4(c)为0.023torr,460℃蒸发8min后得到的碲半导体薄膜的SEM试结果,左图为40μm标尺下的测试结果,右图为10μm标尺下的测试结果;
由图4(a)至4(c)可以看出,随着蒸发的气压降低,Te晶粒增大,说明低气压下Te薄膜的结晶性好。
不同气压下制备的Te膜的XRD图:
对制备得到的不同的碲半导体薄膜分别进行XRD测试,测试结果如图5(a)、5(b)5(c)所示。
图5(a)为2.3torr,460℃蒸发8min后得到的碲半导体薄膜的XDR试结果;
图5(b)为0.23torr,460℃蒸发8min后得到的碲半导体薄膜的XDR试结果;
图5(c)为0.023torr,460℃蒸发8min后得到的碲半导体薄膜的XDR试结果。
由5(a)~5(c)可以看出:气压越低,衍射峰强越高,结晶性越好。
实施例2
与实施例1不同之处在于:将实施例1中的蒸发工艺整体调整为:
气压设置为0.23torr,蒸发温度设置为460℃,升温速度为20℃/min,蒸发时间分别调整为4min、6min、8min,自然冷却。
不同时间下制备的Te膜的表面形貌测试
对制备得到的碲半导体薄膜的表面形貌进行透光和不透光测试,测试结果如图6(a)、6(b)、6(c)所示。
其中,6(a)为0.23torr,460℃蒸发4min后得到的碲半导体薄膜的测试结果,左图为不透光测试结果,右图为透光测试结果;
6(b)为0.23torr,460℃蒸发6min后得到的碲半导体薄膜的测试结果,左图为不透光测试结果,右图为透光测试结果;
6(c)为0.23torr,460℃蒸发8min后得到的碲半导体薄膜的测试结果,左图为不透光测试结果,右图为透光测试结果。
由图6(a)至6(c)可以看出,Te薄膜的前期沉积速度慢,蒸发时间为6-8min之间为此工艺下Te膜的迅速生长过程。
故制膜过程中,蒸发时间≥6min。
不同时间下制备的Te膜的SEM图
对制备得到的不同的碲半导体薄膜分别进行SEM测试,测试结果如图7(a)、7(b)、7(c)所示。
其中,7(a)为0.23torr,460℃蒸发4min后得到的碲半导体薄膜的SEM试结果,左图为100μm标尺下的测试结果,右图为20μm标尺下的测试结果;
7(b)为0.23torr,460℃蒸发6min后得到的碲半导体薄膜的SEM试结果,左图为30μm标尺下的测试结果,右图为10μm标尺下的测试结果;
7(c)为0.23torr,460℃蒸发8min后得到的碲半导体薄膜的SEM试结果,左图为10μm标尺下的测试结果,右图为2μm标尺下的测试结果;
由图7(a)~7(c)可以看出:Te晶粒在位点上形核并迅速长大成一定尺寸的棒状,接着在位点上继续增殖,堆叠成花状,直到铺满基底,形成一层Te晶粒层,这时的Te晶粒是横向生长的。之后因为Te与Te之间的粘附性比Te与玻璃基底之间的好,Te晶粒更偏向于纵向生长。
对比例1
该对比例与实施例1中蒸发气压0.23torr的实施例对应,与实施例1的区别仅在于将斜面的倾斜角度调整为65°。
图8为该对比例的表面形貌图,由图8可以看出,制备的薄膜均匀性不好。
实施例3
在红外探测器中的应用
结构(光电导结构):玻璃/Te膜/Ag(在Te膜上刷银浆电极,本实施例中的Te膜为实施例1中蒸发0.23torr对应的膜)
测其在波长为530nm、1450nm、1550nm的Led光源下的IT曲线(即光响应曲线,每10s打一次光,测试设备为安捷伦),如图9(a)、图9(b)和图9(c)所示:
由图9(a)~图9(c)可以看出,初步尝试Te红外探测器件,其在530nm、1450nm、1550nm有不错的光响应。
以上所述,仅是本申请的几个实施例,并非对本申请做任何形式的限制,虽然本申请以较佳实施例揭示如上,然而并非用以限制本申请,任何熟悉本专业的技术人员,在不脱离本申请技术方案的范围内,利用上述揭示的技术内容做出些许的变动或修饰均等同于等效实施案例,均属于技术方案范围内。

Claims (9)

1.一种碲半导体薄膜的制备方法,其特征在于,所述制备方法包括:将Te源进行气相传输沉积,获得所述碲半导体薄膜。
2.根据权利要求1所述的制备方法,其特征在于,所述制备方法包括:
S100、在0.003~25torr的条件下,将放置于气相传输沉积管加热区的固相Te源,加热,获得气相Te;
S200、将所述气相Te沉积在位于气相传输沉积管非加热区的基板上,获得所述碲半导体薄膜;
优选地,所述基板与水平方向的夹角为α,α的取值范围为0°≤α≤90°;
优选地,α的取值范围为70°≤α≤80°;
优选地,所述基板放置在导热件上;
所述导热件放置在所述气相传输沉积管非加热区;
优选地,所述导热件与基板的接触面为斜面;
所述斜面的倾斜度为70°~80°;
优选地,所述导热件选自石墨块、铝板、陶瓷板中的任一种;
优选地,所述基板为惰性基板或者活性基板;
所述惰性基板包括玻璃基板、ITO基板、FTO基板中的任一种;
所述活性基板包括TiO2基板、CdS基板、ZnO基板中的任一种;
优选地,所述加热的条件为:
温度:450~470℃;
升温速率:15~25℃/min;
优选地,所述加热的条件为:
温度:450~460℃;
升温速率:15~20℃/min;
优选地,在0.02~0.3torr的条件下,获得气相Te;
优选地,所述Te源为Te粉。
3.一种碲半导体薄膜,其特征在于,所述碲半导体薄膜中的与基底接触的晶粒的生长方向与基底平行;
其余晶粒的生长方向与基底成一角度和/或与基底平行;
优选地,在其余晶粒中,生长方向与基底成一角度的晶粒的数量大于生长方向与基底平行的晶粒的数量。
4.根据权利要求3所述的碲半导体薄膜,其特征在于,所述碲半导体薄膜通过权利要求2所述的制备方法得到。
5.一种制备碲半导体薄膜的设备,其特征在于,所述设备包括气相传输沉积管、基板和源盛放器;
所述气相传输沉积管包括加热区和非加热区;
所述源盛放器放置于所述加热区,所述源盛放器用于放置固相Te源;
所述基板放置于所述非加热区,所述基板用于沉积气相Te从而形成碲半导体薄膜。
6.根据权利要求5所述的设备,其特征在于,所述设备还包括导热件,所述导热件放置于所述气相传输沉积管的非加热区;
所述基板放置在所述导热件上。
7.根据权利要求6所述的设备,其特征在于,所述导热件与基板的接触面为斜面;
所述斜面的倾斜度为70°~80°。
8.根据权利要求5所述的设备,其特征在于,所述设备用于实现权利要求1或2所述的制备方法。
9.权利要求1或2所述的制备方法得到的碲半导体薄膜、权利要求3或4所述的碲半导体薄膜在光电探测器中的应用。
CN202110359561.0A 2021-04-02 2021-04-02 碲半导体薄膜及其制备方法、设备、应用 Pending CN113241298A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110359561.0A CN113241298A (zh) 2021-04-02 2021-04-02 碲半导体薄膜及其制备方法、设备、应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110359561.0A CN113241298A (zh) 2021-04-02 2021-04-02 碲半导体薄膜及其制备方法、设备、应用

Publications (1)

Publication Number Publication Date
CN113241298A true CN113241298A (zh) 2021-08-10

Family

ID=77130959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110359561.0A Pending CN113241298A (zh) 2021-04-02 2021-04-02 碲半导体薄膜及其制备方法、设备、应用

Country Status (1)

Country Link
CN (1) CN113241298A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115216748A (zh) * 2022-09-19 2022-10-21 中国科学院苏州纳米技术与纳米仿生研究所 碲薄膜的制备方法和半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104419894A (zh) * 2013-08-30 2015-03-18 国家纳米科学中心 浸润性可控的一维碲微纳结构膜及其制备方法
CN109652762A (zh) * 2018-11-29 2019-04-19 华中科技大学 一种锑硫硒合金薄膜的制备方法
CN110863177A (zh) * 2019-11-06 2020-03-06 西安交通大学 一种硒半导体薄膜的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104419894A (zh) * 2013-08-30 2015-03-18 国家纳米科学中心 浸润性可控的一维碲微纳结构膜及其制备方法
CN109652762A (zh) * 2018-11-29 2019-04-19 华中科技大学 一种锑硫硒合金薄膜的制备方法
CN110863177A (zh) * 2019-11-06 2020-03-06 西安交通大学 一种硒半导体薄膜的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHASHWATI SEN, ET AL: "Synthesis of Tellurium Nanostructures by Physical Vapor Deposition and Their Growth Mechanism", 《CRYSTAL GROWTH & DESIGN》, vol. 8, no. 1, 11 December 2007 (2007-12-11), pages 238 - 242 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115216748A (zh) * 2022-09-19 2022-10-21 中国科学院苏州纳米技术与纳米仿生研究所 碲薄膜的制备方法和半导体器件

Similar Documents

Publication Publication Date Title
US8846437B2 (en) High efficiency thin film transistor device with gallium arsenide layer
CN100468661C (zh) Ⅳ-ⅵ族半导体单晶薄膜和其异质结构的制备方法
CN107287578B (zh) 一种大范围均匀双层二硫化钼薄膜的化学气相沉积制备方法
CN109355638B (zh) 一种相变可控的全无机钙钛矿薄膜制备方法及器件应用
CN101425467B (zh) 在柔性衬底上制备透明导电薄膜及透明异质结的方法
CN109652762B (zh) 一种锑硫硒合金薄膜的制备方法
CN112663144B (zh) 二维In2S3/SnS异质结晶体材料的制备方法
CN111020487B (zh) 一种取向可控的准一维结构材料的薄膜制备方法
CN108658121B (zh) 一种实现氧化锌纳米线阵列梯度掺杂的方法
CN108193276A (zh) 制备大面积单一取向六方氮化硼二维原子晶体的方法
Tang et al. Optical property and the relationship between resistivity and surface roughness of indium tin oxide thin films
CN113241298A (zh) 碲半导体薄膜及其制备方法、设备、应用
CN108511324A (zh) 一种γ相硒化铟纳米片的外延生长方法
Periasamy et al. Effect of annealing on the characteristics of nanocrystalline ZnO thin films
CN100545314C (zh) 用于制备高质量氧化锌薄膜的蓝宝石衬底原位处理方法
CN109082631B (zh) 一种Ga2O3基透明导电薄膜及其制备方法
CN102249221B (zh) 一种条纹宽度可控的激光加热制备单层石墨烯的方法
KR20210030775A (ko) 금속 칼코게나이드 박막의 형성방법 및 이를 포함하는 전자 소자의 제조방법
CN114411258B (zh) 一种碳化硅晶体的生长方法及生长设备
CN101845619A (zh) 一种制备ZnO纳米针阵列的方法
CN108330536A (zh) PA-MBE同质外延高质量GaN单晶薄膜的制备方法
Sahoo et al. Band gap variation in copper nitride thin films
CN110643937A (zh) 掺铝AlN-CdZnTe复合结构组件及其制备方法
CN110364419B (zh) 一种生长在Si衬底上的二维InGaSe纳米材料及其制备方法
Huan-Hua et al. Strong surface diffusion mediated glancing-angle deposition: growth, recrystallization and reorientation of tin nanorods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination