CN113225086A - 模数转换设备及操作方法 - Google Patents

模数转换设备及操作方法 Download PDF

Info

Publication number
CN113225086A
CN113225086A CN202110184304.8A CN202110184304A CN113225086A CN 113225086 A CN113225086 A CN 113225086A CN 202110184304 A CN202110184304 A CN 202110184304A CN 113225086 A CN113225086 A CN 113225086A
Authority
CN
China
Prior art keywords
signal
output
analog
converter
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110184304.8A
Other languages
English (en)
Inventor
张日勋
卢炯东
白昇烨
崔炳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113225086A publication Critical patent/CN113225086A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
    • H03M3/47—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种模数转换设备包括：第一级转换器，其在第一级周期期间对输入模拟信号执行第一模数转换；第二级转换器，其从第一级转换器接收按第一增益放大的第一残差，并且在第二级周期期间执行第二模数转换；以及重组逻辑电路，其将来自第一级转换器的第一输出信号与来自第二级转换器的第二输出信号组合成与输入模拟信号对应的输出数字信号。第二级转换器在第二级周期中的第一子循环期间生成通过按第一增益放大第二输出信号而获得的第二级反馈信号，并且基于第二级反馈信号来生成第一子循环之后的第二子循环的第二输出信号。

Description

模数转换设备及操作方法
技术领域
本公开涉及模数转换设备，更具体地，涉及具有高速度和/或高分辨率的模数转换设备。
背景技术
在许多电子装置应用中，模数转换设备是被配置为将模拟信号转换为数字信号的设备，并且是对于应用而言不可或缺的知识产权
(IP)元件。模数转换器(ADC)是指接收具有表示连续值的模拟形式的信号输入并将其转换为具有表示离散量值的数字形式(n比特)的信号的设备。
根据一些示例，在精确测量系统中，电子装置包括一个或多个传感器以用于测量，并且传感器生成模拟信号。为了在精确测量系统中使用微计算机等执行后续处理，有必要将模拟值转换为数字值。作为另一示例，在移动装置接收机中，将天线生成的模拟信号输入到模数转换设备，转换为数字信号，并将其输出。
当连续的模拟信号被转换为数字信号时，在量化模拟信号时可能出现误差(量化误差)。
衡量模数转换设备的性能的因素包括转换带宽和动态范围(信噪比)。模数转换设备的带宽主要由其采样率指定，并且动态范围受诸如分辨率、线性度和精度的因素影响。模数转换设备的动态范围可由其有效比特数表示。
发明内容
本公开的各方面提供一种具有高精度和低功耗的模数转换设备。
本公开的各方面还提供一种具有高速度和高分辨率的模数转换设备。
然而，本公开的各方面不限于本文中明确阐述的那些。对于本公开所属领域的普通技术人员而言通过参考下面给出的本发明构思的详细描述，本公开的以上和其它方面将变得更显而易见。
根据本公开的一些示例实施例，一种模数转换设备可包括：第一级转换器，被配置为在第一级周期期间对输入模拟信号执行第一模数转换，并且被配置为输出第一输出信号和第一残差；第二级转换器，被配置为接收按第一增益放大的第一残差，被配置为在第二级周期期间执行第二模数转换，并且被配置为输出第二输出信号；以及重组逻辑电路，被配置为将第一输出信号和第二输出信号组合，并且输出与输入模拟信号对应的输出数字信号。第二级转换器被配置为在第二级周期中的第一子循环期间生成通过按第一增益放大第二输出信号而获得的第二级反馈信号，并且被配置为基于第二级反馈信号来生成第一子循环之后的第二子循环的第二输出信号。
根据本公开的一些示例实施例，一种无线通信装置可包括：低噪放大器，被配置为放大通过天线接收的射频(RF)信号；混合器，被配置为将放大的RF信号下变频到基带频率范围；低通滤波器，被配置为对由混合器下变频的信号进行滤波，并且模数转换设备被配置为从低通滤波器接收输入模拟信号并且被配置为将输入模拟信号转换为输出数字信号；以及数字信号处理器，被配置为处理输出数字信号。
根据本公开的一些示例实施例，一种模数转换设备可包括：逐次逼近寄存器(SAR)转换器，被配置为在第一周期期间对输入模拟信号执行第一模数信号转换，并且被配置为输出第一输出信号和第一残差；第一传输电路，被配置为按第一增益放大第一残差；多个Δ-∑(DS)转换器，各个DS转换器被配置为在第二周期期间基于放大的第一残差和DS反馈信号来执行第二模数转换，并且各个DS转换器被配置为生成第二输出信号；多个第一开关，各自连接在第一传输电路与所述多个DS转换器中的相应DS转换器之间，每个第一开关被配置为由使能信号控制，并且每个第一开关被配置为以时间交织方式将放大的第一残差发送到相应DS转换器；以及重组逻辑电路，被配置为将由所述多个DS转换器生成的第一输出信号和第二输出信号组合，以输出输出数字信号。所述多个DS转换器中的每个DS转换器包括被配置为按第一增益放大第二输出信号以生成DS反馈信号的第二传输电路。
根据本公开的一些示例实施例，一种模数转换设备可包括：多个开环转换器，各个开环转换器被配置为转换输入模拟信号，并且为从第一输出端子输出第一输出信号和第一残差；第一缓冲器，连接到第一输出端子并且被配置为缓冲第一残差；至少一个Δ∑(DS)转换器，被配置为对缓冲的第一残差执行Δ-∑转换，并且被配置为输出第二输出信号和DS反馈信号；以及重组逻辑电路，被配置为将第一输出信号和第二输出信号组合成输出数字信号。所述至少一个DS转换器中的每一个包括被配置为发送第二输出信号作为DS反馈信号的第二缓冲器。
根据本公开的一些示例实施例，一种模数转换方法可包括：对输入模拟信号执行第一模数转换以生成第一输出信号和第一残差信号；按第一增益一次放大第一残差；基于使能信号传递一次放大的第一残差；基于一次放大的第一残差和DS反馈信号来执行第二模数转换以生成第二输出信号；以及将第一输出信号和第二输出信号组合以输出输出数字信号。DS反馈信号可以是基于按第一增益二次放大第二输出信号而生成的信号。
根据本公开的一些示例实施例，一种模数转换方法包括：基于施加的采样信号对输入模拟信号执行第一模数转换，以生成第一输出信号和第一残差；按第一增益放大第一残差；基于施加的使能信号对放大的第一残差执行第二模数转换以生成第二输出信号；以及将第一输出信号和第二输出信号组合以输出输出数字信号。第二输出信号可通过对第一子操作循环的第二输出信号执行模拟转换，并基于反相使能信号从第一残差减去二次放大的第一反馈信号来生成，并且二次放大的第一反馈信号可按第一增益放大。
附图说明
通过参照附图详细描述其实施例的示例，本公开的以上和其它实施例和特征将变得更显而易见，在附图中：
图1是示出根据一些示例实施例的模数转换设备的框图。
图2是示出根据一些示例实施例的模数转换设备的操作的图。
图3是具体地示出图1的第一级的图。
图4是具体地示出图1的第二级转换器的图。
图5A和图5B示出了可用于实现根据一些示例实施例的第一传输电路和第二传输电路的传输电路的示例。
图6A和图6B示出了根据一些示例实施例的第一传输电路和第二传输电路。
图7是示出根据一些示例实施例的模数转换设备的框图。
图8是用于说明根据一些示例实施例的模数转换方法的时序图。
图9是示出根据一些示例实施例的模数转换设备的框图。
图10是示出应用根据一些示例实施例的模数转换设备的无线通信装置的图。
图11示出根据一些实施例的eNB的示例。
图12是根据一些示例实施例的网络环境中的电子装置的框图。
具体实施方式
下文中，将参照附图描述根据本发明构思的一些示例实施例。
本公开(但未必是发明构思)假设数字转换的最终输出信号DO是K比特的或者说长度为K比特(其中K是1或更大的自然数)，第一级对从最高有效比特(MSB)开始的M比特执行模数转换，并且第二级对除了M比特之外的剩余比特(即，从最低有效比特(LSB)的N比特)执行模数转换，其中K＝M+N。即，K大于M或N，K是自然数，并且M和N是0或更大的有理数。
图1是示出根据一些示例实施例的模数转换设备的框图，图2是示出根据一些示例实施例的模数转换设备的操作的图。图3是具体地示出图1的第一级的图，图4是具体地示出图1的第二级转换器的图。
参照图1，根据一些实施例的模数转换设备1可包括第一级转换器100、第一传输电路(AMP1)200、第一开关SW1、第二级转换器300、第二传输电路(AMP2)400、第二开关SW2和重组逻辑电路500。
第一级转换器100可被配置为对输入模拟信号VIN执行第一模数转换，并且可被配置为输出第一输出信号D1和第一残差EQ1二者。第一输出信号D1可被输出到重组逻辑电路500。第一残差EQ1可被输出到第一传输电路200。
第一传输电路200被配置为放大并输出从第一级转换器100接收的第一残差EQ1。第一传输电路200可按第一增益α放大第一残差EQ1。根据一些示例实施例，第一增益α可具有值1，并且在一些示例实施例中，第一增益α可具有大于或小于1的值。第一传输电路200的输出可被称为放大的第一残差αEQ1。
第一开关SW1连接第一传输电路200和第二级转换器300。换句话说，第一开关SW1的第一端可连接到第一传输电路200，并且第一开关SW1的第二端可连接到第二级转换器300。第一开关SW1根据使能信号Tresidue(图1中未示出)来开关。使能信号Tresidue可在第一级转换器100的操作完成或结束之后并且在第二级转换器200开始或发起之前激活。即，使能信号Tresidue可以是用于开始第二级转换器300的操作的信号。使能信号的逻辑值可以为“开启(on)值”和“关闭(off)值”，开启值指示启用，关闭值指示禁用。
第二级转换器300连接在第一开关SW1的第二端与重组逻辑电路500之间，并且可被配置为经由第一开关SW1从第一传输电路200接收放大的第一残差αEQ1(如图1所示)。第二级转换器300可被配置为对放大的第一残差αEQ1执行第二模数信号转换，并且将第二模数转换的结果作为第二输出信号D2输出到重组逻辑电路500。另外，第二级转换器300被配置为将第二输出信号D2输出到第二传输电路400。
第二传输电路400连接在第二级转换器300与第二开关SW2之间，并且被配置为按第二增益放大所接收的第二输出信号D2并将放大的信号输出到第二开关SW2。在一些示例实施例中，第二增益可具有与第一增益α相同的值，但是本公开不限于此。根据一些示例实施例，第二传输电路400可以是第一传输电路200的复制电路或副本。第二传输电路400的输入端子和输出端子可连接到第二级转换器300的不同节点。由第二传输电路400放大的信号可经由第二开关SW2作为反馈信号输入到第二级转换器300。
重组逻辑电路500可将第一输出信号D1和第二输出信号D2组合以生成输出数字信号D0。
根据一些示例实施例，第一级转换器100可以是开环转换器，第二级转换器300可以是闭环转换器。
尽管使用开环转换器可降低总功耗，但是由于在残差放大电路中增益的精度可能劣化，所以可能需要附加的或另外的校准。另一方面，由于闭环转换器具有反馈结构，所以可在调节采样电容和反馈电容之比的同时表现出增加的精度。然而，在高速应用中闭环转换器可能引起相当大的功耗，并且处理速度可较慢，并且可能慢到不可接受的程度。
图1所示的模数转换设备1可被实现为流水线结构。即，模数转换设备1可被布置为：在第一级转换器100在第一级周期TSAR期间执行第一模数转换之后，第二级转换器300可在第二级周期TDSM期间基于第一级转换器100的输出而执行第二模数转换。第一级转换器100和第二级转换器300可根据各个子操作循环分别执行第一模数转换和第二模数转换。下文中，第一级转换器100的子操作循环TSAR.CONV可被称为第一级子循环，第二级转换器300的子操作循环TDSM.CONV可被称为第二级子循环，但是在一些情况下，为了说明方便，各个子循环可以其它方式称呼。
根据一些示例实施例，前一级或前级可包括至少一个开环转换器，后一级或后级可包括至少一个闭环转换器。如本文所述，组合了开环转换器和闭环转换器的模数转换设备可具有增加的、更高的或高的分辨率，并且可能能够以增加的、更高的或高的速度处理输入模拟信号。如果在前一级或前级中存在多个开环转换器，则根据一些示例实施例，开环转换器可彼此串联连接。如果在后一级或后级存在多个闭环转换器，则根据一些示例实施例，闭环转换器可彼此并联连接。
即，在一些示例实施例中，模数转换设备1可包括多个级，并且各个级可被配置为将各个级在转换之后剩余的残差(残差电压)放大并传递至下一级。在一些示例实施例中，残差可以是该级的量化误差。前一级可被配置为输出接近或更接近最高有效比特(MSB)的比特，后一级可被配置为输出接近或更接近最低有效比特(LSB)的比特。
更具体地，在图2所示的示例中，假设模数转换设备具有3比特分辨率，第一级转换器(级1)具有2比特分辨率，并且第二级转换器(级2)具有1比特分辨率。本公开不限于此示例。
第一级转换器(级1)首先将整个区段分为两比特，即，总共四个(＝22)区域00、01、10和11。然后，第一级转换器从这四个区段当中寻找输入模拟信号所属的区段。在所示的示例中，首先确定输入模拟信号属于10(D1)，并且残差被传递，从而由第二级转换器(级2)确定更具体的值。
第二级转换器(级2)将与10对应的区段分为一个比特，即，两个(＝21)区域0和1，并且在所示的示例中，根据所接收的残差所属的区域(D2)确定更具体的值为1。
继续图2的示例，然后，重组逻辑电路会输出数字信号101(D0)。在一些示例实施例中，重组逻辑电路以与输入模拟信号组合的方式输出数字信号(D0)。
多个级可如图2所示操作，并且/或者根据各个级的分辨率，可存在更多或更少比特的数字输出信号。同样，本发明构思的示例实施例不限于参照图2示出并描述的示例。
在一些示例实施例中，第一级转换器100可以是逐次逼近转换器。例如，图3描述这样的实施例，其中第一级转换器100被实现为逐次逼近转换器。在图3的该第一级转换器100中，可施加输入模拟信号VIN作为输入，可执行模数转换以输出第一输出信号D1和第一残差EQ1。由第一级转换器100执行的模数转换可以是上面参照图1讨论的第一模数转换。
更具体地，根据一些示例实施例，第一级转换器100可包括采样保持电路110、比较器130、SAR逻辑电路140和SAR数模转换器(DAC)150。根据一些实施例，第一级转换器100还可包括第一计算单元120。
在接收到输入模拟信号VIN时，采样保持电路110可根据采样频率fs执行采样并且可输出保持的信号。采样保持电路110可根据采样信号Tsample而启用。
根据一些示例实施例，第一计算单元120和比较器130可输出通过将采样保持电路110的输出信号与前一第一级子循环存储在SAR DAC 150中的值进行比较而获得的结果，即，第一反馈信号(d)。通过比较而获得的结果(b)可被输出到SAR逻辑电路140。在一些示例实施例中，当采样信号被启用时，如果采样保持电路110的输出(a)大于在前一第一级子循环存储在SAR DAC 150中的值(d)，则SAR逻辑电路140可执行计数，可在第一级操作区段内的子循环期间通过SAR DAC 150将计数值转换为模拟值，并且可存储其作为下一子循环的比较参考。第一级转换器100可重复地执行上述过程，并且当第一级周期结束时，第一级转换器100可被配置为将第一级周期结束时的计数结果作为第一输出信号D1输出到重组逻辑电路500。此外，第一级转换器100可被配置为将通过将第一级周期结束时的输出信号(a)与紧接在结束之前的第一级子循环的存储在SAR DAC 150中的值进行比较而获得的结果输出到第一残差。
即，第一级转换器100可被配置为组合或计算采样的输入模拟信号(a)和第一反馈信号(d)以输出第一输出信号D1和第一残差信号EQ1。
SAR逻辑电路140可根据第一级子循环对比较器130的输出信号(b)进行计数以生成第一输出信号D1。此时，第一输出信号D1可以是数字信号。
SAR DAC 150可将由SAR逻辑电路140生成的第一输出信号D1转换为模拟信号并输出其作为第一反馈信号(d)。
上述第一级转换器100说明了SAR转换器的示例。然而，本公开不限于此，根据各种示例实施例，第一级转换器100可使用具有另一结构的SAR转换器或者具有SAR型以外的另一类型的开环转换器。
在一些示例实施例中，第二级转换器300可以是基于Δ-∑调制的转换器，即，Δ-∑转换器。Δ-∑转换器可通过过采样而具有增加的、更高的或高的分辨率。Δ-∑转换器可被配置为校正输入数据的累积误差，将误差转换为数字信号，并将转换的数字信号反映在输入数据上。
图4所示的第二级转换器300是Δ-∑转换器的示例，并且可包括环路滤波器电路320、量化电路330、DS逻辑电路340和DS DAC 350。第二级转换器300还可包括第二计算单元。
第二计算单元310可将放大的第二反馈信号(i)和放大的第一残差αEQ1组合，并且可将结果(e)输出到环路滤波器电路320。环路滤波器电路320可对所接收的信号(e)进行滤波，并且可若干次地获得用于校正初始获得的信号(e)的误差的样本以累积误差。即，环路滤波器电路320可执行过采样(即，采样多次)以获得第二输出信号D2。
根据一些示例实施例，在环路滤波器电路320中，可作为信号传递函数
Figure BDA0002942373650000091
施加使用函数H(s)放大的第一残差αEQ1，并且可作为噪声传递函数
Figure BDA0002942373650000092
施加第二级转换器300的第二残差EQ2。
量化电路330将累积误差(g)数字化并输出。在一些实施例中，量化电路330可具有N比特的分辨率(其中N是自然数)。根据一些示例实施例，量化电路330可被实现为比较器电路。量化电路330可将环路滤波器电路320的输出信号(f)与第二参考电压VREF进行比较并且可根据比较结果输出输出信号(g)。参照图2所示的示例，量化电路330可将输出信号(f)与第二参考电压VREF进行比较并且可输出1。
第二参考电压VREF可根据第二级转换器300的满量程输入电压范围而变化。即，图2所示的最小值Min2和最大值Max2的范围可根据第二参考电压VREF来设定。根据一些示例实施例，第二参考电压VREF可与第一级转换器100的第一参考电压VREF相同。
DS逻辑电路340存储量化电路330的输出信号(g)，然后输出数字化的第二输出信号D2。根据一些实施例，DS逻辑电路340可包括低通滤波器LPF和抽取器，并且可被配置为过滤高频带的噪声，稀化通过过采样获得的多余数据，并且可将数据降低至期望的采样频带。
DS DAC 350输出第二反馈信号(h)，可通过将量化电路330的被转换为数字的输出信号(g)转换为模拟信号而获得第二反馈信号。所输出的第二反馈信号(h)可被输出到第二传输电路400。
第二传输电路400根据反相使能信号按第二增益αDSM放大第二反馈信号(h)。按第二增益放大的第二反馈信号(h)可经受与通过过采样获得的用于误差校正的模拟信号(即，第一残差αEQ1)进行的减法运算。即，通过减法运算获得误差。
换句话说，可至少部分地基于通过按第二增益αDSM放大前一循环的第二输出信号D2而获得的第二反馈信号(h)来计算第二级转换器300的第二输出信号D2。在一些示例实施例中，第二增益αDSM与第一增益α相同，但本公开不限于此。将通过以下等式具体地说明增益。
第二传输电路400可以是与第一传输电路200一致或相同的电路。即，第二传输电路400可以是第一传输电路的复制电路。将在图5A至图6B中说明传输电路的示例。
第二开关SW2可连接在第二传输电路400的输出端子与环路滤波器电路320的输入端子之间(例如，经由第二计算单元310)，并且可根据反相使能信号(/Tresidue)将按第二增益放大的第二反馈信号发送到环路滤波器电路320。反相使能信号(/Tresidue)是与使能信号相反的信号，并且可在从第二级操作区段的开始或发起到第二级操作区段的结束或完成期间开启。
下文中，将更数学地描述根据一些实施例的模数转换设备1的操作。
当施加输入模拟信号VIN时，第一级转换器100执行第一模数转换以输出第一输出信号D1和第一残差EQ1。第一残差EQ1被输出到第一传输电路200，第一输出信号D1被输出到重组逻辑电路500。第一输出信号D1是这样的信号，其包括通过将输入模拟信号VIN数字转换为总共K比特中的从MSB开始的M比特而获得的信号VIN’、以及第一残差EQ1，如等式(1)所示。
D1＝VIN′+EQ1 等式(1)
第二级转换器300通过第一开关SW1接收放大的第一残差αEQ1，并执行第二模数转换以输出转换结果作为第二输出信号D2。第二输出信号D2是通过将如等式(2)中的放大的第一残差αEQ1数字转换为总共K比特中的从LSB到高第N比特(即，从第(K-M)比特到最低有效比特(LSB))的各比特而获得的信号，并且包括放大的第一残差αEQ1和第二残差EQ2。如前所述，K是大于M的自然数，并且K等于M和N之和。
D2＝-αEQ1+EQ2 等式(2)
重组逻辑电路500将第一输出信号D1和第二输出信号D2组合并输出组合的信号作为最终输出信号DO。
作为示例，假设第二输出信号D2是反映了第二增益αD的信号，最终输出信号DO可如下面的等式(3)中一样布置。
Figure BDA0002942373650000111
参照等式(3)，最终输出信号DO可通过将数字域中的增益αD反映到与模拟域中的第一增益α对应的第二输出信号D2与为了准确而应用的第一残差相加。
理想地，在第二级转换器300中，当在等式(3)中第一残差EQ1的系数
Figure BDA0002942373650000112
收敛到0时，仅第二残差EQ2可保留。
因此，考虑到高速环境，可至少部分地基于识别适当增益α、在第一传输电路200中应用增益α、并且在给定采样周期内发送增益α，来确定模数转换设备1的总体性能。
如果与第一传输电路200中的增益α相同的增益αDSM被应用于第二级转换器300中的第二输出信号D2(αD＝α＝αDSM)，则可生成抵消所施加的第一残差αEQ1的第二输出信号D2。
在这种情况下，最终输出信号DO可如下面的等式(4)中一样布置。
Figure BDA0002942373650000121
参照等式(4)，如果传递函数H(S)具有无穷大值，则在最终输出信号DO中几乎不出现第三量化误差EQ2。然而，增益α被反映在第一残差EQ1上，并且在最终输出信号DO中可按(1-α)EQ1出现第一残差EQ1。然而，如果对第二输出信号D2应用与增益α相同的增益αDSM(α＝αDSM)，则也可在传递函数H(S)具有无穷大值的条件下从最终输出信号DO去除第一残差EQ1。
第二传输电路400可具有增益αDSM，并且按增益αDSM放大第二级转换器300的模拟输出信号(h)并将其输出到第二计算单元310(i)，如等式(5)所示。
i＝αDSM·h 等式(5)
第二计算单元310基于当前循环的第一残差EQ1和前一循环的第一残差EQ1将第二放大单元360的输出信号(i)相加，并将其输出到环路滤波器电路320(e)，如等式(6)中一样。
e＝αEQ1+i 等式(6)
由于第二级转换器300在反馈路径中具有与第一传输电路200对应的第二传输电路400，所以可去除或减轻由第一传输电路200引起的性能限制因素。更具体地，当再次重排时，第二输出信号D2如等式(7)中一样表示。
Figure BDA0002942373650000122
参照等式(7)，当增益αDSM和增益α相同(α＝αDSM)并且H(s)理想地无穷大时，第一残差EQ1和第二残差EQ2的系数分别收敛于0。即，如果使第一级的输出处的第一增益等于第二级的反馈路径处的第二增益，则模数转换设备1可针对输入模拟信号具有更高的输出数字信号分辨率。
图5A和图5B示出了可用于实现根据一些示例实施例的第一传输电路200和第二传输电路400的传输电路的示例。
参照图5A，根据一些示例实施例的第一传输电路200和第二传输电路400可以是NMOS源极跟随器电路。NMOS源极跟随器电路200和400可包括串联连接在电源端子VDD和地电源端子GND之间的输入晶体管M1和电流源晶体管M2。输入信号IN可被施加到晶体管M1的栅极，并且与电流源对应的预定偏置电压Vb可被施加到晶体管M2的栅极。NMOS源极跟随器电路200和400的输出可以是在晶体管M1的一端与晶体管M2的一端连接的点或节点处的处于电源端子VDD与地电源端子GND之间的输出电压OUT。当输入信号IN根据源极跟随器的特性被施加到晶体管M2的栅极时，信号被输出到源极，并且NMOS源极跟随器的输入电压IN和输出电压OUT变得几乎相同。即，增益可理想地为1(一)或者在实际实现中几乎为1。
参照图5B，根据一些示例实施例的第一传输电路200和第二传输电路400可以是PMOS源极跟随器电路。PMOS源极跟随器电路200和400可包括串联连接在电源端子VDD和地电源端子GND之间的电流源晶体管M1和输入晶体管M2。即，与NMOS源极跟随器相比，晶体管可按相反的顺序连接。如果偏置电压被施加到电流源晶体管M1的栅极，并且输入信号IN被施加到输入晶体管M2，则PMOS源极跟随器电路200和400可输出输出信号OUT。由于详细操作的说明与图5A中相同，所以为了简明起见，将不提供重复说明。
图6A和图6B示出了可用于实现根据一些示例实施例的第一传输电路200和第二传输电路400的传输电路的示例。
根据一些示例实施例的第一传输电路200和第二传输电路400可以是前置放大器。
参照图6A，动态前置放大器可用作前置放大器的一些示例实施例。在所示的动态前置放大器中，晶体管M3和晶体管M1串联连接在电源端子VDD和节点N1之间。晶体管M4和晶体管M2也串联连接在电源端子VDD和节点M1之间，因此M3/M1串联连接与M4/M2串联连接是并联的。晶体管M6可连接在节点N1(即，M1晶体管的一端和M2晶体管的一端)与地电源端子GND之间。
时钟信号CLK被施加到M3晶体管、M4晶体管和M6晶体管的栅极，并且传输电路200和400的输入信号INP、INN可被施加到M1晶体管和M2晶体管的栅极。传输电路200和400的输出信号OUTN、OUTP可通过M3晶体管的一端与M1晶体管的另一端之间的输出节点bn和M4晶体管的一端与M2晶体管的另一端之间的输出节点bp输出。
动态前置放大器将输入信号INP、INN发送到输出信号OUTN、OUTP，而M3晶体管、M4晶体管和M6晶体管根据时钟信号导通。由于动态前置放大器的M6晶体管根据时钟信号CLK而导通，所以仅在放大的时刻(即，只有当时钟信号高时)才使得电流流过动态前置放大器，并且动态前置放大器动态地操作。即，可根据M1晶体管至M4晶体管和M6晶体管的设置来缓冲输入信号INP、INN，并且可以预定增益放大，以获得输出信号OUTN、OUTP。
参照图6B，静态前置放大器可用作前置放大器的一些示例实施例。在所示的静态前置放大器中，晶体管M3和晶体管M1串联连接在电源端子VDD和节点N1之间。晶体管M4和晶体管M2也串联连接在电源端子VDD和节点N1之间，因此M3/M1串联连接与M4/M2串联连接是并联的。晶体管M6可连接在节点N1(即，M1晶体管的一端和M2晶体管的一端)与地电源端子GND之间。
输出节点bn、bp连接到M3晶体管和M4晶体管的栅极，并且恒定电压VBP被施加到M6晶体管的栅极。传输电路200和400的输入信号INP、INN可被施加到M1晶体管和M2晶体管的栅极。传输电路200和400的输出信号OUTN、OUTP可通过M3晶体管的一端与M1晶体管的另一端之间的输出节点bn和M4晶体管的一端与M2晶体管的另一端之间的输出节点bp输出。由于时钟信号以外的恒定偏置电压被施加到M6晶体管的栅极，所以恒定电流始终流过静态前置放大器。即，在静态前置放大器始终导通的状态下，可根据M1晶体管至M4晶体管和M6晶体管的设置来缓冲输入信号INP、INN，并且可以预定增益放大，以获得输出信号OUTN、OUTP。
图7是示出根据一些示例实施例的模数转换设备的框图。
参照图7，根据一些示例实施例的模数转换设备1'可包括第一级转换器100、第一传输电路200、多个第二级转换器300以及重组逻辑电路500。
第一级转换器100可对输入模拟信号VIN执行第一模数信号转换以输出第一输出信号D1和第一残差EQ1。
第一传输电路200可按第一增益α放大并输出第一残差EQ1。在一些示例实施例中，第一增益α可具有值1，并且在一些示例实施例中，第一增益α可具有小于或大于1的值。第一传输电路200的输出可以是放大的第一残差αEQ1。
在多个第二级转换器300中，第二级转换器301_1至301_N中的每一个可并联连接在第一传输电路200的输出端子与重组逻辑电路500的输入端子之间。第二级转换器301_1至301_N中的每一个可在不同的定时从第一传输电路200顺序地接收放大的第一残差αEQ1并且可执行第二模数转换。即，可按时间交织方式接收放大的第一残差αEQ1。尽管未示出，但是第一开关SW1可进一步被包括在第一传输电路200与相应第二级转换器301_1至301_N之间以按时间交织方式接收输入，如图1所示，并且可根据使能信号Tresidue接收放大的第一残差αEQ1。
由于每个第二级转换器301以闭环操作并且可在比第一级转换器100更低的速度下操作，所以根据模数转换设备1'期望的速度和分辨率特性，多个第二级转换器301_1至301_N可按时间交织方式连接和操作。
第二级转换器301_1至301_N中的每一个接收放大的第一残差αEQ1的输入并且可执行第二模数转换以输出第二输出信号D2，如参照图2和图4及其详细描述说明的。
根据一些示例实施例，第二级转换器301_1至301_N中的每一个可包括第二传输电路400，其可不同于参照图1讨论的示例实施例。每个第二传输电路400可按第二增益放大第二输出信号D2。根据一些实施例，第二增益可以是与第一增益α相同的值。根据一些实施例，第二传输电路400可以是第一传输电路200的复制电路。第二传输电路400的输入端子和输出端子可分别连接到第二级转换器300的不同节点。第二输出信号D2可被输入到第二级转换器300作为按第二增益放大的反馈信号。
根据一些示例实施例，第一级转换器100可以是开环转换器，第二级转换器300可以是闭环转换器。
图8是用于说明根据一些示例实施例的模数转换方法的时序图。将作为示例描述四个第二级转换器300并联连接到一个第一级转换器100的模数转换设备，但是本公开不限于此。
参照图8，当采样信号被施加到模数转换设备时(Tsample，①)，第一级转换器100在第一级周期(TSAR，②)期间执行第一模数转换，直至接收到下一采样信号(Ts)。根据第一级子操作循环(TSAR.conv，
Figure BDA0002942373650000161
)执行第一模数转换，直至使能信号Tresidue被施加到第一开关。使能信号Tresidue是在第一级操作完成之后并且在第二级操作开始之前施加的信号③，并且是用于通知第二级转换器的操作开始的信号。
当第一级转换器执行S0的第一模数转换时，使能信号被施加到与多个第二级转换器中的任一个第二级转换器连接的第一开关CH0，该第二级转换器要么在使能信号被施加到第一开关时没有在执行第二模数转换操作，要么刚刚完成第二模数转换操作。来自第一级转换器的放大的第一残差被发送至与第一开关CH0连接的第二级转换器TDSM.CH0，并且第二级转换器开始执行第二模数转换。此时，在CH0的第二级转换器TDSM.CH0的操作期间，反相使能信号可被施加到第二开关，并且继续向其供应第二模数转换的输入信号。即，反相使能信号是与使能信号Tresidue相反的信号，并且可从t4(t4是时间t3的Tresidue CH0被禁用的时间)直至再次出现Tresidue CH0时持续开启。
可在重复第二级子循环(TDSM.conv，
Figure BDA0002942373650000162
)的同时执行第二模数转换，直至在第二级周期(在所示的示例中，t4至t19)期间放大的第一残差变为预设分辨率(即，从第(K-M)比特到最低有效比特(LSB))。
如果第一级转换器执行S1的第一模数转换，则使能信号被施加到与剩余第二级转换器当中的任一个第二级转换器连接的第一开关CH1，该第二级转换器要么在使能信号被施加到第一开关时没有在执行第二模数转换操作，要么刚刚完成第二模数转换操作。来自第一级转换器的放大的第一残差被发送至与第一开关CH1连接的第二级转换器TDSM.CH1，该第二级转换器开始执行第二模数转换。
类似地，与第一开关CH2和CH3中的每一个连接的第二级转换器TDSM.CH2、TDSM.CH3也根据要施加到第一开关的使能信号开始执行第二模数转换。
此时，施加到第一开关的使能信号可以是被配置为使得与第一开关CH0至CH3中的每一个连接的第二级转换器TDSM.CH0至TDSM.CH3执行时间交织操作，因此在彼此不同的定时开始第二模数转换的控制信号。
图9是示出根据一些示例实施例的模数转换设备的框图。
参照图9，根据一些实施例的模数转换设备1”可包括多个第一级转换器101-1至101-M、单个第一传输电路200、至少一个第二级转换器300以及重组逻辑电路(图9中未示出)。
各个第一级转换器101-1至101-M可对输入模拟信号VIN执行第一模数转换以输出第一输出信号D1，并且可输出对应的第一残差EQM。例如，第一级转换器中的第一个第一级转换器101-1可输出第一残差EQ1，第一级转换器中的第二个第一级转换器101-2可输出第一残差EQ2，并且第一级转换器中的第M个第一级转换器101-M可输出第一残差EQM。多个第一级转换器100可串联连接以增加分辨率，同时作为开环转换器更快地操作。
第一传输电路200可按第一增益α放大并输出第一残差EQM。在一些示例实施例中，第一增益α可具有值1；在一些示例实施例中，第一增益α可具有大于或小于1的值。仅一个第一传输电路200可连接到串联连接的多个第一级转换器101-1至101-M的最后级，因为第一传输电路200可增加第二级转换器300的操作效率。
可连接至少一个第二级转换器300。
根据一些示例实施例，当多个第二级转换器300如参照图7和图8描述的示例实施例中一样连接时，各个第二级转换器301_1至301_N可并联连接在第一传输电路200的输出端子与重组逻辑电路的输入端子之间。第二级转换器301_1至301_N中的每一个可在不同的定时从第一传输电路200顺序地接收放大的第一残差αEQM并且执行第二模数转换。即，可按时间交织方式接收放大的第一残差αEQM。尽管未示出，但是根据一些示例实施例，开关或晶体管可进一步包括在第一传输电路200与相应第二级转换器301_1至301_N之间以按时间交织方式接收输入，并且可根据使能信号接收放大的第一残差αEQM。
第二级转换器301_1至301_N中的每一个接收放大的第一残差αEQM的输入并执行第二模数转换以输出第二输出信号D2，如参照图2和图4及其详细描述说明的。根据一些示例实施例，第二级转换器301_1至301_N中的每一个可包括第二传输电路400，因此可不同于参照图1描述的示例实施例。
根据一些示例实施例，第一级转换器100可以是开环转换器，第二级转换器300可以是闭环转换器。
图10是示出应用了根据一些示例实施例的模数转换设备的无线通信装置1000的图。例如，模数转换设备可以是图1的模数转换设备1、图7的模数转换设备1'或图9的模数转换设备1”。
参照图10，无线通信装置1000可包括天线10、低噪放大器20、混合器30、低通滤波器40、模数转换设备60和数字信号处理器(DSP)50。
低噪放大器(LNA)20可放大通过天线10接收的RF信号。混合器30可基于采样频率信号fs将放大的RF信号下变频至基带。低通滤波器40可对下变频的信号执行低通滤波。
模数转换设备60接收经受低通滤波的输入模拟信号，并将其转换为输出数字信号。模数转换设备60可以是图1所示的模数转换设备1、图7的模数转换设备1'或图9的模数转换设备1”。根据一些实施例，输入模拟信号可以是频率为500MHz或以上的信号。根据一些示例实施例，输出数字信号可具有10比特或更高的分辨率。
数字信号处理器50可处理输出数字信号以供其它应用使用。
图11示出了根据一些实施例的示例eNB。
eNB 2000通过基站为覆盖区域中的多个用户装置UE提供对网络的无线宽带接入。用户装置UE可包括诸如小型企业、企业、WiFi热点、住宅、手机、无线膝上型计算机和无线PDA的移动装置。
基站可根据一个或多个无线通信协议来提供无线接入，例如5G3GPP NR(新无线电接口/接入)、LTE(长期演进)、LTE-A(LTE-advanced)、高速分组接入(HSPA)、Wi-Fi802.11a/b/g/n/ac等。为了方便，本公开中使用术语“eNodeB”和“eNB”来表示向远程终端提供无线接入的网络基础设施组件。
如图11所示，eNB 2000包括若干天线2205a至2205n、若干RF收发器2210a至2210n、发送(发送，TX)处理电路2215和接收(接收，RX)处理电路2220。天线的数量和RF收发器的数量可较大。eNB2000还包括控制器/处理器2225、存储器2230和回程或网络接口2235。
RF收发器2210a至2210n从天线2205a至2205n接收传入的RF信号，例如由网络(未示出)上的电子装置或用户设备(UE)(未示出)发送的信号。RF收发器2210a至2210n将传入的RF信号下变频以生成IF或基带信号。IF或基带信号被发送到RX处理电路2220，RX处理电路2220生成通过对基带或IF信号进行滤波、解码和/或数字化而处理的基带信号。RX处理电路2220将所处理的基带信号发送到控制器/处理器2225以用于附加处理。RF收发器2210a至2210n可包括本文所公开的任何模数转换设备，包括根据图1至图10中示出并参照其描述的一些示例实施例的那些，以将模拟信号转换为数字信号和/或将数字信号转换为模拟信号。
TX处理电路2215从控制器/处理器2225接收模拟或数字数据(例如语音数据、web数据、电子邮件或交互式视频游戏数据)。TX处理电路215对传出的基带数据进行解码、复用和/或数字化，以生成处理的基带或IF信号。RF收发器2210a至2210n从TX处理电路2215接收传出的处理的基带或IF信号并将基带或IF信号上变频为通过天线2205a至2205n发送的RF信号。
控制器/处理器2225可包括控制eNB 2000的总体操作的一个或多个处理器或其它处理装置。例如，控制器/处理器2225可根据公知原理通过RF收发器2210a至2210n、RX处理电路2220和TX处理电路2215来控制正向信道信号的接收和反向信道信号的发送。控制器/处理器2225还可支持附加功能，例如更高级的无线通信功能。例如，控制器/处理器2225可提供波束成形或定向路由操作(包括应用不同的权重)以使得从多个天线2205a至2205n传出的信号可有效地转向期望的方向。在eNB 2000处可通过控制器/处理器2225支持各种其它功能。
控制器/处理器2225还可执行驻留在存储器2230中的程序和其它进程，例如操作系统(OS)。控制器/处理器2225可根据运行进程的需要将数据移入和移出存储器2230。
控制器/处理器2225还联接到回程或网络接口2235。回程或网络接口2235允许eNB2000通过回程连接或网络(图11中未示出)与其它装置或系统通信。接口2235可支持通过任何合适的有线或无线连接的通信。例如，当eNB 2000被实现为蜂窝通信系统的一部分(例如支持5G、LTE或LTE-A)时，接口2235可允许eNB 2000通过有线或无线回程连接与另一eNB通信。当eNB 2000被实现为接入点时，接口2235可允许eNB 2000通过有线或无线局域网或者有线或无线连接(例如互联网)与大规模网络通信。接口2235包括支持通过有线或无线连接的通信的任何合适的结构，例如以太网或RF收发器。
存储器2230耦接到控制器/处理器2225。存储器2230的一部分可包括RAM，并且存储器2230的另一部分可包括闪存或另一ROM。
图12是根据一些实施例的网络环境3000中的电子装置的框图。
参照图12，在网络环境3000中，电子装置3101可通过第一网络3198(例如，短程无线通信网络)与电子装置3102通信，或者可通过第二网络3199(例如，远程无线通信网络)与电子装置3104或服务器3108通信。根据一些示例实施例，电子装置3101可通过服务器3108与电子装置3104通信。根据一些示例实施例，电子装置3101可包括处理器3120、存储器3130、输入装置3150、声音输出装置3155、显示装置3160、音频模块3170、传感器模块3176、接口3177、连接端子3178、触觉模块3179、相机模块3180、电源管理模块3188、电池3189、通信模块3190、订户标识模块3196和/或天线模块3197。在一些示例实施例中，可从电子装置3101省略至少一个构成元件(例如，显示装置3160或相机模块3180)，或者可添加一个或多个其它构成元件。在一些示例实施例中，一些构成元件可被实现为单个集成电路或元件。例如，可在与显示装置3160(例如，显示器)至少部分地集成的同时实现传感器模块3176(例如，指纹传感器、虹膜传感器或照度传感器)。例如，传感器模块3176可被嵌入显示装置3160中。
例如，处理器3120可执行软件(例如，程序3140)以控制连接到处理器3120的电子装置3101的至少一个其它构成元件(例如，硬件或软件构成元件)，并且可执行各种数据处理和计算。根据一些示例实施例，作为数据处理或计算的至少一部分，处理器3120可将从其它构成元件(例如，传感器模块3176或通信模块3190)接收的命令或数据加载到易失性组件存储器3132，处理存储在易失性组件存储器3132中的命令或数据，并且将结果数据存储在非易失性存储器3134中。根据一些示例实施例，处理器3120可包括主处理器3121(例如，中央处理单元或应用处理器)以及可与主处理器3121独立操作和/或一起操作的协处理器3123(例如，图形处理单元、图像信号处理器、传感器集线器处理器或通信处理器)。另外地或另选地，协处理器3123可被配置为使用比主处理器3121更低的功耗和/或可专用于指定的功能。协处理器3123可与主处理器3121分开实现或作为主处理器3121的一部分实现。
例如，协处理器3123在主处理器3121处于不活动(例如，睡眠状态)状态时代替主处理器3121，或者在主处理器3121处于活动(例如，应用执行)状态时连同主处理器3121一起，可控制与电子装置3101的构成元件当中的至少一个构成元件(例如，显示装置3160、传感器模块3176或通信模块3190)有关的至少一些功能或状态。根据一些示例实施例，协处理器3123(例如，图像信号处理器或通信处理器)可被实现为功能上相关的另一构成元件(例如，相机模块3180或通信模块3190)的一部分。
存储器3130可存储由电子装置3101的至少一个构成元件(例如，处理器3120或传感器模块3176)使用的各种数据。例如，数据可包括软件(例如，一个或多个程序3140)以及与之关联的命令的输入数据或输出数据。存储器3130可包括易失性存储器3132或非易失性存储器3134。
一个或多个程序3140可作为软件存储在存储器3130中，并且可包括例如操作系统3142、中间件3144或应用程序3146。
输入装置3150可从电子装置3101外部的源(例如，用户)接收要由电子装置3101的至少一个构成元件(例如，处理器3120)使用的命令或数据。例如，输入装置3150可包括麦克风、鼠标或键盘。
声音输出装置3155可将声音信号输出到电子装置3101的外部。例如，声音输出装置3155可包括扬声器或接收器。扬声器可用于一般目的(例如，多媒体回放或录音回放)，并且接收器可用于接收来电。根据一些示例实施例，接收器可与扬声器分开实现或作为扬声器的一部分实现。
显示装置3160可在视觉上向电子装置3101外部的目的地(例如，用户)提供信息。例如，显示装置3160可包括显示器、全息装置和/或投影仪，并且可包括用于控制显示装置3160的控制电路。根据一些示例实施例，显示装置3160可包括被配置为检测触摸的触摸电路或者被设定为测量通过触摸产生的力的强度的传感器电路(例如，压力传感器)。
音频模块3170可将声音转换为电信号和/或将电信号转换为声音。根据实施例，音频模块3170可通过输入装置3150获取声音，或者可通过声音输出装置3155或直接或无线地连接到电子装置3101的外部电子装置(例如，电子装置3102)(例如，扬声器或耳机)来输出声音。
传感器模块3176检测电子装置3101的操作状态(例如，功率或温度)或外部环境状态(例如，用户状态)，并且可生成与所检测的状态对应的电信号或数据值。根据一些示例实施例，例如，传感器模块3176可包括手势传感器、陀螺仪传感器、大气压传感器、磁性传感器、加速度传感器、握力传感器、接近传感器、颜色传感器、IR(红外)传感器、生物传感器、温度传感器、湿度传感器或照度传感器。
接口3177可支持可用于电子装置3101直接或无线地连接到外部电子装置(例如，电子装置3102)的一种或多种指定的协议。根据实施例，例如，接口3177可包括高清多媒体接口(HDMI)、通用串行总线(USB)接口、SD卡接口或音频接口。
连接端子3178可包括电子装置3101可物理地连接到外部电子装置(例如，电子装置3102)的连接器。根据一些示例实施例，例如，连接端子3178可包括HDMI连接器、USB连接器、SD卡连接器或音频连接器(例如，耳机连接器)。
触觉模块3179可将电信号转换为用户可通过触觉或运动觉感知到的机械刺激(例如，振动或运动)或电刺激。根据一些示例实施例，例如，触觉模块3179可包括电机、压电元件或电刺激器。
相机模块3180可捕获静止图像或运动图像。根据一些示例实施例，相机模块3180可包括一个或多个镜头、图像传感器、图像信号处理器或闪光灯。
电源管理模块3188可管理要供应给电子装置3101的电源。根据一些示例实施例，例如，电源管理模块3188可被实现为电源管理集成电路(PMIC)的至少一部分。
电池3189可向电子装置3101的至少一个构成元件供电。根据一些示例实施例，例如，电池3189可包括不可再充的初级电池、可再充的次级电池或燃料电池。
通信模块3190可支持在电子装置3101与外部电子装置(例如，电子装置3102、电子装置3104或服务器3108)之间建立直接(例如，有线)通信信道或无线通信信道，并且可控制通过所建立的通信信道的通信的性能。通信模块3190可独立于处理器3120(例如，应用处理器)操作，并且可包括支持直接(例如，有线)或无线通信的一个或多个通信处理器。根据一些示例实施例，通信模块3190可包括无线通信模块3192(例如，蜂窝通信模块、短程无线通信模块或全球导航卫星系统(GNSS)通信模块)或有线通信模块3194(例如，局域网(LAN)通信模块或电源线通信模块)。这些通信模块3192、3194当中的各个通信模块可通过第一网络3198(例如，诸如蓝牙、WiFi直连或红外数据协会(IrDA)的短程有线和/或无线通信网络)或第二网络3199(例如，诸如蜂窝网络、互联网或计算机网络(例如，LAN或WAN)的远程有线和/或无线通信网络)与外部电子装置通信。若干类型的通信模块可被集成到单个构成元件(例如，单个芯片)中，或者可被实现为多个单独的构成元件(例如，多个芯片)。无线通信模块3192可使用订户信息(例如，存储在订户标识模块3196中的国际移动订户标识符(IMSI))来确认并认证诸如第一网络3198或第二网络3199的通信网络中的电子装置3101。
天线模块3197可向外部(例如，外部电子装置)发送或从其接收信号或电源。根据一些示例实施例，天线模块3197可包括一个或多个天线(未示出)，因此，可例如由通信模块3190选择适合于诸如第一网络3198或第二网络3199的通信网络中使用的通信方案的至少一个天线。可通过至少一个所选天线在通信模块3190与外部电子装置之间发送或接收信号或电源。天线模块3197可包括一个或多个模数转换设备，包括根据本文所公开的发明构思的一个或多个模数转换设备，其一些示例实施例在本文中参照图1至图10进行了描述。
至少一些构成元件通过外围设备(例如，总线、通用输入和输出(GPIO)、串行外围接口(SPI)或移动工业处理器接口(MIPI))之间的通信方案彼此连接，并且可彼此交换信号(例如，命令或数据)。
根据本文所公开的各种示例实施例的电子装置可以是各种形式的装置中的任一种。例如，根据本公开的电子装置可以是或可包括移动通信装置(例如，智能电话)、计算机装置、便携式多媒体装置、便携式医疗装置、相机、可穿戴装置或家用电器。本文献不限于上述电子装置。
如本文所用，术语“模块”可包括被实现为硬件、软件和/或固件的单元，并且可与例如逻辑、逻辑块、组件或电路的术语互换使用。模块可以是一体配置的组件或者执行其一个或多个功能的组件的最小单元或部分。例如，根据一些示例实施例，模块可按专用集成电路(ASIC)的形式实现。
本文所描述的各种示例实施例可被实现为包括存储在存储介质(例如，内部存储器3136或外部存储器3138)中的一个或多个命令的软件(例如，程序3140)，其可由机器(例如，电子装置3101)读取。例如，机器(例如，电子装置3101)的处理器(例如，处理器3120)可从存储介质调用并执行一个或多个存储的命令中的至少一个。
在结束详细描述时，本领域技术人员将理解，在不实质上脱离本发明构思的原理的情况下，可对优选实施例进行许多变化和修改。因此，所公开的本发明构思的示例实施例仅在一般性和描述性意义上使用，而非为了限制。

Claims (20)

1.一种模数转换设备，包括：
第一级转换器，其被配置为在第一级周期期间对输入模拟信号执行第一模数转换，并且被配置为输出第一输出信号和第一残差；
第二级转换器，其被配置为接收按第一增益放大的第一残差，被配置为在第二级周期期间执行第二模数转换，并且被配置为输出第二输出信号；以及
重组逻辑电路，其被配置为将所述第一输出信号和所述第二输出信号组合，并且被配置为输出与所述输入模拟信号对应的输出数字信号，
其中，所述第二级转换器被配置为在所述第二级周期中的第一子循环期间生成通过按所述第一增益放大所述第二输出信号而获得的第二级反馈信号，并且被配置为基于所述第二级反馈信号来生成所述第一子循环之后的第二子循环的第二输出信号。
2.根据权利要求1所述的模数转换设备，还包括：
第一传输电路，其连接在所述第一级转换器的输出端子与所述第二级转换器的输入端子之间，并且被配置为按所述第一增益放大并输出所述第一残差；以及
第一开关，其被配置为根据使能信号来开关。
3.根据权利要求2所述的模数转换设备，还包括：
第二传输电路，其连接在所述第二级转换器的输入端子与所述第二级转换器的输出端子之间，并且被配置为将通过按所述第一增益放大所述第二输出信号而获得的所述第二级反馈信号输出到所述第二级转换器的输入端子；以及
第二开关，其根据与所述使能信号相反的反相使能信号而导通。
4.根据权利要求3所述的模数转换设备，其中，所述第一传输电路和所述第二传输电路各自包括源极跟随器电路。
5.根据权利要求2所述的模数转换设备，其中，使能信号在第一级周期期间处于关闭值，并且当第二级周期开始时处于开启值。
6.根据权利要求1所述的模数转换设备，其中，所述第一级转换器是逐次逼近寄存器模数转换器，并且其中，所述第一级转换器包括：
采样保持电路，其被配置为根据采样信号对所述输入模拟信号进行采样；
比较器，其被配置为基于第一级反馈信号来比较采样的输入模拟信号以输出所述第一残差和预输出信号；
逐次逼近寄存器逻辑电路，其被配置为对所述预输出信号进行计数以生成所述第一输出信号；以及
逐次逼近寄存器数模转换器，其被配置为在所述第一级周期内转换所述第一输出信号以生成所述第一级反馈信号。
7.根据权利要求1所述的模数转换设备，其中，所述第二级转换器是ΔΣ转换器，并且其中，所述第二级转换器包括：
环路滤波器电路，其被配置为对通过将放大的第一残差和放大的第二级反馈信号组合而获得的信号进行滤波；
量化电路，其被配置为对所述环路滤波器电路的输出信号进行数字转换；
ΔΣ逻辑电路，其被配置为对所述量化电路的输出进行计数以生成所述第二输出信号；以及
ΔΣ数模转换器，其被配置为转换所述量化电路的输出以输出所述第二级反馈信号。
8.根据权利要求3所述的模数转换设备，其中，所述第二级转换器是多个第二级转换器之一，其中，所述第一开关是多个第一开关之一，并且其中，所述多个第一开关中的每个第一开关连接到所述多个第二级转换器中的至少两个第二级转换器，并且
其中，所述使能信号以时间交织方式启用所述多个第二级转换器中的每一个。
9.一种无线通信装置，包括根据权利要求1所述的模数转换设备，该无线通信装置还包括：
低噪放大器，其被配置为放大通过天线接收的射频信号；
混合器，其被配置为将放大的射频信号下变频到基带频率范围；
低通滤波器，其被配置为对由所述混合器下变频的信号进行滤波；以及
数字信号处理器，其被配置为处理所述输出数字信号，
其中，所述模数转换设备被配置为从所述低通滤波器接收所述输入模拟信号并且被配置为将所述输入模拟信号转换为所述输出数字信号。
10.一种模数转换设备，包括：
逐次逼近寄存器转换器，其被配置为在第一时间周期期间对输入模拟信号执行第一模数信号转换，并且被配置为输出第一输出信号和第一残差；
第一传输电路，其被配置为按第一增益放大所述第一残差；
多个Δ-∑转换器，各个DS转换器被配置为在第二时间周期期间基于Δ-∑反馈信号基于放大的第一残差来执行第二模数转换，并且各个Δ-∑转换器被配置为生成相应的第二输出信号，其中，所述多个Δ-∑转换器中的每个Δ-∑转换器包括第二传输电路，所述第二传输电路被配置为按所述第一增益放大所述第二输出信号以生成所述Δ-∑反馈信号；
多个第一开关，其连接在所述第一传输电路与所述多个Δ-∑转换器中的相应Δ-∑转换器之间，每个第一开关被配置为由使能信号控制，并且每个第一开关被配置为以时间交织方式将放大的第一残差发送到相应Δ-∑转换器；以及
重组逻辑电路，其被配置为将由所述多个Δ-∑转换器生成的第一输出信号和第二输出信号组合，以输出输出数字信号。
11.根据权利要求10所述的模数转换设备，其中，所述多个Δ-∑转换器中的每一个还包括：第二开关，其连接在所述Δ-∑转换器的第二传输电路与所述Δ-∑转换器的输入端子之间，并根据反相使能信号启用。
12.根据权利要求11所述的模数转换设备，其中，所述多个Δ-∑转换器中的每一个包括：
环路滤波器电路，其被配置为对通过将所述第一残差和所述Δ-∑反馈信号组合而获得的信号进行滤波；
量化电路，其被配置为对所述环路滤波器电路的输出信号执行数字转换；
Δ-∑逻辑电路，其被配置为对所述量化电路的输出进行计数以生成所述第二输出信号；以及
Δ-∑数模转换器，其被配置为对所述量化电路的输出执行模拟转换以输出所述Δ-∑反馈信号。
13.根据权利要求10所述的模数转换设备，其中，所述使能信号是在所述第一时间周期之后并且在所述第二时间周期之前设定为开启值的信号。
14.根据权利要求10所述的模数转换设备，其中，所述第一传输电路和所述第二传输电路是相同的。
15.根据权利要求10所述的模数转换设备，其中，所述逐次逼近寄存器转换器包括：
采样保持电路，其被配置为接收并采样所述输入模拟信号；
比较器，其被配置为基于逐次逼近寄存器反馈信号来比较采样的输入模拟信号以输出所述第一残差和预输出信号；
逐次逼近寄存器逻辑电路，其被配置为对所述预输出信号进行计数以生成所述第一输出信号；以及
逐次逼近寄存器数模转换器，其被配置为在所述第一时间周期内转换所述第一输出信号以生成所述逐次逼近寄存器反馈信号。
16.一种模数转换设备，包括：
多个开环转换器，各个开环转换器被配置为转换输入模拟信号，并且被配置为从第一输出端子输出第一输出信号和第一残差；
第一缓冲器，其连接到所述第一输出端子并且被配置为缓冲所述第一残差；
至少一个Δ∑转换器，其被配置为对缓冲的第一残差执行Δ-∑转换，并且被配置为输出第二输出信号和Δ∑反馈信号；以及
重组逻辑电路，其被配置为将所述第一输出信号和所述第二输出信号组合成输出数字信号，
其中，所述至少一个Δ∑转换器中的每一个包括被配置为发送所述第二输出信号作为Δ∑反馈信号的第二缓冲器。
17.根据权利要求16所述的模数转换设备，还包括：
第一开关，其连接在所述第一缓冲器与所述至少一个Δ∑转换器中的每个Δ∑转换器之间，其中，所述第一开关根据使能信号来控制，并且其中，所述第一开关被配置为以时间交织方式将缓冲的第一残差发送到所述至少一个Δ∑转换器；以及
第二开关，其连接在所述第二缓冲器与所述至少一个Δ∑转换器的输入端子之间并且根据反相使能信号来控制。
18.根据权利要求16所述的模数转换设备，其中，所述多个开环转换器串联连接，
其中，所述多个开环转换器中的第一开环转换器被配置为从高比特开始向下确定至少两个或更多个比特和前一残差，并且所述多个开环转换器中连接到所述第一开环转换器的输出的第二开环转换器被配置为基于所述前一残差从所述第一开环转换器所确定的比特之后的比特开始向下确定至少两个或更多个比特和后一残差，并且
其中，所述第一输出信号和所述第一残差输出自所述多个开环转换器中的最后开环转换器。
19.根据权利要求16所述的模数转换设备，其中，所述第一缓冲器和每个第二缓冲器是源极跟随器电路。
20.根据权利要求16所述的模数转换设备，其中，所述至少一个Δ∑转换器包括并联连接的多个Δ∑转换器，并且
其中，每个Δ∑转换器被配置为输出通过基于缓冲的第一残差和所述Δ∑反馈信号执行Δ-∑转换而生成的第二输出信号。
CN202110184304.8A 2020-02-06 2021-02-08 模数转换设备及操作方法 Pending CN113225086A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0014420 2020-02-06
KR1020200014420A KR20210100438A (ko) 2020-02-06 2020-02-06 아날로그 디지털 변환 장치 및 아날로그 디지털 변환 방법

Publications (1)

Publication Number Publication Date
CN113225086A true CN113225086A (zh) 2021-08-06

Family

ID=77084883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110184304.8A Pending CN113225086A (zh) 2020-02-06 2021-02-08 模数转换设备及操作方法

Country Status (3)

Country Link
US (1) US11223367B2 (zh)
KR (1) KR20210100438A (zh)
CN (1) CN113225086A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023222120A1 (zh) * 2022-05-17 2023-11-23 芯海科技（深圳）股份有限公司 模数转换器、芯片及模数转换控制方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022148872A (ja) * 2021-03-24 2022-10-06 株式会社東芝 アイソレータ
CN113746481B (zh) * 2021-09-13 2024-04-02 澳门大学 流水线逐次逼近模数转换器
TWI806234B (zh) * 2021-11-10 2023-06-21 瑞昱半導體股份有限公司 時間交錯式類比數位轉換器
KR102634970B1 (ko) 2021-12-29 2024-02-07 주식회사 경신 자동차의 전원 제어장치 및 그 제어방법
TWI800265B (zh) * 2022-02-16 2023-04-21 瑞鼎科技股份有限公司 電壓偵測電路
KR20230147468A (ko) 2022-04-14 2023-10-23 현대모비스 주식회사 아날로그 디지털 컨버터를 위한 오차 보정장치 및 그 방법
TWI819823B (zh) * 2022-09-29 2023-10-21 瑞昱半導體股份有限公司 基於計數器控制的時間交錯式類比數位轉換器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940445B2 (en) 2002-12-27 2005-09-06 Analog Devices, Inc. Programmable input range ADC
KR101153667B1 (ko) 2005-02-21 2012-06-18 엘지전자 주식회사 파이프라인 아날로그-디지털 변환기에 있어서의 기준전압구동회로
JP4372111B2 (ja) 2005-03-04 2009-11-25 三洋電機株式会社 アナログデジタル変換器
US7274321B2 (en) * 2005-03-21 2007-09-25 Analog Devices, Inc. Analog to digital converter
JP2011234154A (ja) 2010-04-28 2011-11-17 Renesas Electronics Corp アナログデジタル変換器およびその動作方法
EP2546992B1 (en) * 2011-07-13 2014-03-05 Imec Stochastic A/D converter and method for using the same
US8659461B1 (en) * 2012-11-13 2014-02-25 University Of Macau Analog to digital converter circuit
US9059730B2 (en) 2013-09-19 2015-06-16 Qualcomm Incorporated Pipelined successive approximation analog-to-digital converter
CN104954018B (zh) * 2014-03-28 2018-03-27 澜起科技（上海）有限公司 ∑‑δ模数转换器
US9276597B1 (en) * 2015-02-10 2016-03-01 Mediatek Inc. Circuit and method for calibration of analog-to-digital converter
US9654132B2 (en) * 2015-07-08 2017-05-16 Marvell World Trade Ltd. Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
KR101774522B1 (ko) 2016-06-02 2017-09-04 금오공과대학교 산학협력단 파이프라인 축차근사형 에이디씨
WO2018006931A1 (en) * 2016-07-04 2018-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Pipelined analog-to-digital converter
EP3451531B1 (en) 2017-08-28 2020-11-18 IMEC vzw Method for improving feedback circuit performance
KR101840683B1 (ko) 2017-09-27 2018-03-21 포항공과대학교 산학협력단 잔류전압 적분을 이용한 축차 근사형 아날로그 디지털 변환기
EP3553952B1 (en) * 2018-04-10 2023-09-13 Melexis Technologies SA Analog-to-digital converter
US10886933B1 (en) * 2019-10-18 2021-01-05 Texas Instruments Incorporated Analog-to-digital converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023222120A1 (zh) * 2022-05-17 2023-11-23 芯海科技（深圳）股份有限公司 模数转换器、芯片及模数转换控制方法

Also Published As

Publication number Publication date
KR20210100438A (ko) 2021-08-17
US11223367B2 (en) 2022-01-11
US20210250040A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
CN113225086A (zh) 模数转换设备及操作方法
JP5189828B2 (ja) アナログデジタル変換器チップおよびそれを用いたｒｆ−ｉｃチップ
US9577659B2 (en) Amplifier circuit, ad converter, wireless communication device, and sensor system
US8860600B1 (en) Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
JP5809522B2 (ja) 半導体装置
US10581442B2 (en) Apparatus for correcting linearity of a digital-to-analog converter
US7965217B2 (en) Apparatus and method for pipelined analog to digital conversion
US20140368706A1 (en) Programmable gain amplifier and devices including the same
US7956780B2 (en) Filter with capacitive forward coupling
US7629906B2 (en) Circuit and method for calibrating direct current offset
JP7228643B2 (ja) 増幅回路、ａｄ変換器、無線通信装置、及びセンサシステム
JP4934529B2 (ja) 無線受信回路、並びに無線トランシーバ回路及びそのキャリブレーション方法
US7978116B2 (en) Apparatus and method for pipelined analog to digital conversion
US7193553B1 (en) Analog to digital converter with power-saving adjustable resolution
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
JP2017055276A (ja) Ａｄ変換回路、パイプラインａｄ変換器、及び無線通信装置
US6980148B1 (en) Pipelined analog to digital converter that is configurable based on wireless communication protocol
KR102074948B1 (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
JP2016213641A (ja) 増幅回路
US7817071B2 (en) Low power consumption analog-to-digital converter
US11515886B2 (en) Analog-to-digital converter, electronic device including the same, and operating method of analog-to-digital converter
JP4121969B2 (ja) アナログデジタル変換器
JP2019054512A (ja) ノイズ除去を備えたアナログデジタル変換器
CN113993028B (zh) 信号处理电路、方法及骨传导耳机
US11728824B2 (en) Analog circuit and comparator sharing method of analog circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination