CN113225030A - 功率放大电路、半导体器件 - Google Patents

功率放大电路、半导体器件 Download PDF

Info

Publication number
CN113225030A
CN113225030A CN202110153563.4A CN202110153563A CN113225030A CN 113225030 A CN113225030 A CN 113225030A CN 202110153563 A CN202110153563 A CN 202110153563A CN 113225030 A CN113225030 A CN 113225030A
Authority
CN
China
Prior art keywords
transistor
current
arrangement region
wiring
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110153563.4A
Other languages
English (en)
Other versions
CN113225030B (zh
Inventor
佐藤秀幸
姬田高志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020201727A external-priority patent/JP2021125874A/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113225030A publication Critical patent/CN113225030A/zh
Application granted granted Critical
Publication of CN113225030B publication Critical patent/CN113225030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1022—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供功率放大电路、半导体器件，增强功率放大电路中的晶体管间的热耦合。功率放大电路具有：晶体管(101)，形成在半导体基板(301)上；晶体管(111)，基于控制电流的一部分向晶体管(101)供给偏置电流；晶体管(112)，其中流动的电流伴随着温度上升而增加；以及布线部(W1)，与晶体管(111)的发射极电连接，具有对置地层叠于半导体基板(301)的第二发射极布线(202)以及凸块(203)。在俯视半导体基板(301)时，第二发射极布线(202)以及凸块(203)的至少一方从配置晶体管(101)的配置区域的至少一部分延伸，以便重叠于配置晶体管(112)的配置区域。

Description

功率放大电路、半导体器件
技术领域
本发明涉及功率放大电路以及半导体器件。
背景技术
在移动体通信中的无线频率(Radio Frequency：RF)信号的放大中使用功率放大电路。在通过形成在半导体基板上的双极型晶体管进行功率放大的功率放大电路中，在放大时由于晶体管发热，从而晶体管的特性变化。专利文献1中公开的功率放大电路通过使多个晶体管热耦合，来防止晶体管的接合温度的上升所引起的效率劣化。
专利文献1：日本特开2000－332124号公报
在专利文献1中公开的功率放大电路中，通过金属电极层将功率放大用晶体管、和向功率放大用晶体管供给偏置电流的偏置电路的电位生成用晶体管热耦合。
存在通过倒装连接将具有功率放大电路的半导体芯片安装于基板的情况。在倒装连接中，在功率放大电路设置凸块。半导体芯片经过凸块安装于基板。在将具有专利文献1中公开的功率放大电路的半导体芯片倒装芯片安装的情况下，通过凸块的向基板侧的热传导对通过金属电极层的晶体管间的热传导产生影响，不能够实现充分的热耦合。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于增强功率放大电路中的晶体管间的热耦合。
本发明的一个方面所涉及的功率放大电路具有：第一晶体管，形成在半导体基板上；第二晶体管，形成在半导体基板上，该第二晶体管的基极被供给作为控制电流的一部分的第一电流，向第一晶体管供给基于第一电流的偏置电流；电流输出元件，形成在半导体基板上，被供给作为控制电流的一部分的第二电流，输出基于第二电流的第三电流，其中，第二电流伴随着温度上升而增加；以及布线部，设置为重叠于配置有第一晶体管的第一配置区域的至少一部分以及第一配置区域与配置有电流输出元件的第二配置区域之间的区域，该布线部与第一晶体管的发射极电连接，具有对置地层叠于半导体基板的多个金属层，在俯视半导体基板时，多个金属层中的至少一个金属层从至少一部分的第一配置区域延伸，以便重叠于第二配置区域。
根据本发明，能够增强功率放大电路中的晶体管间的热耦合。
附图说明
图1是第一实施方式所涉及的功率放大电路的电路图。
图2是第一实施方式所涉及的功率放大电路的布局图。
图3是图2所示的切断线III－III上的剖视图。
图4是第一实施方式所涉及的功率放大电路的其他的布局的示意图。
图5是第一实施方式所涉及的功率放大电路的其他的布局的示意图。
图6是第一实施方式所涉及的功率放大电路的其他的布局的示意图。
图7是第一实施方式所涉及的功率放大电路的其他的布局的示意图。
图8是对功率放大电路的动作的一个例子进行说明的图。
图9是对第一实施方式所涉及的功率放大电路的输出的上升进行说明的图。
图10是第一实施方式所涉及的功率放大电路的变形例的布局图。
图11是图10所示的切断线XI－XI上的剖视图。
图12是第一实施方式所涉及的功率放大电路的其他的变形例的布局图。
图13是图12所示的切断线XIII－XIII上的剖视图。
图14是第一实施方式所涉及的功率放大电路的其他的变形例的布局图。
图15是图14所示的切断线XV－XV上的剖视图。
图16是第一实施方式所涉及的功率放大电路的其他的变形例的布局图。
图17是图16所示的切断线XVII－XVII上的剖视图。
图18是图16所示的功率放大电路的其他的剖视图。
图19是第三实施方式所涉及的功率放大电路的布局图。
图20是图19所示的切断线XX－XX上的剖视图。
图21是图19所示的切断线XXI－XXI上的剖视图。
图22是第三实施方式所涉及的功率放大电路的布局图。
图23是图22所示的切断线XXIII－XXIII上的剖视图。
图24是图22所示的切断线XXIV－XXIV上的剖视图。
图25是第四实施方式所涉及的功率放大电路的电路图。
图26是第四实施方式所涉及的功率放大电路的布局图。
图27是第五实施方式所涉及的功率放大电路的布局图。
图28是图27所示的切断线XXVIII－XXVII上的剖视图。
图29是图27所示的切断线XXVIV－XXVIV上的剖视图。
附图标记说明
10、10A...功率放大电路；101、102、111、112、113...晶体管；202、202A、
202B、202C...第二发射极布线；2021、2021A...突出部；203、203A、203B、
203C；203D、203E、203F、2702...凸块；301...半导体基板；1901、2201、
2601、2701、2703...布线。
具体实施方式
以下，参照附图，对本发明的实施方式详细地进行说明。此外，对相同的要素标注相同的附图标记，尽可能省略重复的说明。
对第一实施方式所涉及的功率放大电路10进行说明。在图1中示出功率放大电路10的电路图。功率放大电路10具有晶体管101～10n、111、112、113、电容器114、131、电阻元件115、121、电感器141以及匹配电路151。作为一个例子，晶体管101～10n、111、112、113是异质结双极型晶体管(HBT：Heterojunction Bipolar Transistor)等晶体管。
晶体管101～10n设置于半导体基板(未图示)上的配置区域A1。
晶体管101～10n的各晶体管的基极与电容器131以及电阻元件121连接，集电极与匹配电路151连接，发射极与接地连接。晶体管101～10n的各晶体管的集电极被通过电感器141供给电源电压Vcc。
晶体管101～10n的各晶体管(第一晶体管)放大从输入端161输入的信号RFin。晶体管101～10n的各晶体管基于由后述的晶体管111(第二晶体管)输出的偏置电流Ib，放大输入至各晶体管的基极的信号。被各晶体管放大后的信号通过匹配电路151作为信号RFout输出。
晶体管111、112、113、电容器114以及电阻元件115设置于半导体基板上的配置区域A3。
晶体管111(第二晶体管)的基极与电阻元件115连接，集电极与电源连接，发射极与电阻元件121连接。晶体管111通过基于从控制输入端181供给并流过电阻元件115的控制电流Ic而向基极供给的电流I1来切换导通状态和截止状态。若成为导通状态，则晶体管111输出偏置电流Ib。
晶体管112(电流输出元件)是二极管连接的晶体管，集电极与晶体管113的发射极连接，发射极与接地连接。晶体管112的集电极被供给电流I2。晶体管112基于电流I2从发射极输出电流I3。晶体管112设置于半导体基板上的配置区域A2。
晶体管113是二极管连接的晶体管，集电极与电阻元件115以及晶体管111的基极连接，发射极与晶体管112的集电极连接。晶体管113基于根据控制电流Ic而流过集电极的电流I4，将电流I2输出至晶体管112的集电极。
电容器114的一端与晶体管111的基极连接，另一端与接地连接。电容器114发挥功能，以使得控制电流Ic中的交流分量流向接地。为了使基于从控制输入端181输入的控制电流Ic的规定的电压下降产生而设置电阻元件115。
通过晶体管111、112、113、电容器114以及电阻元件115构成偏置电路。
匹配电路151的一端与晶体管101～10n的集电极连接，另一端与输出端171连接。匹配电路151使晶体管101～10n的集电极与输出端171的阻抗匹配。
参照图2，对半导体基板中的第一实施方式所涉及的功率放大电路10的布局进行说明。在图2中，示意地示出晶体管101、102、111、112、113。从晶体管111通过电源布线201向晶体管101以及102供给偏置电流。从未图示的输入端输入的信号RFin也通过电源布线201向晶体管101以及102供给。
晶体管101、102在图2的坐标系中在沿着x轴的方向上排列。在功率放大电路10中，未图示的多个晶体管103至10n也沿着x轴方向排列。
晶体管112配置为在晶体管101～10n的排列方向上重叠。晶体管113以及晶体管111设置于沿着y轴方向远离晶体管112的位置。
配置区域A1是指被与为了使晶体管101～10n与同样形成在半导体基板上的其他的有源器件在半导体基板上电绝缘而设置的隔离区域的边界覆盖的内部区域。
在对各个晶体管101至10n的每一个形成隔离区域这样的情况下，通过各个隔离区域的包络线确定配置区域A1，以便包含各个晶体管的隔离区域。
配置区域A3基于为了使用于向晶体管101～10n供给偏置电流Ib的多个有源元件与其他的有源元件在半导体基板上电绝缘而设置的隔离区域。配置区域A3是指通过与x轴、y轴分别平行的直线包络各有源元件的与隔离区域的分界线的在x轴方向、y轴方向上的最外边的内部区域。
与配置区域A1、A3相同地，配置区域A2是指被为了使晶体管112与其他的有源元件在半导体基板上绝缘而设置的隔离区域的边界覆盖的内部区域。
第二发射极布线202设置在晶体管101～10n以及晶体管112上，以便与晶体管101～10n以及晶体管112连接。第二发射极布线202从配置区域A1向配置区域A2延伸。即，第二发射极布线202沿着x轴方向延伸。
凸块203沿着第二发射极布线202设置为覆盖晶体管101～10n以及晶体管112。凸块203从配置区域A1向配置区域A2延伸。即，凸块203沿着x轴方向延伸。凸块例如是铜柱状凸块。
在图2中进行了说明的布局中，设置有凸块203，以便覆盖晶体管101～10n以及晶体管112即可。晶体管101～10n的排列方向、晶体管111、112、113的位置不限于图2的布局。
在图4至图7中示出其他的布局的例子。通过图4至图7的布局图，示出基于各晶体管与各晶体管的隔离区域的关系的配置区域的变形。在图4至图7中，在半导体基板301设置有隔离区域B1，并示出隔离区域B1与配置区域A1～A3的关系。
参照图3，对功率放大电路10的剖面构造进行说明。
对晶体管101、102进行说明。晶体管101、102形成在半导体基板301上。对晶体管102说明详细构造。在半导体基板301上形成子集电极层302。半导体基板301的材料例如是半绝缘性的GaAs。子集电极层302的材料例如为高浓度的n型GaAs。子集电极层302的厚度例如为0.5μm。
在子集电极层302上形成集电极层303。集电极层303的材料例如为n型GaAs。集电极层303的厚度例如为1μm。在集电极层303上形成基极层304。基极层304的材料例如为p型GaAs。基极层304的厚度例如为100nm。
在基极层304上形成发射极层305。发射极层305具有本征发射极层305A和发射极台面层305B。本征发射极层305A形成在基极层304上。在本征发射极层305A上形成发射极台面层305B。本征发射极层305A的材料例如为n型InGaP。本征发射极层305A的厚度例如为30nm以上且40nm以下。发射极台面层305B的材料例如为高浓度的n型GaAs以及高浓度的n型InGaAs。在发射极台面层305B中，例如，在厚度100nm的高浓度的n型GaAs层上形成厚度100nm的高浓度的n型InGaAs的层。
在基极层304的上表面的未形成发射极层305的区域形成凸缘层306。凸缘层306与本征发射极层305A同时成膜，具有与本征发射极层305A相同的组成。由于在凸缘层306上未形成发射极台面层305B，因此凸缘层306被耗尽。因此，不作为晶体管的发射极发挥功能。因此，将本征发射极层305A和发射极台面层305B称为发射极层305，凸缘层306与发射极层305区分。
通过集电极层303、基极层304以及发射极层305构成晶体管102。对于晶体管101也相同。
基极电极331设置在基极层304上。基极电极331通过设置于凸缘层306的开口与基极层304欧姆接触。基极电极331在晶体管101、102中设置在各个晶体管的发射极层305之间。
集电极电极332设置在子集电极层302上。集电极电极332与子集电极层302欧姆接触。集电极电极332在x轴方向上设置于晶体管101与晶体管102之间。集电极电极332通过子集电极层302与集电极层303连接。集电极电极332被晶体管101和晶体管102共同使用。
发射极电极333设置在发射极层305上。发射极电极333与发射极层305欧姆接触。
通过在基极层304上例如按顺序层叠Ti膜、Pt膜、Au膜从而形成基极电极331。例如通过在子集电极层302上按顺序层叠AuGe膜、Ni膜、Au膜从而形成集电极电极332。例如通过厚度50nm的Ti膜形成发射极电极333。
在子集电极层302设置用于进行元件间的隔离的隔离区域3021。隔离区域3021例如通过使用离子注入技术将子集电极层302的一部分绝缘化而形成。所谓子集电极层302的一部分是xy平面中的一部分。隔离区域3021在该一部分中跨子集电极层302的z轴方向的整体而形成。隔离区域3021也可以形成为在z轴方向上，除了包含子集电极层302以外还包含半导体基板301的一部分。
对晶体管112进行说明。在半导体基板301上形成子集电极层3022。在子集电极层3022上形成集电极层3031。在集电极层3031上形成基极层3041。在基极层3041上形成发射极层3051以及凸缘层3061。发射极层3051具有本征发射极层3051A以及发射极台面层3051B。本征发射极层3051A、发射极台面层3051B以及凸缘层3061的关系与本征发射极层305A、发射极台面层305B以及凸缘层306的关系相同。
通过集电极层3031、基极层3041以及发射极层3051构成晶体管112。
通过与晶体管101、102的形成相同的工序形成晶体管112。因此，晶体管112具有与晶体管101、102相同的温度特性。
基极电极3311设置在基极层3041上。基极电极3311通过设置于凸缘层3061的开口与基极层3041欧姆接触。集电极电极3321设置在子集电极层3022上。集电极电极3321与子集电极层3022欧姆接触。集电极电极3321通过子集电极层3022与集电极层3031连接。发射极电极3331设置在发射极层3051上。发射极电极3331与发射极层3051欧姆接触。
基极电极3311、集电极电极3321以及发射极电极3331分别通过与形成基极电极331、集电极电极332以及发射极电极333各个的工序相同的工序形成。
第一绝缘层321设置为覆盖晶体管101、102以及112。第一绝缘层321例如具有SiN层与树脂层的层叠构造。此外，也可以仅由SiN层形成第一绝缘层321。
在第一绝缘层321设置第一层的集电极布线341、3411。第一层的集电极布线341设置为穿过第一绝缘层321并与集电极电极332连接。第一层的集电极布线3411设置为穿过第一绝缘层321并与集电极电极3321连接。
在第一绝缘层321设置第一发射极布线351、3511。第一发射极布线351设置于各个晶体管101、102。第一发射极布线351连接各晶体管的发射极电极333。第一层的集电极布线341以及第一发射极布线351例如具有由厚度10nm以上且50nm以下的Ti膜和厚度1μm以上且2μm以下的Au膜构成的层叠构造。第一发射极布线3511设置于晶体管112。第一发射极布线3511的材料以及构造与第一发射极布线351相同。
在第一绝缘层321上设置第二绝缘层322，以便覆盖第一层的集电极布线341、3411以及第一发射极布线351、3511。第二绝缘层322例如具有SiN层与树脂层的层叠构造。此外，也可以仅由SiN层形成第二绝缘层322。
在第二绝缘层322上设置第二发射极布线202。第二发射极布线202通过设置于第二绝缘层322的开口与第一发射极布线351连接。沿x轴方向排列的晶体管101、102的第一发射极布线351通过第二发射极布线202连接。第二发射极布线202例如具有由厚度10nm以上且50nm以下的Ti膜和厚度2μm以上且4μm以下的Au膜构成的层叠构造。第二发射极布线202延伸至晶体管112的上部为止。
在第二发射极布线202上设置第三绝缘层323，以便覆盖第二发射极布线202。第三绝缘层323例如具有由SiN膜和树脂膜构成的层叠构造。此外，也可以仅由SiN膜形成第三绝缘层323。第三绝缘层323作为保护晶体管101、102、112的保护膜发挥功能。
在第三绝缘层323上设置凸块203。凸块203通过第三绝缘层323的开口与第二发射极布线202连接。凸块203具有按该顺序层叠凸块下金属层3111、金属柱3112以及焊料层3113而成的层叠构造。
在凸块下金属层3111中，例如使用厚度50nm以上且100nm以下的Ti膜。凸块下金属层3111具有使凸块203对第三绝缘层323的紧贴性提高的功能。
在金属柱3112中，例如使用厚度30μm以上且50μm以下的Cu膜。在焊料层3113中，例如使用厚度10μm以上且30μm以下的Sn或者SnAg合金的膜。
此外，在金属柱3112与焊料层3113之间也可以配置由Ni等构成的用于防止相互扩散的阻挡金属层。
凸块203作为用于使在晶体管101、102产生的热量向外部释放的金属部件发挥功能。
通过作为两个金属层的第二发射极布线202以及凸块203构成布线部W1。另外，第二发射极布线202与凸块203是形状不同的部件。
对晶体管101、102产生的热量的移动以及热耦合进行说明。
晶体管101、102在动作时产生热量。晶体管101、102通过被从晶体管111供给偏置电流Ib而动作。
在晶体管101、102中，动作电流从集电极层303通过基极层304流向发射极层305。集电极层303、基极层304以及发射极层305中实质上流过动作电流的区域在俯视时与发射极层305几乎一致。通过在集电极层303、基极层304以及发射极层305流过动作电流，从而产生焦耳热，晶体管101以及102的温度上升。
在晶体管101、102中产生的热量通过发射极电极333流向第二发射极布线202。流动至第二发射极布线202的热量在x轴方向以及z轴方向上流过第二发射极布线202。
从第二发射极布线202向z轴方向流动的热量流向凸块203。流动至凸块203的热量沿x轴方向以及z轴方向流动。在具有功率放大电路10的半导体芯片被倒装连接的情况下，在凸块203中向z轴方向流动的热量流向设置有半导体芯片的基板。
由于在第二发射极布线202中向x轴方向流动的热量，晶体管112的上部的第二发射极布线202的温度上升。由于在凸块203中向x轴方向流动的热量，晶体管112的上部的凸块203的温度上升。若晶体管112的上部附近的第二发射极布线202以及凸块203的温度上升，则由于向z轴方向的热传导，而晶体管112的温度上升。
在第二发射极布线202以及凸块203未延伸至晶体管112的上部附近的情况下，经由第二发射极布线202以及凸块203的向晶体管112的热传导未充分地进行。该情况下，偏置电路的晶体管的温度的上升量小于晶体管112的温度的上升量。
将如晶体管112与晶体管101、102的关系那样，伴随着一方的元件的温度变化，另一方的元件的温度变化为接近一方的元件的温度的情况称为热耦合。在功率放大电路10中，与第二发射极布线202以及凸块203未延伸至晶体管112的上部附近为止的情况相比较，晶体管112的温度变化为更加接近晶体管101、102的温度。即，晶体管101、102与晶体管112的热耦合更强。
也参照图1对电路的动作进行说明。若晶体管101～10n动作，则晶体管101～10n的温度上升。当晶体管101～10n的温度上升时，晶体管101～10n的集电极电流增加。伴随着集电极电流的增加，晶体管101～10n的增益上升。
通过第二发射极布线202以及凸块203，从而由晶体管101～10n产生的热量使晶体管112的温度上升。若晶体管112的温度上升，则作为二极管的晶体管112的正向电压降低。由于正向电压的降低，而电流I2以及电流I3增加。由于电流I2以及电流I3的增加，而晶体管111的基极电流亦即电流I1减少。
若电流I1减少，则晶体管111输出的偏置电流Ib减少。由于偏置电流Ib的减少，而向晶体管101～10n的各基极供给的电流减少，因此晶体管101～10n的集电极电流减少。在功率放大电路10中，与热耦合不充分的情况相比，能够使集电极电流进一步减少。通过进一步抑制集电极电流的增加，能够进一步抑制伴随晶体管101～10n的增益增大的增益变动。
作为电流输出元件的晶体管112也能够通过伴随着温度上升而正向电压降低且电流I2增加这样的二极管置换。另外，电流输出元件只要是电流I2伴随着温度上升而增加的电流输出元件，就能够使用任意的元件。
针对通过功率放大电路10抑制增益变动示出一个例子。在图8中，示出进行间歇动作的晶体管的集电极电流的随时间变化。所谓间歇动作是指除了时刻T2至T3之间所示那样的晶体管放大的信号以外，还使在晶体管处于截止状态时流过的无功电流在即将输入信号之前上升、下降的动作。
间歇动作下的电流如以下那样变化。在时刻T1，无功电流成为导通。在时刻T2，除了无功电流以外，放大信号也成为导通。在时刻T3，放大信号成为截止。在时刻T4，无功电流成为截止。
进行这样的间歇动作的晶体管可以通过时刻T2后的发热产生增益变动。在功率放大电路10中，由于通过第二发射极布线202以及凸块203确保了晶体管101～10n与晶体管112的温度状态的平衡，因此能够抑制增益上升。
另外，对进行间歇动作的晶体管而言，在无功电流成为导通的时刻T1之前和时刻T1至时刻T2之间发射极的发热量也较大地变化，因此温度改变。由于该温度变动，也可以产生增益变动。在功率放大电路10中，在该情况下也相同地确保晶体管101～10n与晶体管112的温度状态的平衡，能够抑制增益上升。
不限于间歇动作，在可以产生温度上升这样的电流的变化中，也能够通过取得晶体管101～10n与晶体管112的温度状态的平衡，来抑制增益上升。
在图9中，示出具有功率放大电路10的结构的功率放大电路与布线部W1未延伸至晶体管112的上部附近的功率放大电路(比较例)的性能的比较。图9的横轴为时刻t[ms]，纵轴为输出功率Pout[dBm]。被输入的信号的频率为3.75GHz。在图9中示出输出功率Pout的变动直到使输出功率Pout到达目标值20dBm为止。在图9的由虚线示出的比较例的情况下，在达到20dBm之前的输出功率Pout的变动量为0.4dBm。在图9的由实线示出的功率放大电路10的情况下，输出功率Pout的变动量为0.2dBm。这样，在功率放大电路10中，由于伴随温度变动的增益变动被抑制，因此输出功率Pout的变动量与比较例相比较小。
另外，如图10的布局图以及图11的剖视图所示，第二发射极布线202以及凸块203并不必须完全覆盖配置晶体管112的配置区域A2。通过第二发射极布线202以及凸块203，将位于配置区域A1的晶体管的温度状态传递至位于配置区域A2的晶体管即可。
在图10的布局图以及图11的剖视图中，第二发射极布线202到达到位于配置区域A2的晶体管112上，但凸块203A未到达到晶体管112上。在该情况下，通过作为两个金属层的第二发射极布线202以及凸块203A构成布线部W2。
另外，在图12的布局图以及图13的剖视图中，凸块203到达到位于配置区域A2的晶体管112上，但第二发射极布线202A未到达到晶体管112上。在该情况下，通过作为两个金属层的第二发射极布线202A以及凸块203构成布线部W3。
凸块203也可以形成为从配置区域A1配置至配置区域A1与包含配置区域A2的配置区域A3之间的区域。更具体而言，第二发射极布线202以及凸块203也可以设为覆盖配置于配置区域A3的晶体管111、112、113。在图14中，示出第二发射极布线202B以及凸块203延伸至晶体管113为止的情况的布局图。
在图15中示出图14的切断线XV－XV上的剖视图。晶体管112与图3的情况相比，电极的位置相反。
对晶体管113进行说明。与晶体管112相同地，晶体管113在子集电极层15022上具有集电极层15031、基极层15041、发射极层15051以及凸缘层15061。发射极层15051具有本征发射极层15051A以及发射极台面层15051B。通过集电极层15031、基极层15041、发射极层15051构成晶体管113。与晶体管112相同地，在晶体管113形成基极电极15311、集电极电极15321以及发射极电极15331。
通过与晶体管101、102的形成相同的工序形成晶体管113。因此，晶体管113具有与晶体管101、102相同的温度特性。
与第一层的集电极布线3411相同地，在第一绝缘层321设置第一层的集电极布线15411。在第一绝缘层321与第一发射极布线3511相同地设置第一发射极布线15511。第一层的集电极布线3411与第一发射极布线15511通过设置于第一绝缘层321的布线1501连接。
第二发射极布线202B以及凸块203B从晶体管112侧延伸至晶体管113上。
若像这样使凸块203延伸，则基于晶体管112以及晶体管113的温度特性的变化的电流变动相互抵消，以便不影响偏置电流Ib。即，晶体管112的I2要增加的趋势、与由晶体管111的基极电流I1要增加而产生的晶体管113的集电极电流要减少的趋势抵消。因此，能够与功率放大电路10相同地增强晶体管101～10n与晶体管112的热耦合。
第二发射极布线202或者凸块203也可以从晶体管101、102仅延伸至晶体管113的上部附近。该情况下，晶体管113作为电流输出元件发挥功能。从晶体管101、102通过发射极布线202或者凸块203向晶体管113进行热传导。因此，能够与功率放大电路10相同地增强晶体管101～10n与晶体管113的热耦合。通过由于热耦合使晶体管113的温度上升，能够与使晶体管112热耦合的情况相同地，使晶体管101～10n的集电极电流减少，抑制动作时的增益变动。
对第二实施方式进行说明。在第二实施方式及以后省略与第一实施方式共通的事项的描述，仅对不同点进行说明。特别是，对于相同的结构带来的相同的作用效果，不在每个实施方式中依次提及。
在第二实施方式所涉及的功率放大电路中，如图16所示，与第一实施方式相同地设置各晶体管。在图17中示出切断线XVII－XVII上的剖视图。
图17所示的第二实施方式所涉及的功率放大电路在第二发射极布线202C中设置突出部2021这点与第一实施方式所涉及的功率放大电路不同。
突出部2021通过第二绝缘层322的开口朝向第一发射极布线3511延伸。突出部2021与第一发射极布线3511欧姆接触。
在第二实施方式所涉及的功率放大电路中，如图17所示，晶体管112的上部上的第二发射极布线202C位于更靠近晶体管112的位置。由此，更多的热量从第二发射极布线202C向晶体管112传导。因此，晶体管112的温度进一步上升，更接近晶体管101、102的温度。即，与第一实施方式所涉及的功率放大电路中的情况相比，热耦合变强。若热耦合变强，则变得能够更适当地取得由温度变动导致的晶体管的特性变化的平衡，能够更强地进行增益的抑制。
另外，突出部也可以设置于凸块203。在图18的第二实施方式所涉及的其他的功率放大电路中的剖视图中，示出通过凸块下金属层3111C以及金属柱3112C在凸块203C设置突出部2031的情况。突出部2031通过第三绝缘层323的开口朝向第二发射极布线202延伸。突出部2031与第二发射极布线202欧姆接触。通过该结构，与第一实施方式所涉及的功率放大电路中的情况相比，热耦合也变强。因此，能够更强地进行增益的抑制。
对第三实施方式进行说明。图19是第三实施方式所涉及的功率放大电路的布局图。在第三实施方式所涉及的功率放大电路中，上述的实施方式中的第二发射极布线202分离为设置在晶体管101～10n以及晶体管112上的第二发射极布线202a、和设置在晶体管113上的第二发射极布线202b。
在第三实施方式所涉及的功率放大电路中，在z轴方向上，在凸块203D与第二发射极布线202a、202b之间设置布线1901。布线1901由金属材料构成。布线1901设置为沿着配置区域A1中的晶体管101～10n的发射极布线202，并且重叠于配置区域A3中的晶体管113。与布线1901位于同一阶层的布线1901以外的部分为了绝缘而被施加隔离加工。布线1901也能够称为再布线。
在图20中示出切断线XX－XX上的剖视图。布线1901具有第一金属部2001以及第二金属部2002。布线1901被绝缘层2003根据需要隔离。第二发射极布线202b、布线1901以及凸块203位于晶体管113的上部。另外，在晶体管113上的布线1901以及凸块203A分别设置突出部20011a、2031。通过作为三个金属层的第二发射极布线202、布线1901以及凸块203D构成布线部W7。
另外，在图21中示出切断线XXI－XXI上的剖视图。在图21中，第二发射极布线202a以及布线1901位于晶体管112的上部。另外，在晶体管112上的第二发射极布线202a以及布线1901分别设置突出部2021、20011b、20011c。该情况下，布线部W7部分地通过作为两个金属层的第二发射极布线202a以及布线1901构成。
这样，在第二发射极布线202分离为第二发射极布线202a和第二发射极布线202b的情况下，也能够从配置区域A1通过布线1901向配置区域A2以及A3进行热输送。因此，能够更有效地抑制动作时的增益变动。
另外，作为第三实施方式的变形例，在进行了图22所示的布局的情况下也能够相同地通过设置布线来进行热输送。在图22所示的布局中，第二发射极布线202分离为设置在晶体管101～10n上的第二发射极布线202c、设置在晶体管112上的第二发射极布线202d、以及设置在晶体管113上的第二发射极布线202e。
在图22所示的布局中，在z轴方向上，在凸块203E与第二发射极布线202c、202d、202e之间设置布线2201。布线2201由金属材料构成。布线2201设置为重叠于配置区域A1、A2以及A3中的各晶体管101～10n、112以及113。与布线2201位于同一阶层的布线2201以外的部分为了绝缘而被施加隔离加工。布线2201也能够称为再布线。
在图23中示出切断线XXIII－XXIII上的剖视图。布线2201具有第一金属部2301以及第二金属部2302。布线2201被绝缘层2303根据需要隔离。第二发射极布线202d、布线2201以及凸块203E位于晶体管113的上部。另外，在晶体管113上的布线2201设置突出部23011a。通过作为三个金属层的第二发射极布线202、布线2201以及凸块203E构成布线部W8。
另外，在图24中示出切断线XXIV－XXIV上的剖视图。在图24中，第二发射极布线202d以及布线2201位于晶体管112的上部。在晶体管112上的第二发射极布线202d设置突出部2021A。在布线2201分别设置突出部23011b、23011c。
根据图22至图24中示出的变形例，明确了通过布线2201，配置区域A1、A2以及A3中的热耦合的设计自由度显著地提高。
对第四实施方式进行说明。在图25中示出第四实施方式所涉及的功率放大电路10A的电路图。功率放大电路10A在晶体管101～10n设置于两个配置区域A11以及配置区域A22这点上与之前的实施方式所涉及的功率放大电路不同。晶体管111通过电阻元件121a、121b向晶体管101～10n供给偏置电流Ib。
在图26中示出功率放大电路10A的布局图。在功率放大电路10A中，第二发射极布线202分离为设置在晶体管101～10n的一部分上即配置区域A11上的第二发射极布线202f、设置在晶体管101～10n的另一部分上即配置区域A12上的第二发射极布线202g、设置在晶体管112上的第二发射极布线202h、以及设置在晶体管113上的第二发射极布线202i。
在图26所示的布局中，在z轴方向上的凸块203a、203b与第二发射极布线202f、202g、202h、202i之间设置布线2601。布线2601由金属材料构成。布线2601设置为重叠于配置区域A11、A12、A2以及A3中的各晶体管101～10n、112以及113。与布线2601位于同一阶层的布线2601以外的部分为了绝缘而被施加隔离加工。布线2601也能够称为再布线。
如图26所示，在配置区域A1如配置区域A11以及配置区域A12那样被分为多个区域的情况下，也能够通过应用本发明，来抑制动作时的增益变动。另外，此时，通过布线2601连接具有配置区域A11、A12的配置区域A1与配置区域A2。
对第五实施方式进行说明。在图27中示出第五实施方式所涉及的功率放大电路的布局图。
在图27所示的布局中，第二发射极布线202分离为设置在晶体管101的第一发射极布线351a上的第二发射极布线202j、设置在晶体管101的第一发射极布线351b上的第二发射极布线202k、以及设置在晶体管113上的第二发射极布线202l。另外，布线2701被设置为沿着图3所示的集电极布线341，并且连接晶体管101～10n间的接地。另外，在布线2701上设置凸块2702。
在z轴方向上，在凸块203F以及凸块2702、与第二发射极布线202j、202k、202l以及布线2701之间设置布线2703。布线2703由金属材料构成。布线2703设置为重叠于配置区域A1、A2以及A3中的各晶体管101～10n、112以及113。与布线2703位于同一阶层的布线2701以外的部分为了绝缘而被施加隔离加工。
在图28中示出切断线XXVIII－XXVIII上的剖视图。布线2703具有第一金属部2801以及第二金属部2802。布线2703被绝缘层2803根据需要隔离。第二发射极布线202l、布线2703位于晶体管113的上部。另外，在晶体管113上的布线2703设置突出部28011a。通过作为三个金属层的第二发射极布线202、布线2703、凸块203F以及后述的布线等构成布线部W9。
另外，在图29中示出切断线XXIX－XXIX上的剖视图。在图29中，布线2701以及布线2703位于晶体管112的上部。另外，在晶体管112上的布线2703分别设置突出部28011b、28011c。通过该结构，也能增强晶体管101～10n与晶体管112的热耦合，抑制动作时的增益变动。通过作为三个金属层的布线2701、布线2703以及凸块203E构成布线部W9。
以上，对本发明的例示性的实施方式进行了说明。第一实施方式所涉及的功率放大电路10具有：晶体管101，形成在半导体基板301上；晶体管111，形成在半导体基板301上，该晶体管111的基极被供给作为控制电流Ic的一部分的电流I1，向晶体管101供给基于电流I1的偏置电流Ib；晶体管112，形成在半导体基板301上，被供给作为控制电流Ic的一部分的电流I2，输出基于电流I2的电流I3，其中，电流I2伴随着温度上升而增加；以及布线部W1，设置为重叠于配置晶体管101的配置区域A1的至少一部分以及配置区域A1与配置晶体管112的配置区域A2之间的区域，与晶体管111的发射极电连接，具有对置地层叠于半导体基板301的第二发射极布线202以及凸块203。在俯视半导体基板301时，第二发射极布线202以及凸块203的至少一方从至少一部分的配置区域A1延伸以便重叠于配置区域A2。
通过该结构，能够实现热量的通过发射极布线202以及凸块203的移动。因此，在动作时发热的晶体管101、102与晶体管112的热耦合变强。通过增强热耦合，能够根据由晶体管101的温度变化导致的特性变化来调整偏置电流Ib，因此能够抑制动作时的增益变动。
另外，在功率放大电路10中，也可以布线部W1的第二发射极布线202以及凸块203的任意一个都延伸为重叠于配置区域A1以及配置区域A2。由此，能够使热量传导至更接近晶体管112的位置。因此，晶体管101与晶体管112的热耦合变得更强。
另外，布线部W1的最上层的金属层为凸块203。由此，在具有功率放大电路10的半导体器件被倒装连接的情况下，成为热量向基板侧的路径的凸块203延伸至晶体管112的附近。因此，能够增强晶体管101、102与晶体管112的热耦合。
另外，在第二实施方式所涉及的功率放大电路中，第二发射极布线202C具有向晶体管112侧延伸的突出部2021。由此，晶体管101与晶体管112的热耦合变得更强。
另外，作为其他的功率放大电路，也可以布线部延伸为重叠于配置区域1与配置区域A3之间。通过该方式，也能够增强晶体管101与晶体管112的热耦合。
另外，也可以布线部延伸为重叠于配置区域A1与配置区域A2之间的区域，并且重叠于作为配置区域A1与配置区域A2之间的区域的该区域以外的配置区域A3。通过该方式，也能够增强晶体管101与晶体管112的热耦合。
第四实施方式所涉及的功率放大电路具有：晶体管101，形成在半导体基板301上；晶体管111，形成在半导体基板301上，该晶体管111的基极被供给作为控制电流Ic的一部分的电流I1，向晶体管101供给基于电流I1的偏置电流Ib；晶体管112，形成在半导体基板301上，被供给作为控制电流Ic的一部分的电流I2，输出基于电流I2的电流I3，其中，电流I2伴随着温度上升而增加；布线部W9，设置为重叠于配置晶体管101的配置区域A1以及配置区域A1与供晶体管112配置的配置区域A2之间的区域，该布线部W9与晶体管111的集电极电连接，具有对置地层叠于半导体基板301的布线2701、布线2703以及凸块2702。在俯视半导体基板301时，布线2701、布线2703以及凸块2702的任意一个从配置区域A1延伸以便重叠于配置区域A2。通过该方式，也能够增强晶体管101与晶体管112的热耦合。
此外，以上进行了说明的各实施方式能够用于功率放大电路的各放大级。例如，在三级结构的功率放大电路中，能够在至少一个放大级中，增强该放大级的晶体管与该放大级的偏置电路的热耦合。
另外，作为一个例子，在三级结构的功率放大电路中，通过不是仅增强末级，也增强第二级的晶体管与其偏置电路以及末级的晶体管与其偏置电路之间的热耦合，从而进一步抑制增益上升。
另外，以上说明的各实施方式是用于使本发明容易理解的内容，并不是用于对本发明进行限定解释的内容。本发明能够在不脱离其主旨的情况下进行变更/改良，并且本发明还包含其等价物。即，本领域技术人员对各实施方式适当地施加了设计变更的方式只要具备本发明的特征，就也包含于本发明的范围。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并非限定于例示的内容，能够适当地进行变更。此外，各实施方式为例示，当然能够进行在不同的实施方式中示出的结构的部分置换或组合，只要包含本发明的特征，这些方式就也包含于本发明的范围。

Claims (16)

1.一种功率放大电路，具有：
第一晶体管，形成在半导体基板上；
第二晶体管，形成在上述半导体基板上，该第二晶体管的基极被供给作为控制电流的一部分的第一电流，该第二晶体管向上述第一晶体管供给基于上述第一电流的偏置电流；
电流输出元件，形成在上述半导体基板上，该电流输出元件被供给作为上述控制电流的一部分的第二电流，输出基于上述第二电流的第三电流，其中，上述第二电流伴随着温度上升而增加；以及
布线部，设置为重叠于第一配置区域的至少一部分以及上述第一配置区域与第二配置区域之间的区域，其中，在上述第一配置区域配置上述第一晶体管，在上述第二配置区域配置上述电流输出元件，该布线部与上述第一晶体管的发射极电连接，具有对置地层叠于上述半导体基板的多个金属层，
在俯视上述半导体基板时，上述多个金属层中的至少一个上述金属层从上述至少一部分的上述第一配置区域延伸，以便重叠于上述第二配置区域。
2.根据权利要求1所述的功率放大电路，其中，
上述布线部的上述多个金属层的所有层延伸为重叠于上述第一配置区域以及上述第二配置区域。
3.根据权利要求1或2所述的功率放大电路，其中，
上述布线部的上述多个金属层中的最上层的上述金属层为凸块。
4.根据权利要求1～3中任一项所述的功率放大电路，其中，
上述第二配置区域中的上述多个金属层中的至少一个上述金属层具有向上述电流输出元件侧延伸的突出部。
5.根据权利要求4所述的功率放大电路，其中，
上述布线部与上述电流输出元件电连接。
6.一种功率放大电路，具有；
第一晶体管，形成在半导体基板上；
第二晶体管，形成在上述半导体基板上，该第二晶体管的基极被供给作为控制电流的一部分的第一电流，该第二晶体管向上述第一晶体管供给基于上述第一电流的偏置电流；
电流输出元件，形成在上述半导体基板上，该电流输出元件被供给作为上述控制电流的一部分的第二电流，输出基于上述第二电流的第三电流，其中，上述第二电流伴随着温度上升而增加；
第三晶体管，形成在上述半导体基板上，该第三晶体管的集电极被供给作为上述控制电流的一部分的第四电流，基于上述第四电流从第三晶体管的发射极输出上述第二电流；以及
布线部，设置为重叠于配置上述第一晶体管的第一配置区域与第三配置区域之间的中间区域，其中，在俯视上述半导体基板时上述第二晶体管、上述电流输出元件、以及上述第三晶体管配置在上述第三配置区域，该布线部与上述第一晶体管的发射极电连接，具有对置地层叠于上述半导体基板的多个金属层，
在上述俯视时，上述多个金属层中的至少一个上述金属层从上述第一配置区域延伸，以便重叠于上述第三配置区域。
7.根据权利要求6所述的功率放大电路，其中，
上述布线部的上述多个金属层的所有层延伸为重叠于上述第一配置区域以及上述第三配置区域。
8.根据权利要求6或7所述的功率放大电路，其中，
上述布线部的上述多个金属层中的最上层的上述金属层为凸块。
9.根据权利要求6～8中任一项所述的功率放大电路，其中，
上述第三配置区域中的上述多个金属层中的至少一个上述金属层具有向上述电流输出元件侧延伸的突出部。
10.根据权利要求9所述的功率放大电路，其中，
上述布线部与上述电流输出元件电连接。
11.根据权利要求6～10中任一项所述的功率放大电路，其中，
上述中间区域为第一中间区域，
上述至少一个上述金属层设置为重叠于上述第一配置区域与配置上述第二晶体管的配置区域之间的第二中间区域。
12.根据权利要求11所述的功率放大电路，其中，
上述布线部具备：第一金属层，设置为重叠于上述第一配置区域以及上述第一中间区域；和第二金属层，设置为重叠于上述第一配置区域以及上述第二中间区域。
13.根据权利要求1～12中任一项所述的功率放大电路，其中，
上述第一配置区域具有被分割的多个区域。
14.一种功率放大电路，具有：
第一晶体管，形成在半导体基板上；
第二晶体管，形成在上述半导体基板上，该第二晶体管的基极被供给作为控制电流的一部分的第一电流，该第二晶体管向上述第一晶体管供给基于上述第一电流的偏置电流；
电流输出元件，形成在上述半导体基板上，被供给作为上述控制电流的一部分的第二电流，输出基于上述第二电流的第三电流，其中，上述第二电流伴随着温度上升而增加；以及
布线部，设置为重叠于第一配置区域的至少一部分以及上述第一配置区域与之间的区域，其中，在上述第一配置区域配置上述第一晶体管，在上述第二配置区域配置上述电流输出元件，该布线部与上述第一晶体管的集电极电连接，具有对置地层叠于上述半导体基板的多个金属层，
在俯视上述半导体基板时，上述多个金属层中的至少一个上述金属层从上述至少一部分的上述第一配置区域延伸，以便重叠于上述第二配置区域。
15.根据权利要求14所述的功率放大电路，其中，
上述布线部的上述多个金属层中的最上层的上述金属层为凸块。
16.根据权利要求14或15所述的功率放大电路，其中，
上述第二配置区域中的上述多个金属层中的至少一个上述金属层具有向上述电流输出元件侧延伸的突出部。
CN202110153563.4A 2020-02-05 2021-02-04 功率放大电路、半导体器件 Active CN113225030B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020018151 2020-02-05
JP2020-018151 2020-02-05
JP2020-201727 2020-12-04
JP2020201727A JP2021125874A (ja) 2020-02-05 2020-12-04 電力増幅回路、半導体デバイス

Publications (2)

Publication Number Publication Date
CN113225030A true CN113225030A (zh) 2021-08-06
CN113225030B CN113225030B (zh) 2023-10-31

Family

ID=77062889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110153563.4A Active CN113225030B (zh) 2020-02-05 2021-02-04 功率放大电路、半导体器件

Country Status (2)

Country Link
US (1) US11863128B2 (zh)
CN (1) CN113225030B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112712463A (zh) * 2020-12-21 2021-04-27 江苏迪盛智能科技有限公司 分段拼接方法、装置、电子设备和存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817406B2 (en) * 2021-09-23 2023-11-14 Qualcomm Incorporated Semiconductor die employing repurposed seed layer for forming additional signal paths to back end-of-line (BEOL) structure, and related integrated circuit (IC) packages and fabrication methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209038A (ja) * 1998-11-12 2000-07-28 Hitachi Ltd 高周波電力増幅装置および無線通信機
JP2006147665A (ja) * 2004-11-16 2006-06-08 Matsushita Electric Ind Co Ltd トランジスタ半導体装置
CN107026159A (zh) * 2015-12-14 2017-08-08 株式会社村田制作所 功率放大电路
US20180026582A1 (en) * 2015-12-14 2018-01-25 Murata Manufacturing Co., Ltd. Power amplifier circuit
CN109994440A (zh) * 2017-12-06 2019-07-09 株式会社村田制作所 半导体装置
JP2019220668A (ja) * 2017-12-06 2019-12-26 株式会社村田製作所 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332124A (ja) 1999-03-18 2000-11-30 Toshiba Corp 半導体装置
US9035701B2 (en) 2011-08-26 2015-05-19 Rf Micro Devices, Inc. Thermally coupled current limiter
TWI508432B (zh) * 2013-06-13 2015-11-11 Advanced Semiconductor Eng 射頻功率放大器與電子系統
JP2017184116A (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 電力増幅回路
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209038A (ja) * 1998-11-12 2000-07-28 Hitachi Ltd 高周波電力増幅装置および無線通信機
JP2006147665A (ja) * 2004-11-16 2006-06-08 Matsushita Electric Ind Co Ltd トランジスタ半導体装置
CN107026159A (zh) * 2015-12-14 2017-08-08 株式会社村田制作所 功率放大电路
US20180026582A1 (en) * 2015-12-14 2018-01-25 Murata Manufacturing Co., Ltd. Power amplifier circuit
CN109994440A (zh) * 2017-12-06 2019-07-09 株式会社村田制作所 半导体装置
JP2019220668A (ja) * 2017-12-06 2019-12-26 株式会社村田製作所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112712463A (zh) * 2020-12-21 2021-04-27 江苏迪盛智能科技有限公司 分段拼接方法、装置、电子设备和存储介质
CN112712463B (zh) * 2020-12-21 2023-09-26 江苏迪盛智能科技有限公司 分段拼接方法、装置、电子设备和存储介质

Also Published As

Publication number Publication date
US11863128B2 (en) 2024-01-02
CN113225030B (zh) 2023-10-31
US20210242836A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US7511315B2 (en) Semiconductor device and manufacturing method therefor
US10727213B2 (en) Power semiconductor module and power semiconductor device
CN113225030B (zh) 功率放大电路、半导体器件
CN108511411B (zh) 半导体装置
CN109994430A (zh) 半导体元件
US11601102B2 (en) Power amplifier circuit and semiconductor device
CN111341738B (zh) 半导体装置
US11658180B2 (en) Semiconductor device having a plurality of bipolar transistors with different heights between their respective emitter layers and emitter electrodes
CN113285681B (zh) 高频功率放大元件
US11948986B2 (en) Semiconductor device
CN110912523A (zh) 高频功率放大器以及功率放大模块
US5436497A (en) Semiconductor device having a plurality of vertical type transistors having non-intersecting interconnections
US20200303372A1 (en) Semiconductor device and amplifier module
JP2021125874A (ja) 電力増幅回路、半導体デバイス
US9911836B2 (en) Vertical ballast technology for power HBT device
JP2022096838A (ja) 電力増幅器
JP2021125870A (ja) 電力増幅回路、半導体デバイス
US20020118068A1 (en) Stability enhanced multistage power amplifier
CN111916494A (zh) 半导体装置
CN113541617B (zh) 功率放大器、功率放大电路、功率放大设备
US11715788B2 (en) Semiconductor device
US20210344312A1 (en) Power amplifier device
JP2022096842A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant