CN113541617B - 功率放大器、功率放大电路、功率放大设备 - Google Patents

功率放大器、功率放大电路、功率放大设备 Download PDF

Info

Publication number
CN113541617B
CN113541617B CN202110427630.7A CN202110427630A CN113541617B CN 113541617 B CN113541617 B CN 113541617B CN 202110427630 A CN202110427630 A CN 202110427630A CN 113541617 B CN113541617 B CN 113541617B
Authority
CN
China
Prior art keywords
transistor
current
layer
emitter
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110427630.7A
Other languages
English (en)
Other versions
CN113541617A (zh
Inventor
岛本健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113541617A publication Critical patent/CN113541617A/zh
Application granted granted Critical
Publication of CN113541617B publication Critical patent/CN113541617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

提供一种功率放大器、功率放大电路、功率放大设备，抑制无功电流的变动。功率放大器(100)具备形成在半导体基板(303)上的晶体管(101)、晶体管(102)、晶体管(103)、以及凸块，该凸块与晶体管(101)的发射极电连接，设置为在半导体基板(303)的俯视下，与配置晶体管(101)的配置区域(A1)、配置晶体管(102)的配置区域(A2)、以及配置晶体管(103)的配置区域(A3)重叠。

Description

功率放大器、功率放大电路、功率放大设备
技术领域
本发明涉及功率放大器、功率放大电路及功率放大设备。
背景技术
功率放大设备被用于移动体通信中的无线电频率(Radio Frequency：RF)信号的放大。功率放大设备通过在模块基板上安装将具有功率放大器的功率放大电路设置于半导体基板所得到的半导体芯片而构成。在功率放大电路被倒装芯片安装于模块基板的情况下，在晶体管被施加应力。关于向晶体管施加的应力，在专利文献1中，公开了一种在晶体管动作时缓和因发射极层与柱状凸块的热膨胀率之差而引起的热应力的半导体装置。
在先技术文献
专利文献
专利文献1：日本特许第5967317号公报
发明内容
发明要解决的课题
例如当通过回流试验对功率放大电路施加热时，产生因热膨胀率之差引起的热应力。即便在去除了热之后，在功率放大电路中也残留有因热应力引起的应力。当因热应力引起的应力被施加于功率放大电路的功率放大器的晶体管时，晶体管的特性发生变动。通过晶体管的特性变动，向无信号时的晶体管流动的电流即无功电流发生变动。
本发明是鉴于这样的情况而完成的，其目的在于，提供一种抑制无功电流的变动的功率放大器。
用于解决课题的手段
本发明的一方面的功率放大器具备：第一晶体管，其形成在半导体基板上；第二晶体管，其形成在半导体基板上，基极被供给作为控制电流的一部分的第一电流，并且向第一晶体管供给第二电流，该第二电流是基于第一电流的偏置电流的一部分；第三晶体管，其形成在半导体基板上，被供给作为控制电流的一部分的第三电流和作为偏置电流的一部分的第四电流，第三电流伴随着所施加的应力的增加而减少；以及金属构件，其与第一晶体管的发射极电连接，设置为在半导体基板的俯视下，与配置第一晶体管的第一配置区域、配置第二晶体管的第二配置区域、以及配置第三晶体管的第三配置区域重叠。
发明效果
根据本发明，能够提供抑制无功电流的变动的功率放大器。
附图说明
图1是本实施方式的功率放大器的电路图。
图2是本实施方式的功率放大电路的电路图。
图3是本实施方式的功率放大电路的示意性布局图。
图4是本实施方式的功率放大电路中的功率放大器的剖视图。
图5是本实施方式的功率放大电路中的功率放大器的剖视图。
图6是示出本实施方式的功率放大电路中的无功电流的图。
图7是对本实施方式的功率放大电路的特性进行说明的图。
图8是示出本实施方式的功率放大电路中的无功电流的图。
图9是示出本实施方式的功率放大电路中的无功电流的图。
图10是示出本实施方式的功率放大电路的另一示意性布局图。
图11是本实施方式的功率放大设备的剖视图。
附图标记说明
100、200...功率放大器，101、102、103、201、202、203、204...晶体管，20...功率放大电路，301、302...凸块，303...半导体基板，1100...功率放大设备，1101...半导体芯片，1102...模块基板。
具体实施方式
参照图1对本实施方式的功率放大器100进行说明。功率放大器100具备晶体管101、102、103、电阻元件104、105、106、电容器107、108、109、电感器110、输入端子111、112及输出端子113。
晶体管101(第一晶体管)构成为通过将多个单位晶体管(finger，指)并联连接地排列而作为一个晶体管发挥功能。在以下的说明中，晶体管101的基极、发射极及集电极分别是指各单位晶体管的基极、发射极及集电极。
晶体管101的单位晶体管及晶体管102、103例如是异质结双极晶体管(HBT：Heterojunction Bipolar Transistor)等晶体管。
晶体管101设置于半导体基板(未图示)上的配置区域A1。晶体管101的基极通过电阻元件105而与晶体管102的发射极连接，集电极通过电感器110被供给电源电压VCC，发射极连接到接地。晶体管101的基极通过电容器109连接到接地。晶体管101将通过输入端子112输入的信号放大并从输出端子113输出放大后的信号。为了防止高频的电压振幅与电流振幅重叠而连接有电容器109。
晶体管102(第二晶体管)的基极与电阻元件104连接，集电极与电源连接，发射极与电阻元件105及电阻元件106连接。晶体管102的基极通过电容器107连接到接地。晶体管102的集电极被供给电压VBATT。晶体管102设置于半导体基板上的配置区域A2。需要说明的是，在本图中以一个晶体管进行了记载，但也可以是具有多个单位晶体管的多指晶体管。
基于从输入端子111输入的电流Ic(控制电流)而向晶体管102的基极供给电流I1(第一电流)。晶体管102根据电流I1来切换导通状态与截止状态。晶体管102在导通状态时，基于电流I1，从发射极输出电流Ib(偏置电流)。作为电流Ib的一部分的电流I2(第二电流)被供给到晶体管101的基极。
晶体管103(第三晶体管)的基极与电阻元件106连接，集电极与电阻元件104连接，发射极连接到接地。晶体管103的集电极通过电容器108而与晶体管103的基极连接。电容器108作为米勒(Miller)电容发挥功能。
晶体管103的集电极被供给作为电流Ic的一部分的电流I3(第三电流)。晶体管103的基极通过电阻元件106被供给作为电流Ib的一部分的电流I4(第四电流)。晶体管103是电流I3伴随着向晶体管103施加的应力的增加而减少的元件。
电阻元件104、105、106是为了使分别流过的电流Ic、I2、I4产生规定的电压降而设置的。电容器107发挥功能使得电流Ic中的交流分量流向接地。电容器108与电阻元件106一起构成RC串联谐振电路，是将频带调整为使规定的频率以上的交流信号反馈到晶体管102的基极的滤波器。
在偏置电路为没有反馈的发射极跟随器电路的情况下，晶体管101的基极电压随着输出功率的增加而下降。因此，晶体管102的基极-发射极间电压下降。在该情况下，晶体管102进行动作，使得在基极-发射极间电压较低的状态下供给大电流，因此在放大中产生失真。另一方面，在功率放大器100的偏置电路的结构的情况下，即便在输出功率较高的情况下晶体管102也能够确保基极-发射极间电压，供给失真少的电流。
图2是两级结构的功率放大电路20的电路图。功率放大电路20具有功率放大器100(第一功率放大器)作为输出级(功率级)。需要说明的是，功率放大器100的晶体管101被供给电源电压VCC2。电源电压VCC2也可以不是恒压，而是ET(envelope tracking，包络跟踪)电源这样的可变电压。
针对作为初级(驱动级)发挥功能的功率放大器200(第二功率放大器)进行说明。功率放大器200具备晶体管201、202、203、204、电阻元件205、206、电容器207、208、电感器209、输入端子210、匹配电路211及信号输入端子213。
晶体管201与晶体管101同样地构成为通过多个单位晶体管(finger，指)并联连接地排列而作为一个晶体管发挥功能。
晶体管201设置于半导体基板上的配置区域B1。晶体管201的基极与电阻元件206及电容器208连接，通过匹配电路211而与信号输入端子213连接，发射极连接到接地。晶体管201的集电极通过电感器209被供给电源电压VCC1。电源电压VCC1也可以不是恒压，而是ET电源这样的可变电压。
晶体管201将从信号输入端子213通过匹配电路211及电容器208输入的信号RF1(第一信号)放大。晶体管201基于由后述的晶体管202输出的偏置电流，将向基极输入的信号RF1放大。由晶体管201放大后的信号RF2(第二信号)通过匹配电路212向晶体管101的基极输出。
晶体管202的基极与电阻元件205连接，集电极与电源连接，发射极与电阻元件206连接。晶体管202的集电极被供给电压VBATT。晶体管202根据向基极供给的电流来切换导通状态与截止状态。晶体管202在成为导通状态时，将偏置电流向晶体管201的基极输出。
晶体管203是被二极管连接的晶体管，集电极与晶体管204的发射极连接，发射极连接到接地。晶体管203设置于半导体基板上的配置区域B2。
晶体管204是被二极管连接的晶体管，集电极与电阻元件205及晶体管202的基极连接，发射极与晶体管203的集电极连接。由晶体管202、203、204构成偏置电路。
功率放大电路20通过功率放大器200将信号RF1放大，由晶体管101将放大后的信号RF2放大，由此，从功率放大器100的输出端子113输出将信号RF2放大后的信号RF3(第三信号)。
参照图3，对半导体基板303的俯视下的功率放大电路20的布局图进行说明。
晶体管101、102、103、201、203形成在半导体基板303上。晶体管101形成于配置区域A1(第一配置区域)。晶体管102形成于配置区域A2(第二配置区域)。晶体管103形成于配置区域A3(第三配置区域)。晶体管201形成于配置区域B1。晶体管203形成于配置区域B2。需要说明的是，在图3中，省略布线及功率放大电路20的其他电路元件的图示。
在晶体管101的上侧即z轴正方向侧设置有凸块301(金属构件)。在晶体管201的z轴正方向侧设置有凸块302。凸块301设置为与配置区域A1、A2及A3重叠。凸块302设置为与配置区域B1及B2重叠。
参照图4对晶体管101的剖面构造进行说明。在图4中示出晶体管101所包含的单位晶体管的剖面构造。在半导体基板303上形成有子集电极层401。半导体基板303的材料例如是半绝缘性的GaAs。子集电极层401的材料例如是高浓度的n型GaAs。子集电极层401的厚度例如是0.5μm。
在子集电极层401上形成有集电极层402。集电极层402的材料例如是n型GaAs。集电极层402的厚度例如是1μm。在集电极层402上形成有基极层403。基极层403的材料例如是p型GaAs。基极层403的厚度例如是100nm。
在基极层403上形成有发射极层404。发射极层404具有本征发射极层404A和发射极台面层404B。本征发射极层404A形成在基极层403上。在本征发射极层404A上形成有发射极台面层404B。本征发射极层404A的材料例如是n型InGaP。本征发射极层404A的厚度例如是30nm以上且40nm以下。发射极台面层404B的材料例如是高浓度的n型GaAs及高浓度的n型InGaP。在发射极台面层404B中，例如，在厚度100nm的高浓度的n型GaAs层上形成有厚度100nm的高浓度的n型InGaP的层。
在基极层403的上表面的未形成发射极层404的区域形成有壁架层(ledge layer)405。壁架层405与本征发射极层404A同时被成膜，具有与本征发射极层404A相同的组成。由于在壁架层405上未形成发射极台面层404B，因此，壁架层405被耗尽。因此，不作为晶体管的发射极发挥功能。因此，将本征发射极层404A和发射极台面层404B称为发射极层404，壁架层405与发射极层404区分。
由集电极层402、基极层403及发射极层404构成单位晶体管。
基极电极431设置在基极层403上。基极电极431通过设置于壁架层405的开口而与基极层403欧姆接触。基极电极431设置在单位晶体管的发射极层404之间。
集电极电极432设置在子集电极层401上。集电极电极432与子集电极层401欧姆接触。集电极电极432通过子集电极层401而与集电极层402连接。
发射极电极433设置在发射极层404上。发射极电极433与发射极层404欧姆接触。
基极电极431通过在基极层403上例如依次层叠Ti膜、Pt膜、Au膜而形成。集电极电极432通过例如在子集电极层401上依次层叠AuGe膜、Ni膜、Au膜而形成。发射极电极433例如包括厚度50nm的Ti膜。
在子集电极层401的未出现在图4中的区域设置有用于进行元件间的隔离的隔离区域。隔离区域例如通过使用离子注入技术将子集电极层401的一部分绝缘化而形成。
第一绝缘膜421设置为覆盖单位晶体管。第一绝缘膜421例如具有SiN层与树脂层的层叠构造。需要说明的是，也可以仅由SiN层形成第一绝缘膜421。
在第一绝缘膜421设置有第一层的集电极布线441。第一层的集电极布线441设置为通过第一绝缘膜421而与集电极电极432连接。在第一绝缘膜421设置有第一层的发射极布线451。第一层的发射极布线451分别设置于单位晶体管。第一层的发射极布线451将各晶体管的发射极电极433连接。第一层的集电极布线441及发射极布线451例如具有包括厚度10nm以上且50nm以下的Ti膜和厚度1μm以上且2μm以下的Au膜的层叠构造。
在第一绝缘膜421上设置有第二绝缘膜422，使得覆盖第一层的集电极布线441及第一层的发射极布线451。第二绝缘膜422例如具有SiN层与树脂层的层叠构造。需要说明的是，也可以仅由SiN层形成第二绝缘膜422。
在第二绝缘膜422上设置有发射极布线461。发射极布线461通过设置于第二绝缘膜422的开口部4221而与第一层的发射极布线451连接。在x轴方向上并排的单位晶体管的第一层的发射极布线451通过发射极布线461而连接。发射极布线461例如具有包括厚度10nm以上且50nm以下的Ti膜和厚度2μm以上且4μm以下的Au膜的层叠构造。
在发射极布线461上设置有第三绝缘膜423，使得覆盖发射极布线461。第三绝缘膜423例如具有包括SiN层和树脂层的层叠构造。需要说明的是，也可以仅由SiN膜形成第三绝缘膜423。第三绝缘膜423作为保护单位晶体管的保护膜发挥功能。
在第三绝缘膜423上设置有凸块301。凸块301通过第三绝缘膜423的开口而与发射极布线461连接。凸块301具有将凸块下金属层4111、金属柱4112及焊料层4113依次层叠而成的层叠构造。
对于凸块下金属层4111例如使用厚度50nm以上且100nm以下的Ti膜。凸块下金属层4111具有提高凸块301与第三绝缘膜423的紧贴性的功能。
对于金属柱4112例如使用厚度30μm以上且50μm以下的Cu膜。对于焊料层4113例如使用厚度10μm以上且30μm以下的Sn或者SnAg合金的膜。
需要说明的是，也可以在金属柱4112与焊料层4113之间配置包括Ni等的防止相互扩散用的阻挡金属层。
参照图5对晶体管102的剖面构造进行说明。图5是yz平面中的晶体管102的剖视图。在半导体基板303上形成有子集电极层501。在子集电极层501上形成有集电极层502。在集电极层502上形成有基极层503。在基极层503上形成有发射极层504和壁架层505。发射极层504具有本征发射极层504A和发射极台面层504B。本征发射极层504A、发射极台面层504B及壁架层505的关系与本征发射极层404A、发射极台面层404B及壁架层405的关系相同。
由集电极层502、基极层503及发射极层504构成晶体管102。
晶体管102通过与晶体管101的形成相同的工艺形成。因此，晶体管102与晶体管101的单位晶体管同样，特性根据应力而变化。
基极电极531设置在基极层503上。基极电极531通过设置于壁架层505的开口而与基极层503欧姆接触。集电极电极532设置在子集电极层501上。集电极电极532与子集电极层501欧姆接触。集电极电极532通过子集电极层501而与集电极层502连接。发射极电极533设置在发射极层504上。发射极电极533与发射极层504欧姆接触。
基极电极531、集电极电极532及发射极电极533分别通过与分别形成基极电极431、集电极电极432及发射极电极433的工艺相同的工艺形成。
第一绝缘膜421设置为覆盖晶体管102。第一绝缘膜421例如具有SiN层与树脂层的层叠构造。需要说明的是，也可以由SiN层形成第一绝缘膜421。
在第一绝缘膜421设置有第一层的集电极布线541。第一层的集电极布线541设置为通过第一绝缘膜421而与集电极电极532连接。
在第一绝缘膜421设置有第一层的发射极布线551。
在第一绝缘膜421上设置有第二绝缘膜422，使得覆盖第一层的集电极布线541及第一层的发射极布线551。第二绝缘膜422例如具有SiN层与树脂层的层叠构造。需要说明的是，也可以仅由SiN层形成第二绝缘膜422。
在第二绝缘膜422上设置有金属层561。
集电极布线541、第一层的发射极布线551、金属层561的材料及构造与集电极布线441、第一层的发射极布线451及发射极布线461相同。
在金属层561上设置有第三绝缘膜423，使得覆盖金属层561。第三绝缘膜423例如具有包括SiN层和树脂层的层叠构造。需要说明的是，也可以仅由SiN膜形成第三绝缘膜423。第三绝缘膜423作为保护晶体管102的保护膜发挥功能。
在功率放大电路20中，第一绝缘膜421与第一绝缘膜421、第二绝缘膜422与第二绝缘膜422、以及第三绝缘膜423与第三绝缘膜423分别通过相同的工艺形成。
在功率放大电路20中，发射极布线461与金属层561通过相同的工艺形成，但分离地设置。发射极布线461与金属层561也可以不分离而形成为一体。即，金属层561也可以形成为发射极布线461延伸至晶体管102的上部，作为发射极布线461的一部分。
另外，晶体管103的剖面构造与晶体管102的剖面构造相同。晶体管201的剖面构造与晶体管101的剖面构造相同。晶体管203的剖面构造与晶体管102的剖面构造相同。
参照图6、图7及图8对功率放大电路20的动作进行说明。针对由应力引起的电流的变化进行说明。这里，说明电流Ic是固定值的直流电流的情况。在功率放大器100中，当仅从凸块301向晶体管101施加应力时，晶体管101的动作点偏移，由此，晶体管101的无功电流减少。
在图6中示出功率放大电路20中的功率放大器100的无功电流的模拟结果。横轴是晶体管101的集电极电压。图6的Iq1是仅从凸块301向晶体管101施加了应力时的晶体管101中的无功电流。图6的Iqref是未向功率放大器100施加来自凸块301的应力时的无功电流。通过Iq1与Iqref之差，示出由应力引起的无功电流的变动。
接着，说明通过凸块301也向晶体管102及晶体管103施加了应力时的动作。针对分别向晶体管101、102、103施加了应力时的电流的变化，通过叠加考虑各个晶体管中的影响来进行说明。
当向晶体管101施加应力时，晶体管101的集电极电流减少。由于集电极电流的减少，晶体管101的基极电流即电流I2减少。当电流I2减少时，电流I1减少。当电流I1减少时，电流I3增加。当电流I1减少时，电流I4增加。
在图7中示出仅向功率放大电路20的功率放大器100的晶体管101施加了应力时的电流Ic、I1～I4的变化。横轴是晶体管101的集电极电压。由虚线示出未从凸块301施加应力时的电流，由实线示出从凸块施加应力时的电流。在图7中，例如示出电压为3.8V时的电流I1的减少、电流I2的减少、电流I3的增加及电流I4的增加。
当向晶体管102施加应力时，晶体管102的集电极电流减少。由于集电极电流的减少，晶体管102的基极电流即电流I1减少。当电流I1减少时，电流I2减少。当电流I1减少时，电流I3增加。当电流I1减少时，电流I4增加。
当向晶体管103施加应力时，晶体管103的集电极电流即电流I3减少。当电流I3减少时，电流I1增加。当电流I1增加时，电流I2增加。当电流I1增加时，电流I4减少。
晶体管101和晶体管102在被施加应力时，使电流I2、I3、I4分别相同地变动。在向晶体管101施加应力的情况下，晶体管101的无功电流通过电流I1减少而要减少。在向晶体管102施加应力的情况下，晶体管101的无功电流通过电流I2减少而要减少。
另一方面，晶体管103对电流I2、I3、I4赋予与向晶体管101、102施加了应力时的变动相反的变动。在向晶体管103施加应力的情况下，电流I2增加，因此，晶体管101的无功电流要增加。
即，在施加了应力的情况下，特性同样地偏移的晶体管101、102的无功电流的减少量被晶体管103的无功电流的增加量抵消。
在图8中示出功率放大电路20中的功率放大器100的无功电流的模拟结果。横轴是晶体管101的集电极电压。在图8中，除了示出图6所示的Iq1、Iqref之外，还以实线示出从凸块301向晶体管101、102、103施加了应力时的无功电流Iq2。在图8中，Iq2与Iqref非常好地重叠。
在图8中，在电压为3.8V时，Iq1为57.8mA，Iqref及Iq2为83.4mA。由图8示出通过从共用的凸块301向晶体管102、103施加与向晶体管101施加的应力同等的应力而抑制无功电流的变动的情况。
需要说明的是，当假设不向晶体管102施加应力时，向晶体管103施加应力所引起的电流I2的增加量超过晶体管101的电流I2的减少量。因此，无功电流发生变动，使得比不受到由凸块301产生的应力的影响时的Iqref增加。
在图9中示出功率放大电路20中的功率放大器200的无功电流的模拟结果。图9的Iq3是从凸块302仅向晶体管201施加了应力时的无功电流。图9的虚线所示的Iqref2是不向功率放大器200施加来自凸块301的应力时的无功电流。通过Iq3，示出由应力引起的无功电流的变动。通过从凸块302向晶体管203施加应力，如图9的Iq4的实线所示那样抑制了无功电流的变动。在图9中，Iq4与Iqref2非常好地重叠。在图9中，在电压为3.8V时，Iq3为66.7mA，Iqref2及Iq4为78.3mA。
在图10中示出本实施方式的功率放大电路20的另一布局的例子。在图10中，凸块1001设置在晶体管103的z轴正方向侧。凸块1002设置在晶体管102的z轴正方向侧。凸块1003设置在晶体管203的z轴正方向侧。
在图10的结构中，凸块1002、1001与凸块301接近，因此，向晶体管102、103施加与向晶体管101施加的应力大致同等的应力。因此，能够抑制无功电流的变动。同样，通过凸块1003也向晶体管203施加与晶体管201大致同等的应力。这种同等的应力也包括正负20的误差。
若能够施加与引起晶体管101的动作点的变动的应力同等的应力，则设置于晶体管101、102、103的凸块可以一体化，也可以分离。例如也可以构成为在晶体管101、102设置共用的凸块，在晶体管103设置其他凸块。或者也可以在晶体管102、103设置共用的凸块，与晶体管101的凸块分离。需要说明的是，设置于晶体管102、103的凸块优选与设置于晶体管101的凸块接近或者一体化。
在图11中示出具有功率放大电路20的功率放大设备1100的剖视图。图11的剖视图是在图3中沿yz平面切断而得到的剖视图。功率放大设备1100具有半导体芯片1101、模块基板1102及树脂模具1103。
在半导体芯片1101设置有功率放大电路20。晶体管101、102、103通过凸块301而与模块基板1102连接。晶体管201、203通过凸块302而与模块基板1102连接。在凸块301及凸块302连接有焊料1104及焊料1105。
模块基板1102具有基板电极1106(接合部)及基板电极1107(接合部)。基板电极1106及基板电极1107分别与焊料1104及焊料1105连接。
树脂模具1103设置在模块基板1102上，使得覆盖半导体芯片1101、焊料1104、1105及基板电极1106、1107。
对功率放大设备1100中的热应力进行说明。在功率放大设备1100中，凸块301、302与树脂模具1103的热膨胀率不同。凸块301、302的热膨胀率比树脂模具1103的热膨胀率大。
例如，当通过回流试验等从外部施加热而导致功率放大设备1100的外部温度上升时，凸块301、302及树脂模具1103发生热膨胀。由于凸块301的热膨胀率较大，因此，关于针对某一温度变化的尺寸变化，在凸块301中相较于在树脂模具1103中更大。此时，由于凸块301被树脂模具1103包围，因此，凸块301的热膨胀受到树脂模具1103的约束。被约束了位移的凸块301不仅向树脂模具1103施加应力，还向与凸块301相接的功率放大器100及焊料1104施加应力。
其结果是，例如，在功率放大器100中，即便在去除了热之后也残留有因热应力引起的应力，通过该应力而使各晶体管的基极-发射极间电压发生变动。
在功率放大设备1100中设置有凸块302。当凸块302发生热膨胀时，凸块302与凸块301同样地向功率放大器200施加热应力。因此，在功率放大器200中，也通过因热应力引起的应力而使晶体管201、203的基极-发射极间电压发生变动。
在功率放大设备1100中，能够通过功率放大器100及功率放大器200来抑制由应力引起的无功电流的变动。因此，能够在抑制无功电流的变动的同时将功率放大。
需要说明的是，在功率放大电路20中，向功率放大器100及功率放大器200施加应力的构件不限于凸块301、302。在安装有功率放大电路20的情况下，只要是设置为根据与树脂模具1103的热膨胀系数的差异而向功率放大器100及功率放大器200的各晶体管施加应力的金属构件即可。
以上，对本发明的例示的实施方式进行了说明。在功率放大器100中，具备：晶体管101，其形成在半导体基板303上；晶体管102，其形成在半导体基板303上，基极被供给作为电流Ic的一部分的电流I1，并且向晶体管101供给电流12，该电流I2是基于电流I1的电流Ib的一部分；晶体管103，其形成在半导体基板303上，被供给作为电流Ic的一部分的电流I3和作为电流Ib的一部分的电流I4，电流I3伴随着所施加的应力的增加而减少；以及凸块301，其与晶体管101的发射极电连接，设置为在半导体基板303的俯视下，与配置晶体管101的配置区域A1、配置晶体管102的配置区域A2、以及配置晶体管103的配置区域A3重叠。
也能够向晶体管102、103施加从凸块301向晶体管101施加的应力。因此，能够抑制晶体管101的无功电流的变动。
另外，在功率放大电路20中，具备：功率放大器100；以及功率放大器200，其被输入信号RF1，向功率放大器100的晶体管101输出信号RF1被放大后的信号RF2，功率放大器100将信号RF2被放大后的信号RF3输出。
在多级结构的功率放大电路中，作为输出更大的后级的放大器而使用功率放大器100。由此，在无功电流的减少量更多的情况下，能够抑制无功电流的变动。
另外，功率放大设备1100具备：具有功率放大器100的半导体芯片1101；以及供半导体芯片1101安装的模块基板1102，模块基板1102具有与半导体芯片1101的凸块301、302接合的基板电极1106、1107。由于功率放大设备1100具有功率放大器100，因此，能够在抑制由应力引起的无功电流的变动的同时将功率放大。
需要说明的是，以上说明的各实施方式用于容易理解本发明，并非用于限定性地解释本发明。本发明在不脱离其主旨的范围内能够进行变更/改良，并且本发明也包括其等效物。即，本领域技术人员对各实施方式适当加以设计变更而得到的方式只要具备本发明的特征，则也包含在本发明的范围内。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示的情况，能够适当变更。另外，各实施方式是例示，当然能够进行不同实施方式所示的结构的部分置换或组合，这些方式只要具备本发明的特征，则也包含在本发明的范围内。

Claims (3)

1.一种功率放大器，具备：
第一晶体管，其形成在半导体基板上；
第二晶体管，其形成在所述半导体基板上，基极被供给作为控制电流的一部分的第一电流，并且向所述第一晶体管供给第二电流，该第二电流是基于所述第一电流的偏置电流的一部分；
第三晶体管，其形成在所述半导体基板上，被供给作为所述控制电流的一部分的第三电流和作为所述偏置电流的一部分的第四电流，所述第三电流伴随着所施加的应力的增加而减少；以及
金属构件，其与所述第一晶体管的发射极电连接，设置为在所述半导体基板的俯视下，与配置所述第一晶体管的第一配置区域、配置所述第二晶体管的第二配置区域以及配置所述第三晶体管的第三配置区域重叠。
2.一种功率放大电路，具备：
第一功率放大器，其是权利要求1所述的功率放大器；以及
第二功率放大器，其被输入第一信号，向所述第一功率放大器的所述第一晶体管输出所述第一信号被放大后的第二信号，
所述第一功率放大器输出所述第二信号被放大后的第三信号。
3.一种功率放大设备，具备：
半导体芯片，其具有权利要求1所述的功率放大器；以及
模块基板，其安装所述半导体芯片，
所述模块基板具有与所述半导体芯片的所述金属构件接合的接合部。
CN202110427630.7A 2020-04-21 2021-04-20 功率放大器、功率放大电路、功率放大设备 Active CN113541617B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-075387 2020-04-21
JP2020075387A JP2021175027A (ja) 2020-04-21 2020-04-21 電力増幅器、電力増幅回路、電力増幅デバイス

Publications (2)

Publication Number Publication Date
CN113541617A CN113541617A (zh) 2021-10-22
CN113541617B true CN113541617B (zh) 2024-03-22

Family

ID=78082290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110427630.7A Active CN113541617B (zh) 2020-04-21 2021-04-20 功率放大器、功率放大电路、功率放大设备

Country Status (3)

Country Link
US (1) US20210328561A1 (zh)
JP (1) JP2021175027A (zh)
CN (1) CN113541617B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101015066A (zh) * 2004-04-26 2007-08-08 科罗拉多大学理事会 热电子晶体管
JP2011010245A (ja) * 2009-06-29 2011-01-13 Panasonic Corp 高周波電力増幅器
CN109887911A (zh) * 2017-12-06 2019-06-14 株式会社村田制作所 半导体装置
CN110912523A (zh) * 2018-09-14 2020-03-24 株式会社村田制作所 高频功率放大器以及功率放大模块
JP2020048184A (ja) * 2018-09-14 2020-03-26 株式会社村田製作所 高周波電力増幅器及び電力増幅モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490753B1 (en) * 2015-01-06 2016-11-08 Qorvo Us, Inc. Apparatuses and systems for a bias network with accurate quiescent current control
US10734310B2 (en) * 2017-12-06 2020-08-04 Murata Manufacturing Co., Ltd. Semiconductor apparatus
JP2020057933A (ja) * 2018-10-02 2020-04-09 株式会社村田製作所 電力増幅回路及び電力増幅器
KR102262903B1 (ko) * 2019-04-18 2021-06-09 삼성전기주식회사 듀얼 보상 기능을 갖는 바이어스 회로 및 증폭 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101015066A (zh) * 2004-04-26 2007-08-08 科罗拉多大学理事会 热电子晶体管
JP2011010245A (ja) * 2009-06-29 2011-01-13 Panasonic Corp 高周波電力増幅器
CN109887911A (zh) * 2017-12-06 2019-06-14 株式会社村田制作所 半导体装置
CN110912523A (zh) * 2018-09-14 2020-03-24 株式会社村田制作所 高频功率放大器以及功率放大模块
JP2020048184A (ja) * 2018-09-14 2020-03-26 株式会社村田製作所 高周波電力増幅器及び電力増幅モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于三次谐波接收的近程金属结目标探测器;庄志洪 等;《探测与控制学报》;20080630;全文 *

Also Published As

Publication number Publication date
CN113541617A (zh) 2021-10-22
US20210328561A1 (en) 2021-10-21
JP2021175027A (ja) 2021-11-01

Similar Documents

Publication Publication Date Title
CN109887911B (zh) 半导体装置
US20150349731A1 (en) HYBRID POWER AMPLIFIER COMPRISING HETEROJUNCTION BIPOLAR TRANSISTORS (HBTs) AND COMPLEMENTARY METAL OXIDE SEMICONDUCTOR (CMOS) DEVICES
US7605450B2 (en) High frequency arrangement
US7595696B2 (en) Power amplifier
US10972060B2 (en) Radio frequency power amplifier and power amplifier module
US11601102B2 (en) Power amplifier circuit and semiconductor device
US11863128B2 (en) Power amplifier circuit
US11658180B2 (en) Semiconductor device having a plurality of bipolar transistors with different heights between their respective emitter layers and emitter electrodes
CN113285681B (zh) 高频功率放大元件
CN113541617B (zh) 功率放大器、功率放大电路、功率放大设备
US9553549B2 (en) Hybrid power amplifier having electrical and thermal conduction path
JP2001196865A (ja) 無線通信装置及び半導体装置
JP2021125870A (ja) 電力増幅回路、半導体デバイス
US10892714B2 (en) Power amplifier circuit
US20220190795A1 (en) Power amplifier circuit, power amplifier device, and rf circuit module
US20230336129A1 (en) Amplifier circuit
US20230299726A1 (en) Semiconductor device
JP2022061757A (ja) 半導体装置
JP5783241B2 (ja) 半導体装置
CN116581102A (zh) 半导体装置
JP5527313B2 (ja) 半導体装置およびそれを用いた無線通信機器
KR950005167B1 (ko) 모놀리식 집적 회로의 rf증폭기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant