CN113224034B

CN113224034B - 一种晶圆及光掩膜版

Info

Publication number: CN113224034B
Application number: CN202010071690.5A
Authority: CN
Inventors: 赖胜裕; 尤宏昇
Original assignee: Xiamen Lingyang Huaxin Technology Co ltd
Current assignee: Xiamen Lingyang Huaxin Technology Co ltd
Priority date: 2020-01-21
Filing date: 2020-01-21
Publication date: 2022-05-17
Anticipated expiration: 2040-01-21
Also published as: CN113224034A

Abstract

本申请公开了一种晶圆及光掩膜版，晶圆包括晶圆本体、设置在晶圆本体上且经过光掩膜版曝光后形成的多个芯片阵列，其中：相邻两个芯片阵列之间设置有划片槽；每个芯片阵列中设置有多个微型半导体芯片，且相邻两个微型半导体芯片之间设置有切割道；切割道的宽度小于划片槽的宽度，且切割道的宽度等于或大于用于对晶圆进行切割的晶圆切割设备能够切割的最小宽度。本申请公开的上述技术方案，在相邻两个芯片阵列之间设置切割道，并在每个芯片阵列中的相邻两个微型半导体芯片之间设置宽度小于划片槽的宽度且等于或大于晶圆切割设备能够切割的最小宽度的切割道，以提高晶圆的可用区域的面积，从而提高晶圆中微型半导体芯片的产出率。

Description

一种晶圆及光掩膜版

技术领域

本申请涉及半导体技术领域，更具体地说，涉及一种晶圆及光掩膜版。

背景技术

随着MEMS(Micro-Electro-Mechanical System，微机电系统)、物联网、micro-Display(微显示技术)的发展，各式物件加上微型半导体芯片(尺寸不大于400μm*400μm)即可增加物件的电子功能，使机械、家电、显示等增加新的功能。

参见图1，其示出了现有晶圆中部分区域的示意图，在利用光掩膜版对晶圆进行曝光之后，晶圆上相邻两个微型半导体芯片100之间会形成划片槽101，其中，所形成的划片槽101用于区分不同微型半导体芯片100，并用于在对微型半导体芯片100进行切割之前容纳测试键(其用于对晶圆进行测试)及对位键(其用于在利用测试装置进行测试时起到对位的作用)，以实现对晶圆的测试，且用于测试完成之后可以沿其进行切割以得到大量的微型半导体芯片100。由于需要在划片槽101中安装测试键及对位键，因此，划片槽101的宽度一般是由晶圆厂进行制定，且其一般为80μm或100μm。由于划片槽101尺寸比较大，因此，则会降低晶圆的可用区域的面积(即会降低用于制备微型半导体芯片100的面积)，从而会降低微型半导体芯片100的产出率。

综上所述，如何提高晶圆的可用区域的面积，以提高微型半导体芯片的产出率，是目前本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的是提供一种晶圆及光掩膜版，用于提高晶圆的可用区域的面积，以提高微型半导体芯片的产出率。

为了实现上述目的，本申请提供如下技术方案：

一种晶圆，包括晶圆本体、设置在所述晶圆本体上且经过光掩膜版曝光后形成的多个芯片阵列，其中：

相邻两个所述芯片阵列之间设置有划片槽；

每个所述芯片阵列中均设置有多个微型半导体芯片，且相邻两个所述微型半导体芯片之间设置有切割道；

所述切割道的宽度小于所述划片槽的宽度，且所述切割道的宽度等于或大于用于对所述晶圆进行切割的晶圆切割设备能够切割的最小宽度。

优选的，还包括：

设置在所述划片槽中、用于输出测试信号的测试芯片；

与所述测试芯片相连、用于将所述芯片阵列中的每行所述微型半导体芯片或每列所述微型半导体芯片进行串联连接且用于传输所述测试信号的金属连接线；

分别设置在串联连接的每个所述微型半导体芯片中、与所述金属连接线及所述微型半导体芯片中的功能线路相连、用于从所述金属连接线接收所述测试信号，并将所述测试信号通过所述金属连接线发送至下一个所述微型半导体芯片中，且将所述测试信号传输至相连的所述功能线路，以使所述功能线路利用所述测试信号对所述微型半导体芯片进行测试的移位寄存器。

优选的，所述测试芯片中包括：

用于产生所述测试信号的可测试性设计线路；

与所述可测试性设计线路及所述金属连接线相连、用于对所述测试信号进行排序处理，并输出排序处理后的所述测试信号至所述金属连接线的测试访问埠控制器；

用于对所述测试信号的传输时序进行控制，以利用所述测试信号依次对串联连接的各所述微型半导体芯片进行测试的时钟线路。

优选的，在对所述微型半导体芯片进行测试时，串联连接的所述微型半导体芯片中的多个所述微型半导体芯片与用于读取所述微型半导体芯片的测试输出信号的自动测试设备的一组电源相连，且与一组电源相连的多个所述微型半导体芯片中的每个所述微型半导体芯片均通过自身的接地焊垫与所述自动测试设备中不同的电子电路渠道相连，以通过所述电子电路渠道获取对应的所述微型半导体芯片的接地焊垫电流。

优选的，所述划片槽的宽度等于所述微型半导体芯片的宽度，所述划片槽的高度等于所述微型半导体芯片的高度。

优选的，所述划片槽中设置有用于对所述晶圆进行测试的测试键。

优选的，所述划片槽中还设置有晶圆粗对准标记、晶圆细对准标记、关键尺寸对比条图形。

优选的，所述芯片阵列的尺寸等于所述光掩膜版的尺寸。

一种光掩膜版，所述光掩膜版利用晶圆本体制备如上述任一项所述的晶圆，所述光掩膜版包括与所述晶圆中的芯片阵列对应的芯片阵列图案、与所述晶圆中的划片槽对应的划片槽图案、与所述晶圆中的相邻两个微型半导体芯片之间的切割道对应的切割道图案。

本申请提供了一种晶圆及光掩膜版，其中，该晶圆包括晶圆本体、设置在晶圆本体上且经过光掩膜版曝光后形成的多个芯片阵列，其中：相邻两个芯片阵列之间设置有划片槽；每个芯片阵列中设置有多个微型半导体芯片，且相邻两个微型半导体芯片之间设置有切割道；切割道的宽度小于划片槽的宽度，且切割道的宽度等于或大于用于对晶圆进行切割的晶圆切割设备能够切割的最小宽度。

本申请公开的上述技术方案，在相邻两个芯片阵列之间设置划片槽，并在每个芯片阵列中的相邻两个微型半导体芯片之间设置宽度小于划片槽的宽度且宽度等于或大于用于对晶圆进行切割的晶圆切割设备能够切割的最小宽度的切割道，以降低晶圆中不用于进行微型半导体芯片制备的区域的面积，从而提高晶圆的可用区域的面积，进而提高晶圆中微型半导体芯片的产出率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有晶圆中部分区域的示意图；

图2为本申请实施例提供的一种晶圆的整体示意图；

图3为本申请实施例提供的一种晶圆的一种局部示意图；

图4为本申请实施例提供的一种晶圆的另一种局部示意图；

图5为本申请实施例提供的对微型半导体芯片进行测试时的线路连接图；

图6为本申请实施例提供的晶圆与自动测试设备的连接示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参见图2和图3，其中，图2示出了本申请实施例提供的一种晶圆的整体示意图，图3示出了本申请实施例提供的一种晶圆的一种局部示意图。本申请实施例提供的一种晶圆，可以包括晶圆本体200、设置在晶圆本体200上且经过光掩膜版曝光后形成的多个芯片阵列201，其中：

相邻两个芯片阵列201之间设置有划片槽202；

每个芯片阵列201中均设置有多个微型半导体芯片204，且相邻两个微型半导体芯片204之间设置有切割道205；

切割道205的宽度小于划片槽202的宽度，且切割道205的宽度等于或大于用于对晶圆进行切割的晶圆切割设备能够切割的最小宽度。

在本申请所提供的晶圆可以包括晶圆本体200，该晶圆本体200上设置有经过光掩膜版曝光处理之后所形成的多个芯片阵列201，其中，每个芯片阵列201可以由一个或多个光掩膜版曝光处理得到。

在本申请所提供的晶圆中，相邻两个芯片阵列201之间设置有划片槽202，其可以用于安装测试键、对位键等，且可以用于后续沿其进行切割，以得到多个芯片阵列201。另外，每个芯片阵列201中均设置有多个微型半导体芯片204，且相邻两个微型半导体芯片204之间设置有切割道205，其中，多个微型半导体芯片204可以呈规则的阵列排布，以便于后续可以沿其切割道205对晶圆进行切割，以得到多个微型半导体芯片204。

在芯片阵列201中，相邻两个微型半导体芯片204之间所设置的切割道205的宽度小于划片槽202的宽度，以避免在晶圆中任何两个微型半导体芯片204之间设置宽度比较大的划片槽202而导致晶圆中无用区域(即不用于制备微型半导体芯片204的区域)的面积比较大的问题，也就是说，通过本申请可以提高晶圆中可用区域的面积，以使得单位面积的晶圆可以产出更多的微型半导体芯片204，从而提高晶圆中微型半导体芯片204的产出率，提高晶圆本体的利用率，减少晶圆的浪费。另外，在芯片阵列201中，相邻两个微型半导体芯片204之间所设置的切割道205的宽度在小于划片槽202的宽度的同时，切割道205的宽度可以等于或大于用于对晶圆进行切割的晶圆切割设备能够切割的最小宽度，以使得晶圆切割设备能够顺利地对晶圆进行切割，以得到多个芯片阵列201。

参见图4和图5，其中，图4示出了本申请实施例提供的一种晶圆的另一种局部示意图，图5示出了本申请实施例提供的对微型半导体芯片进行测试时的线路连接图。本申请实施例提供的一种晶圆，还可以包括：

设置在划片槽202中、用于输出测试信号的测试芯片206；

与测试芯片206相连、用于将芯片阵列201中的每行微型半导体芯片204或每列微型半导体芯片204进行串联连接且用于传输测试信号的金属连接线207；

分别设置在串联连接的每个微型半导体芯片204中、与金属连接线207及微型半导体芯片204中的功能线路209相连、用于从金属连接线207接收测试信号，并将测试信号通过金属连接线207发送至下一个微型半导体芯片204中，且将测试信号传输至相连的功能线路209，以使功能线路209利用测试信号对微型半导体芯片204进行测试的移位寄存器208。

本申请所提供的晶圆还可以包括设置在划片槽202中的测试芯片206、与测试芯片206相连且设置在芯片阵列201中每行微型半导体芯片204中的相邻两个微型半导体芯片204之间以将每行微型半导体芯片204进行串联连接，或设置在芯片阵列201中每列微型半导体芯片204中的相邻两个微型半导体芯片204之间以将每列微型半导体芯片204进行串联连接的金属连接线207、设置在芯片阵列201中的每个微型半导体芯片204上且与金属连接线207及微型半导体芯片204中的功能线路209相连的移位寄存器208。

其中，测试芯片206用于输出测试信号至金属连接线207；金属连接线207用于将测试信号传递至微型半导体芯片204中所设置的移位寄存器208上；移位寄存器208用于接收测试信号并栓锁测试信号，且将该测试信号传递至与之相连的功能线路209，以触发功能线路209，从而使功能线路209可以利用测试信号对微型半导体芯片204进行测试，以模拟微型半导体芯片204的使用情况，另外，移位寄存器208还会将接收到测试信号通过金属连接线207传递至下一个微型半导体芯片204，具体传递至下一个微型半导体芯片204中的移位寄存器208中……从而完成对串联连接的所有微型半导体芯片204的测试。

考虑到对于微型半导体芯片204而言，其尺寸比较小，所能摆放的芯片焊垫数目受到限制(在微型半导体芯片204的尺寸小于400μm*400μm时所能摆放的焊垫数目小于10个)，在此情况下，芯片焊垫线路大约已占据微型半导体芯片204面积的1/3，所剩余的空间仅能够用于为微型半导体芯片204进行功能线路209规划，而无法再增加任何测试线路于微型半导体芯片204中，因此，相较于目前放弃对微型半导体芯片204的测试而言，本申请上述过程可以利用一个测试芯片206对整行或整列的多个微型半导体芯片204进行测试，即可以使多个微型半导体芯片204共享一个测试芯片206，从而在微型半导体芯片204面积限制的情况下仍能实现对微型半导体芯片204的测试，以便于通过测试确定微型半导体芯片204是否合格，进而提高微型半导体芯片204出货的良品率，并提高微型半导体芯片204后续使用的可靠性和性能。

需要说明的是，图4和图5均是以金属连接线207串联连接芯片阵列201中的每行微型半导体芯片204为例进行说明，当金属连接线207串联连接芯片阵列201中的每列微型半导体芯片204时，情况与上述类似，在此不再赘述。另外，需要说明的是，在测试完成之后且在对晶圆进行切割后，金属连接线207即会断开，且由于测试芯片206安装在划片槽202中，因此，测试芯片206的存在不会对微型半导体芯片204的独立封装造成影响。

本申请实施例提供的一种晶圆，测试芯片206中可以包括：

用于产生测试信号的可测试性设计线路2061；

与可测试性设计线路2061及金属连接线207相连、用于对测试信号进行排序处理，并输出排序处理后的测试信号至金属连接线207的测试访问埠控制器2062；

用于对测试信号的传输时序进行控制，以利用测试信号依次对串联连接的各微型半导体芯片204进行测试的时钟线路2063。

用于对晶圆中的微型半导体芯片204进行测试的测试芯片206可以包含可测试性设计线路2061、测试访问埠控制器2062及时钟线路2063，其中，可测试性设计线路2061用于规划、产生与串联连接的所有微型半导体芯片204分别对应的测试信号；测试访问埠控制器2062与可测试性设计线路2061及金属连接线207相连，用于对可测试性设计线路2061所产生的测试信号进行排序处理，并依照排序处理的结果输出测试信号至金属连接线207，并通过金属连接线207及微型半导体芯片204中的移位寄存器208将排序处理后的测试信号传输至当前一个微型半导体芯片204且将与当前一个微型半导体芯片204的下一个微型半导体芯片204对应的测试信号传输至此微型半导体芯片204(即当前一个微型半导体芯片204的下一个微型半导体芯片204)；时钟线路2063用于产生时序信号，并通过时序信号对测试信号的传输时序进行控制，以利用排序处理后的测试信号分别对应地且依次地对串联连接的各微型半导体芯片204进行测试，即使得串联连接的微型半导体芯片204有一个共同的依据时序，从而便于完成对串联连接的多个微型半导体芯片204的测试。

参见图6，其示出了本申请实施例提供的晶圆与自动测试设备的连接示意图。本申请实施例提供的一种晶圆，在对微型半导体芯片204进行测试时，串联连接的微型半导体芯片204中的多个微型半导体芯片204与用于读取微型半导体芯片204的测试输出信号的自动测试设备207的一组电源2071相连，且与一组电源2071相连的多个微型半导体芯片204中的每个微型半导体芯片204均通过自身的接地焊垫2041与自动测试设备207中不同的电子电路渠道2072相连，以通过电子电路渠道2072获取对应的微型半导体芯片204的接地焊垫电流。

考虑到串联连接的微型半导体芯片204的数量是自动测试设备207所能提供电源2071数量的数倍，因此，则需要使串联连接的微型半导体芯片204中的多个微型半导体芯片204共享一组自动测试设备207的电源2071，其中，每组电源2071所连接的微型半导体芯片204数量由串联连接的微型半导体芯片204的数量及自动测试设备207的电源组数确定，例如：当自动测试设备207含有16组电源2071、串联连接的微型半导体芯片204的数量为128时，则需要串联连接的微型半导体芯片204中的8个微型半导体芯片204与自动测试设备207的一组电源2071相连。其中，自动测试设备207用于读取微型半导体芯片204的测试输出信号，以便于通过测试输出信号确定微型半导体芯片204是否合格，并确定微型半导体芯片204工作的可靠性及性能。

考虑到在多个微型半导体芯片204共享一组电源2071且在测量微型半导体芯片204的电流(具体可以包括工作电流或睡眠电流)时，无法获知具体是哪一个微型半导体芯片204的电流出现异常，因此，与一组电源2071相连的多个微型半导体芯片204中的每个微型半导体芯片204均可以通过自身的接地焊垫2041与自动测试设备207中不同的电子电路渠道2072相连，具体通过自动测试设备207的探针与微型半导体芯片204的接地焊垫2041相接触，以实现接地焊垫2041与自动测试设备207中的电子电路渠道2072的连接，以通过每个独立的电子电路渠道2072来测量每个微型半导体芯片204的接地焊垫电流，从而较为容易地辨别每个微型半导体芯片204的耗电情况。

本申请实施例提供的一种晶圆，划片槽202的宽度等于微型半导体芯片204的宽度，划片槽202的高度等于微型半导体芯片204的高度。

由于自动测试设备207中的探针在移动时是等间距进行移动的，因此，在本申请所提供的晶圆中，划片槽202的宽度可以等于微型半导体芯片204的宽度，划片槽202的高度可以等于微型半导体芯片204的高度，以便于自动测试设备207的探针可以无偏差、准确地与微型半导体芯片204的接地焊垫2041相接触，从而保证能够顺利地对微型半导体芯片204进行测试。

本申请实施例提供的一种晶圆，划片槽202中设置有用于对晶圆进行测试的测试键210。

另外，还可以在划片槽202中设置有用于对晶圆进行测试的测试键210，以便于通过测试键210完成对晶圆的测试。

本申请实施例提供的一种晶圆，划片槽202中还设置有晶圆粗对准标记211、晶圆细对准标记212、关键尺寸对比条图形213。

还可以在划片槽202中设置晶圆粗对准标记211、晶圆细对准标记212、关键尺寸对比条图形等，以便于通过所设置的晶圆粗对准标记211、晶圆细对准标记209、关键尺寸对比条图形213对光掩膜版的曝光处理起到定位的作用。

本申请实施例提供的一种晶圆，芯片阵列201的尺寸等于光掩膜版的尺寸。

在本申请所提供的晶圆中，每个芯片阵列201的尺寸可以等于光掩膜版的尺寸，以减少划片槽202的设置数量，从而尽量使晶圆达到最大的产出率。具体参见图3，其中，由划片槽202所围成的一个芯片阵列201的尺寸即为光掩膜版的尺寸，从而便于提高晶圆本体200的利用率，以提高晶圆中微型半导体芯片204的产出率。在图3中，横向箭头代表一个芯片阵列201的宽度，竖向箭头代表一个芯片阵列201的长度。

另外，如图2所示，在晶圆本体200周边且尺寸未能达到一个光掩膜版尺寸的区域203，仍可以利用光掩膜版对其进行曝光处理，以提高晶圆本体200的利用率，减少晶圆本体200的浪费，从而提高晶圆中微型半导体芯片204的产出率。

本申请实施例还提供了一种光掩膜版，光掩膜版利用晶圆本体200制备上述任一种晶圆，光掩膜版可以包括与晶圆中的芯片阵列201对应的芯片阵列图案、与晶圆中的划片槽202对应的划片槽图案、与晶圆中的相邻两个微型半导体芯片204之间的切割道205对应的切割道图案。

本申请还提供了一种用于利用晶圆本体200制备上述任一种晶圆的光掩膜版。具体地，在单一一个微型半导体芯片的版图符合设计规范之后，则可以按照微型半导体芯片的版图进行版图摆放，以得到由多个微型半导体芯片的版图构成的与晶圆中芯片阵列201对应的芯片阵列图案，其中，相邻两个芯片阵列图案之间设置有划片槽图案，该划片槽图案与晶圆中的划片槽202对应；在芯片阵列图案中，相邻两个微型半导体芯片的版图之间设置有切割道图案，该切割道图案与晶圆中的切割道205对应。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种晶圆，其特征在于，包括晶圆本体、设置在所述晶圆本体上且经过光掩膜版曝光后形成的多个芯片阵列，其中：

相邻两个所述芯片阵列之间设置有划片槽；

所述切割道的宽度小于所述划片槽的宽度，且所述切割道的宽度等于或大于用于对所述晶圆进行切割的晶圆切割设备能够切割的最小宽度；

还包括：

设置在所述划片槽中、用于输出测试信号的测试芯片；

分别设置在串联连接的每个所述微型半导体芯片中、与所述金属连接线及所述微型半导体芯片中的功能线路相连、用于从所述金属连接线接收所述测试信号，并将所述测试信号通过所述金属连接线发送至下一个所述微型半导体芯片中，且将所述测试信号传输至相连的所述功能线路，以使所述功能线路利用所述测试信号对所述微型半导体芯片进行测试的移位寄存器；

所述测试芯片中包括：

用于产生所述测试信号的可测试性设计线路；

2.根据权利要求1所述的晶圆，其特征在于，在对所述微型半导体芯片进行测试时，串联连接的所述微型半导体芯片中的多个所述微型半导体芯片与用于读取所述微型半导体芯片的测试输出信号的自动测试设备的一组电源相连，且与一组电源相连的多个所述微型半导体芯片中的每个所述微型半导体芯片均通过自身的接地焊垫与所述自动测试设备中不同的电子电路渠道相连，以通过所述电子电路渠道获取对应的所述微型半导体芯片的接地焊垫电流。

3.根据权利要求2所述的晶圆，其特征在于，所述划片槽的宽度等于所述微型半导体芯片的宽度，所述划片槽的高度等于所述微型半导体芯片的高度。

4.根据权利要求3所述的晶圆，其特征在于，所述划片槽中设置有用于对所述晶圆进行测试的测试键。

5.根据权利要求4所述的晶圆，其特征在于，所述划片槽中还设置有晶圆粗对准标记、晶圆细对准标记、关键尺寸对比条图形。

6.根据权利要求1所述的晶圆，其特征在于，所述芯片阵列的尺寸等于所述光掩膜版的尺寸。