CN113223808B - 共模扼流圈 - Google Patents

共模扼流圈 Download PDF

Info

Publication number
CN113223808B
CN113223808B CN202110148326.9A CN202110148326A CN113223808B CN 113223808 B CN113223808 B CN 113223808B CN 202110148326 A CN202110148326 A CN 202110148326A CN 113223808 B CN113223808 B CN 113223808B
Authority
CN
China
Prior art keywords
coil
common mode
gap
mode choke
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110148326.9A
Other languages
English (en)
Other versions
CN113223808A (zh
Inventor
松浦耕平
比留川敦夫
植木大志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113223808A publication Critical patent/CN113223808A/zh
Application granted granted Critical
Publication of CN113223808B publication Critical patent/CN113223808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00Fixed transformers or mutual inductances of the signal type
    • H01F19/04Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0073Printed inductances with a special conductive pattern, e.g. flat spiral
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F2017/0093Common mode choke coil

Abstract

本发明提供层叠型的共模扼流圈,在例如25GHz~30GHz这样的高频带中,能够使差模信号透过并且抑制共模噪声成分。共模扼流圈(1)具备:长方体形状的层叠体(2),具有被层叠的多个非导电体层(3);和第一线圈(11)以及第二线圈(12),内置于层叠体(2),第一线圈(11)具有第一线圈导体(17),第二线圈(12)具有第二线圈导体(18)。相对于层叠体(2)的外周面,第一线圈导体(17)隔着间隙SG1~SG4配置,第二线圈导体(18)隔着间隙SG5~SG8配置。各间隙SG1~SG4与各间隙SG5~SG8之间的四个差的绝对值中的至少两个绝对值为0.02mm以上。

Description

共模扼流圈
技术领域
本发明涉及共模扼流圈,尤其涉及具备具有被层叠的多个非导电体层的层叠体、和内置于层叠体的第一线圈以及第二线圈的层叠型的共模扼流圈。
背景技术
本发明感兴趣的技术例如记载于日本特开2006-313946号公报(专利文献1)。专利文献1记载的技术涉及层叠型的共模扼流圈,该共模扼流圈是超小型的薄膜型的结构,能够实现GHz附近的传输信号的高速传输。更具体而言,专利文献1记载一种共模扼流圈,在将传输信号(差模信号)的衰减特性成为-3dB的频率定义为截止频率时,该截止频率为2.4GHz以上。
专利文献1:日本特开2006-313946号公报
随着高速通信技术的发展,需要能够在更高频下使差模信号透过并且使共模噪声成分衰减的层叠型的共模扼流圈。
发明内容
因此,本发明的目的在于提供一种层叠型的共模扼流圈,在例如25GHz~30GHz这样的高频带中,甚至在超过30GHz那样的极高频带中,也能够使差模信号透过并且抑制共模噪声成分。
本发明所涉及的共模扼流圈具备:层叠体,具有被层叠的多个非导电体层,上述非导电体层由非导电体构成;第一线圈以及第二线圈,内置于层叠体;第一端子电极以及第二端子电极,设置于层叠体的外表面,并与第一线圈的相互不同的第一端以及第二端分别电连接;以及第三端子电极以及第四端子电极,设置于层叠体的外表面,并与第二线圈的相互不同的第三端以及第四端分别电连接。
上述第一线圈具有第一线圈导体,其中,沿着非导电体层间的界面配置上述第一线圈导体,上述第二线圈具有第二线圈导体,其中,沿着与配置有第一线圈导体的非导电体层间的界面不同的非导电体层间的界面配置上述第二线圈导体。
上述层叠体是长方体形状,其具有:第一主面以及第二主面,在非导电体层的延伸方向上延伸并且相互对置;第一侧面以及第二侧面,连结第一主面以及第二主面间并且相互对置;和第一端面以及第二端面,分别连结第一主面以及第二主面间和第一侧面以及第二侧面间并且相互对置。
另外,上述第一线圈导体相对于第一侧面、第二侧面、第一端面、第二端面分别隔着第一间隙、第二间隙、第三间隙、第四间隙配置,上述第二线圈导体相对于第一侧面、第二侧面、第一端面、第二端面分别隔着第五间隙、第六间隙、第七间隙、第八间隙配置。
为了解决上述的技术课题,在本发明中,其特征在于,当将第一间隙与第五间隙之差的绝对值设为DA1,将第二间隙与第六间隙之差的绝对值设为DA2,将第三间隙与第七间隙之差的绝对值设为DA3,将第四间隙与第八间隙之差的绝对值设为DA4时,DA1、DA2、DA3以及DA4这四个绝对值中的至少两个绝对值为0.02mm以上。
根据本发明,能够减少第一线圈与第二线圈间的杂散电容,因此,能够提高高频特性。
附图说明
图1是表示根据本发明的一实施方式的共模扼流圈1的外观的立体图。
图2是将图1所示的共模扼流圈1的主要部分分解表示的俯视图。
图3是图1所示的共模扼流圈1的俯视图,且是在层叠方向上透视而示意性地表示内置于层叠体2的第一线圈11以及第二线圈12的图。
图4是表示图1所示的共模扼流圈1中的第一线圈11所具备的第一线圈导体17的俯视图,且是用于对线圈导体的匝数进行说明的图。
图5是表示针对为了确认本发明的效果而实施的实验例中制成的样品6所涉及的共模扼流圈求出的共模成分的透过特性(Scc21透过特性)的图。
图6是表示针对上述样品6所涉及的共模扼流圈求出的差模成分的透过特性(Sdd21透过特性)的图。
图7是表示针对上述实验例中制成的样品7所涉及的共模扼流圈求出的共模成分的透过特性(Scc21透过特性)的图。
图8是表示针对上述样品7所涉及的共模扼流圈求出的差模成分的透过特性(Sdd21透过特性)的图。
图9是表示针对上述实验例中制成的样品8所涉及的共模扼流圈求出的共模成分的透过特性(Scc21透过特性)的图。
图10是表示针对上述样品8所涉及的共模扼流圈求出的差模成分的透过特性(Sdd21透过特性)的图。
图11是表示针对上述实验例中制成的样品9所涉及的共模扼流圈求出的共模成分的透过特性(Scc21透过特性)的图。
图12是表示针对上述样品9所涉及的共模扼流圈求出的差模成分的透过特性(Sdd21透过特性)的图。
图13是表示针对上述实验例中制成的样品10所涉及的共模扼流圈求出的共模成分的透过特性(Scc21透过特性)的图。
图14是表示针对上述样品10所涉及的共模扼流圈求出的差模成分的透过特性(Sdd21透过特性)的图。
附图标记说明
1...共模扼流圈;2...层叠体;3、3a、3b、3c、3d、3e...非导电体层;5、6...主面;7、8...侧面;9、10...端面;11...第一线圈;12...第二线圈;13~16...端子电极;17、18...线圈导体;19~22...引出导体;23~26...连接端部;27、28...通孔导体;29、30...连结部;SG1~SG8...第一~第八间隙。
具体实施方式
参照图1~图4,对根据本发明的一实施方式的共模扼流圈1进行说明。
如图1所示,共模扼流圈1具备具有被层叠的多个非导电体层的层叠体2。图2图示出多个非导电体层中的作为代表的非导电体层3a、3b、3c、3d以及3e。以下,除去如图2所示的非导电体层3a、3b、3c、3d以及3e那样相互区别的情况之外,在通常对非导电体层进行说明的情况下,针对非导电体层,使用“3”这一附图标记。非导电体层3由包括例如玻璃以及陶瓷的非导电体构成。
层叠体2是长方体形状,其具有:第一主面5以及第二主面6,在非导电体层3的延伸方向上延伸并且相互对置;第一侧面7以及第二侧面8,连结第一主面5以及第二主面6间并且相互对置;和第一端面9以及第二端面10,分别连结第一主面5以及第二主面6间和第一侧面7以及第二侧面8间并且相互对置。长方体形状例如也可以是对棱线部分以及角部分赋予了圆角、倒角的形状。
如图2以及图3所示,共模扼流圈1具备内置于层叠体2的第一线圈11以及第二线圈12。另外,如图1所示,共模扼流圈1具备:在层叠体2的外表面设置的第一端子电极13、第二端子电极14、第三端子电极15以及第四端子电极16。更具体而言,第一端子电极13以及第三端子电极15设置于第一侧面7,第二端子电极14以及第四端子电极16分别具有与第一端子电极13以及第三端子电极15对称的形状,并设置于第二侧面8。
如图2所示,第一端子电极13以及第二端子电极14与第一线圈11的相互不同的第一端11a以及第二端11b分别电连接。第三端子电极15以及第四端子电极16与第二线圈12的相互不同的第三端12a以及第四端12b分别电连接。
在以下的说明中,非导电体层3a、3b、3c、3d以及3e按图2所示的顺序由下向上层叠。
参照图2,第一线圈11具有沿着非导电体层3b以及3c间的界面配置的第一线圈导体17。第一线圈11具有分别提供第一端11a以及第二端11b的第一引出导体19以及第二引出导体20。第一引出导体19包括:在层叠体2的外表面处与第一端子电极13连接的第一连接端部23。第二引出导体20包括:在层叠体2的外表面处与第二端子电极14连接的第二连接端部24。
上述第一连接端部23沿着与配置有第一线圈导体17的非导电体层3b以及3c间的界面不同的非导电体层3a以及3b间的界面配置。另外,第一引出导体19具有:第一通孔导体27,与第一线圈导体17连接,并且沿厚度方向贯通位于第一线圈导体17与第一连接端部23间的非导电体层3b;和第一连结部29,沿着配置有第一连接端部23的非导电体层3a以及3b间的界面配置,并且连接第一通孔导体27与第一连接端部23。优选第一连结部29具有呈直线状延伸的形状。由此,能够使因第一连结部29产生的电感变小,能够提高高频特性。
另一方面,在第二线圈12中,也如以下说明的那样,具备与第一线圈11的情况相同的要素。
第二线圈12具有沿着非导电体层3c以及3d间的界面配置的第二线圈导体18。第二线圈12具有分别提供第三端12a以及第四端12b的第三引出导体21以及第四引出导体22。第三引出导体21包括:在层叠体2的外表面处与第三端子电极15连接的第三连接端部25。第四引出导体22包括:在层叠体2的外表面处与第四端子电极16连接的第四连接端部26。
上述第三连接端部25沿着与配置有第二线圈导体18的非导电体层3c、3d间的界面不同的非导电体层3d、3e间的界面配置。另外,第三引出导体21具有:第二通孔导体28,与第二线圈导体18连接,并且沿厚度方向贯通位于第二线圈导体18与第三连接端部25间的非导电体层3d;和第二连结部30,沿着配置有第三连接端部25的非导电体层3d以及3e间的界面配置,并且连接第二通孔导体28与第三连接端部25。第二连结部30优选与前述的第二连结部29相同地具有呈直线状延伸的形状。由此,能够使因第二连结部30产生的电感变小,能够提高高频特性。
共模扼流圈1以使层叠体2的第二主面6朝向安装基板侧的状态安装。在实施品中,例如,层叠体2的在第一端面9和第二端面10所对置的长度方向上的尺寸L为0.55mm以上且0.75mm以下,第一侧面7和第二侧面8所对置的宽度方向上的尺寸W为0.40mm以上且0.60mm以下,第一主面5和第二主面6所对置的高度方向的尺寸H为0.20mm以上且0.40mm以下。
如从图2以及图3可知的那样,共模扼流圈1优选第一线圈导体17以及第二线圈导体18各自的匝数小于2匝。
上述的匝数如以下那样定义。第一线圈导体17以及第二线圈导体18分别具有呈圆弧状延伸的部分。参照图4,对第一线圈11所具备的第一线圈导体17进行说明。如图4所示,从线圈导体17的始端至终端,沿着线圈导体17的外周依次画出切线T,在该切线T旋转了360度的阶段定义为1匝。在图4所示的线圈导体17中,切线T旋转约307度,因此能够定义为约0.85匝。针对第二线圈12所具备的第二线圈导体18,也相同地定义匝数。
第一线圈导体17以及第二线圈导体18的匝数越少,则越能够减少形成于第一线圈11与第二线圈12间的杂散电容,因此,可有助于提高共模扼流圈1的高频特性。
如图3清楚示出的那样,共模扼流圈1优选在层叠体2的层叠方向上俯视第一线圈导体17以及第二线圈导体18时,第一线圈导体17以及第二线圈导体18除去相互交叉的部分之外,没有相互重叠的部分。即,优选第一线圈导体17和第二线圈导体18不存在相互重叠并且在相同的方向上并行的部分。由此,能够减少形成于第一线圈11与第二线圈12间的杂散电容,作为结果,可有助于提高共模扼流圈1的高频特性。
另外,如从图3可知的那样,在层叠体2的层叠方向上俯视第一线圈导体17以及第二线圈导体18时,第一线圈导体17和第二线圈导体18相互交叉的部位为两个部位。这样,通过使交叉的部位成为两个部位以下,从而减少形成于第一线圈导体17与第二线圈导体18间的杂散电容,可有助于提高高频特性。
优选第一线圈导体17与第二线圈导体18间的距离为6μm以上且26μm以下。若该距离小于6μm,则有形成于第一线圈导体17与第二线圈导体18间的杂散电容变大至使高频特性降低的程度的可能。另一方面,若该距离超过26μm,则有第一线圈11与第一线圈12的耦合系数降低的可能。
此外,在图2中,图示出非导电体层3a、3b、3c、3d以及3e分别为单层的情况,但也可以至少几个由多层构成。因此,例如,上述的第一线圈导体17与第二线圈导体18间的距离的调整可以通过变更非导电体层3c的单层的厚度来进行,也可以通过变更构成非导电体层3c的层数来进行。
另外,端子电极13~16从第一主面5遍及第二主面6形成,但端子电极13~16各自的在第一侧面7或者第二侧面8上的宽度(图1中,第一端子电极13的在第一侧面7上的宽度由“W1”表示。)优选为0.1mm以上且0.25mm以下,更优选为0.15mm以上。若该宽度小于0.1mm,则有将共模扼流圈1安装于安装基板时的固定强度不足的可能。另一方面,若该宽度超过0.25mm,则有共模扼流圈1的共模成分的透过特性亦即Scc21的峰值位置小于30GHz的可能。
在图1中,图示出端子电极13~16各自的一部分延长至第一主面5而形成的状态。图1中虽未图示,但端子电极13~16各自的一部分在第二主面6上也相同地延长而形成。这样的延长部的尺寸E优选为0.02mm以上且0.2mm以下,更优选为0.17mm以下。若尺寸E小于0.02mm,则有安装于安装基板时的共模扼流圈1的固定强度降低的可能。另一方面,若尺寸E超过0.2mm,则有共模扼流圈1的共模成分的透过特性亦即Scc21的峰值位置小于30GHz的可能。
共模扼流圈1具有以下那样的特征。
第一线圈11所具备的第一线圈导体17相对于层叠体2的第一侧面7、第二侧面8、第一端面9、第二端面10分别隔着第一间隙SG1、第二间隙SG2、第三间隙SG3、第四间隙SG4配置。另外,第二线圈12所具备的第二线圈导体18相对于层叠体2的第一侧面7、第二侧面8、第一端面9、第二端面10分别隔着第五间隙SG5、第六间隙SG6、第七间隙SG7、第八间隙SG8配置。
如以下那样,对这些第一间隙SG1、第二间隙SG2、第三间隙SG3、第四间隙SG4与第五间隙SG5、第六间隙SG6、第七间隙SG7、第八间隙SG8各自的差的绝对值进行关注。
当将第一间隙SG1与第五间隙SG5之差的绝对值设为DA1,将第二间隙SG2与第六间隙SG6之差的绝对值设为DA2,将第三间隙SG3与第七间隙SG7之差的绝对值设为DA3,将第四间隙SG4与第八间隙SG8之差的绝对值设为DA4时,共模扼流圈1的特征在于,DA1、DA2、DA3以及DA4这四个绝对值中的至少两个绝对值为0.02mm以上。
通过具备这样的特征性结构,如从后述的实验例可知的那样,能够减少形成于第一线圈11与第二线圈12间的杂散电容,更特定而言,能够减少形成于第一线圈导体17与第二线圈导体18间的杂散电容,其结果,能够提高共模扼流圈1的高频特性。更具体而言,在共模成分的透过特性(Scc21透过特性)中,成为峰值的频率为24GHz以上,其峰值(最小值)为-20dB以下,在差模成分的透过特性(Sdd21透过特性)中,能够使其透过特性成为-2.5dB的频率为30GHz以上。
优选上述DA1、DA2、DA3以及DA4这四个绝对值全部为0.02mm以上。由此,能够稳定地得到所希望的Scc21透过特性以及Sdd21透过特性。
另外,优选上述DA1、DA2、DA3以及DA4这四个绝对值中的至少两个绝对值为0.04mm以上。由此,在Sdd21透过特性中,能够使其透过特性成为-1.5dB的频率为30GHz以上。
另外,优选DA1、DA2、DA3以及DA4这四个绝对值中的至少两个绝对值为0.08mm以下。由此,能够抑制一方的线圈的电感变得过小。
另外,优选DA1、DA2、DA3以及DA4这四个绝对值中的除去最大的一个绝对值之外的三个绝对值相互相等。由此,能够不考虑三个绝对值间的大小而使三个绝对值全部为0.02mm以上,因此,能够简化共模扼流圈的设计。
另外,优选第一线圈导体17以及第二线圈导体18各自的线宽为10μm以上且24μm以下。若该线宽小于10μm,则有线圈导体17、18的直流电阻变大的可能。另一方面,若该线宽超过24μm,则有形成于第一线圈导体17与第二线圈导体18间的杂散电容变大至使高频特性降低的程度的可能。
第一线圈导体17以及第二线圈导体18各自的线宽更优选为18μm(0.018mm)以下。在该情况下,若使DA1、DA2、DA3以及DA4这四个绝对值中的最小的绝对值为0.02mm以上,则能够在第一线圈导体17与第二线圈导体18间除去相互交叉的部分之外,不存在相互重叠的部分。因此,这也能够减少形成于第一线圈导体17与第二线圈导体18间的杂散电容,有助于提高高频特性。
在该实施方式中,如从图2以及图3可知的那样,与和第一线圈导体17相关的其他间隙SG1、SG2以及SG4相比,第三间隙SG3非常大,因此,第三间隙SG3与第七间隙SG7之差的绝对值DA3表示DA1、DA2、DA3以及DA4这四个绝对值中的最大的绝对值。这样,使第三间隙SG3非常大的原因是,作为用于减少形成于第一线圈导体17与第二线圈导体18间的杂散电容的对策之一,采用减少第一线圈导体17的匝数并且缩短第一线圈11的路径长的对策。
接下来,对共模扼流圈1的优选的制造方法进行说明。
为了制造应该成为非导电体层3的玻璃陶瓷片材,而实施以下的工序。将K2O、B2O3以及SiO2、及根据需要将Al2O3秤量为规定的比率,并放入铂制坩埚,并通过在烧制炉中升温至1500~1600℃的温度而熔融。通过将该熔融物快速冷却而得到玻璃材料。
作为上述的玻璃材料,例如使用以下的玻璃材料,至少含有K、B以及Si,并由K换算为K2O为0.5~5质量%、B换算为B2O3为10~25质量%、Si换算为SiO2为70~85质量%、Al换算为Al2O3为0~5质量%构成。
接下来,通过粉碎上述玻璃材料而得到玻璃粉末,以使D50(相当于体积基准的累积百分率50%的粒径)为1~3μm左右。
接下来,将D50均为0.5~2.0μm的氧化铝粉末和石英(SiO2)粉末添加于上述的玻璃粉末,并与PSZ介质一起,放入球磨机,并且将聚乙烯醇缩丁醛系等有机粘合剂、乙醇、甲苯等有机溶剂、以及增塑剂放入球磨机,并混合,从而得到玻璃陶瓷浆料。
接下来,通过刮刀法等将上述浆料成形加工为膜厚20~30μm的片状,并通过对所得到的片材冲裁为矩形状,从而得到多个玻璃陶瓷片材。
上述玻璃陶瓷片材所含的无机成分例如包括含有玻璃材料为60~66质量%、石英为34~37质量%、氧化铝为0.5~4质量%的电介质玻璃材料。
另一方面,准备用于形成第一线圈11以及第二线圈12的以Ag为导电成分的导电性膏。
接下来,在规定的玻璃陶瓷片材例如通过照射激光而设置用于配置通孔导体27、28的通孔。其后,例如通过丝网印刷将导电性膏赋予到规定的玻璃陶瓷片材,由此,形成在上述通孔填充了导电性膏的状态的通孔导体27、28,并且线圈导体17、18和构成引出导体19~22的连接端部23~26以及连结部29、30以图案化的状态形成。
接下来,层叠多个玻璃陶瓷片材,以便得到图2所示的非导电体层3a~3e的层叠顺序。此时,在这些玻璃陶瓷片材的层叠的上下,还根据需要而层叠有没有设置通孔并且没有被赋予导电性膏的适当数量的玻璃陶瓷片材。
接下来,在温度80℃、压力100MPa的条件下对被层叠的多个玻璃陶瓷片材进行热等静压处理,得到层叠块。
接下来,通过切割器等切断层叠块,并单片化为可成为各个共模扼流圈1所具备的层叠体2的尺寸的层叠构造物。
接下来,将单片化后的层叠构造物在烧制炉中,以860~900℃的温度烧制1~2小时,例如以880℃的温度烧制1.5小时,得到层叠体2。
优选烧制后的层叠体2通过与介质一起放入旋转滚筒机并旋转,从而棱线部分以及角部分被施加有圆角、倒角。
接下来,在层叠体2中的连接端部23~26被引出的部位涂覆有包含Ag以及玻璃的导电性膏,接着,将导电性膏在例如温度810℃、1分钟的条件下进行烧制,由此,形成用于端子电极13~16的基底膜。基底膜的厚度例如为5μm。接着,在基底膜上,通过电镀例如依次形成Ni膜以及Sn膜。这些Ni膜以及Sn膜的厚度例如分别为3μm以及3μm。
如以上那样,图1所示的共模扼流圈1完成。
如前述那样,通过使DA1、DA2、DA3以及DA4这四个绝对值中的至少两个绝对值为0.02mm以上,从而能够提高共模扼流圈1的高频特性。以下对为了确认该情况而实施的实验例进行说明。
[实验例]
对于各样品所涉及的共模扼流圈所具备的层叠体的尺寸而言,使长度方向尺寸L为0.65mm,使宽度方向尺寸W为0.50mm,使高度方向尺寸H为0.30mm。
参照图2进行说明。如表1所示,准备对以下条件进行了各种变更的样品1~20:
·关于第一线圈导体17的“SG4”、“SG2”以及“SG1”;
·关于第二线圈导体18的“SG5~SG8”;
·“SG之差”;以及
·“线宽”。
关于第一线圈导体17,SG3与其他SG4、SG2以及SG1相比非常大,因此,SG之差的绝对值最大。因此,能够根据第二大的SG之差的绝对值是否为规定值以上来决定发明的范围。因此,在表1中,除去SG3之外而仅示出“SG4”、“SG2”以及“SG1”。此外,针对样品1~14,使“SG4”、“SG2”以及“SG1”相互相等。另一方面,针对样品15~20,分别单独示出“SG4”、“SG2”以及“SG1”。
关于第二线圈导体18,使SG5、SG6、SG7以及SG8相互相等,并表示为“SG5~SG8”。
如上述那样,“SG之差”表示第二大的SG之差的绝对值。即,由于除去SG3,所以示出SG1与SG5之差的绝对值、SG2与SG6之差的绝对值以及SG4与SG8之差的绝对值中的最大的绝对值。
“线宽”是指使第一线圈导体17的线宽与第二线圈导体18的线宽相互相等,并且表示上述线圈导体17、18各自的线宽。
另外,针对以上的样品1~20所涉及的共模扼流圈,求出共模成分的透过特性(Scc21透过特性)以及差模成分的透过特性(Sdd21透过特性)。
图5以及图6分别示出针对样品6所涉及的共模扼流圈求出的Scc21透过特性以及Sdd21透过特性。
图7以及图8分别示出针对样品7所涉及的共模扼流圈求出的Scc21透过特性以及Sdd21透过特性。
图9以及图10分别示出针对样品8所涉及的共模扼流圈求出的Scc21透过特性以及Sdd21透过特性。
图11以及图12分别示出针对样品9所涉及的共模扼流圈求出的Scc21透过特性以及Sdd21透过特性。
图13以及图14分别示出针对样品10所涉及的共模扼流圈求出的Scc21透过特性以及Sdd21透过特性。
根据图5以及图6所示的特性图,针对样品6,求出Scc21透过特性的峰值位置以及最小值(峰值位置的透过率)、以及Sdd21透过特性的20GHz、30GHz以及40GHz各频率下的透过率。
同样,根据图7以及图8针对样品7、根据图9以及图10针对样品8、根据图11以及图12针对样品9、根据图13以及图14针对样品10,分别求出Scc21透过特性的峰值位置以及最小值(峰值位置的透过率)、以及Sdd21透过特性的20GHz、30GHz以及40GHz各频率下的透过率。另外,虽然未示出特性图,但根据相同的要领,针对样品1~5以及11~20,也求出Scc21透过特性的峰值位置以及最小值、以及Sdd21透过特性的20GHz、30GHz以及40GHz各频率下的透过率。这些结果如表1所示。
在表1中,在Scc21的峰值位置即透过率成为最小的频率为24GHz以上时,评价为合格,显示为“○”,在小于24GHz时,评价为不合格,显示为“×”。
另外,在Scc21的透过率的最小值即峰值位置的透过率为-20dB以下时,评价为合格,显示为“○”,在超过-20dB时,评价为不合格,显示为“×”。此外,在表1中,没有显示为“×”的样本。
另外,在Sdd21的20GHz下的透过率为-1.5dB以上时,评价为最佳,显示为“◎”,在为-2.5dB以上且小于-1.5dB时,评价为次佳,显示为“○”,在小于-2.5dB时,评价为不良,显示为“×”。
另外,针对Sdd21的30GHz下的透过率,也在为-1.5dB以上时,评价为最佳,显示为“◎”,在为-2.5dB以上且小于-1.5dB时,评价为次佳,显示为“○”,在小于-2.5dB时,评价为不良,显示为“×”。
另外,针对Sdd21的40GHz下的透过率,也在为-1.5dB以上时,评价为最佳,显示为“◎”,在为-2.5dB以上且小于-1.5dB时,评价为次佳,显示为“○”,在小于-2.5dB时,评价为不良,显示为“×”。
表1
表1
Figure BDA0002931569650000121
在表1中,样品1、10不满足“SG之差”为0、“SG之差”为0.02mm以上这样的条件。因此,在样品1中,Scc21透过特性的峰值位置成为21.50GHz,小于24GHz。即,在高频下无法使共模的噪声成分充分衰减。另外,在样品10中,Sdd21透过特性的30GHz下的透过率成为小于-2.5dB的-2.80dB,导致在高频下使差模信号衰减。
相对于这些,在满足“SG之差”为0.02mm以上这样的条件的样品2~9以及11~20中,Scc21透过特性的峰值位置为24GHz以上,因此,在高频下能够使共模的噪声成分充分衰减,另外,Sdd21透过特性的30GHz下的透过率为-2.5dB以上,因此,能够在高频下使差模信号不衰减地透过。
另外,若将“SG之差”为0.04mm以上的样品3~8以及11~20中的样品3~8以及11~14与“SG之差”为0.02mm的样品2以及9进行比较,则Sdd21透过特性的30GHz下的透过率以及40GHz下的透过率出现差值。即,“SG之差”为0.04mm以上的样品3~8以及11~14比“SG之差”为0.02mm的样品2以及9表现出更高的透过率。
以上,将本发明与图示的实施方式关联地进行了说明,但在本发明的范围内,能够存在其他各种变形例。
例如,也可以第一线圈以及第二线圈的至少一方所具备的一个线圈导体被分割为两个部分,分割出的第一部分以及第二部分分别沿着非导电体层间的相互不同的第一界面以及第二界面配置,第一部分和第二部分通过通孔导体连接。

Claims (9)

1.一种共模扼流圈,其特征在于,具备:
层叠体,具有被层叠的多个非导电体层,所述非导电体层由非导电体构成;
第一线圈以及第二线圈,内置于所述层叠体;
第一端子电极以及第二端子电极,设置于所述层叠体的外表面,并与所述第一线圈的相互不同的第一端以及第二端分别电连接;以及
第三端子电极以及第四端子电极,设置于所述层叠体的外表面,并与所述第二线圈的相互不同的第三端以及第四端分别电连接,
所述第一线圈具有第一线圈导体,其中,沿着所述非导电体层间的界面配置所述第一线圈导体,
所述第二线圈具有第二线圈导体,其中,沿着与配置有所述第一线圈导体的所述非导电体层间的界面不同的所述非导电体层间的界面配置所述第二线圈导体,
所述层叠体是长方体形状,其具有:第一主面以及第二主面,在所述非导电体层的延伸方向上延伸并且相互对置;第一侧面以及第二侧面,连结所述第一主面以及所述第二主面间并且相互对置;和第一端面以及第二端面,分别连结所述第一主面以及所述第二主面间和所述第一侧面以及所述第二侧面间并且相互对置,
所述第一线圈导体相对于所述第一侧面、所述第二侧面、所述第一端面、所述第二端面,分别隔着第一间隙、第二间隙、第三间隙、第四间隙配置,
所述第二线圈导体相对于所述第一侧面、所述第二侧面、所述第一端面、所述第二端面,分别隔着第五间隙、第六间隙、第七间隙、第八间隙配置,
当将所述第一间隙与所述第五间隙之差的绝对值设为DA1,将所述第二间隙与所述第六间隙之差的绝对值设为DA2,将所述第三间隙与所述第七间隙之差的绝对值设为DA3,将所述第四间隙与所述第八间隙之差的绝对值设为DA4时,所述DA1、所述DA2、所述DA3以及所述DA4这四个绝对值全部为0.04mm以上。
2.根据权利要求1所述的共模扼流圈,其特征在于,
所述DA1、所述DA2、所述DA3以及所述DA4这四个绝对值中的至少两个绝对值为0.08mm以下。
3.根据权利要求1所述的共模扼流圈,其特征在于,
所述DA1、所述DA2、所述DA3以及所述DA4这四个绝对值中的除去最大的一个绝对值之外的三个绝对值相互相等。
4.根据权利要求2所述的共模扼流圈,其特征在于,
所述DA1、所述DA2、所述DA3以及所述DA4这四个绝对值中的除去最大的一个绝对值之外的三个绝对值相互相等。
5.根据权利要求1~4中任一项所述的共模扼流圈,其特征在于,
所述第一线圈导体以及所述第二线圈导体各自的线宽为0.024mm以下。
6.根据权利要求5所述的共模扼流圈,其特征在于,
所述第一线圈导体以及所述第二线圈导体各自的线宽为0.01mm以上。
7.根据权利要求1~4中任一项所述的共模扼流圈,其特征在于,
所述第一端子电极以及所述第三端子电极设置于所述第一侧面,所述第二端子电极以及所述第四端子电极设置于所述第二侧面,
所述DA3以及所述DA4的任一方表示所述DA1、所述DA2、所述DA3以及所述DA4这四个绝对值中的最大的绝对值。
8.根据权利要求5所述的共模扼流圈,其特征在于,
所述第一端子电极以及所述第三端子电极设置于所述第一侧面,所述第二端子电极以及所述第四端子电极设置于所述第二侧面,
所述DA3以及所述DA4的任一方表示所述DA1、所述DA2、所述DA3以及所述DA4这四个绝对值中的最大的绝对值。
9.根据权利要求6所述的共模扼流圈,其特征在于,
所述第一端子电极以及所述第三端子电极设置于所述第一侧面,所述第二端子电极以及所述第四端子电极设置于所述第二侧面,
所述DA3以及所述DA4的任一方表示所述DA1、所述DA2、所述DA3以及所述DA4这四个绝对值中的最大的绝对值。
CN202110148326.9A 2020-02-04 2021-02-03 共模扼流圈 Active CN113223808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020017322A JP7264078B2 (ja) 2020-02-04 2020-02-04 コモンモードチョークコイル
JP2020-017322 2020-02-04

Publications (2)

Publication Number Publication Date
CN113223808A CN113223808A (zh) 2021-08-06
CN113223808B true CN113223808B (zh) 2023-03-31

Family

ID=77062326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110148326.9A Active CN113223808B (zh) 2020-02-04 2021-02-03 共模扼流圈

Country Status (3)

Country Link
US (1) US20210241958A1 (zh)
JP (1) JP7264078B2 (zh)
CN (1) CN113223808B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023020266A (ja) 2021-07-30 2023-02-09 三菱マテリアル株式会社 銅/セラミックス接合体、および、絶縁回路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331833A (ja) * 1999-05-20 2000-11-30 Murata Mfg Co Ltd コモンモードチョークコイル
JP2005012071A (ja) * 2003-06-20 2005-01-13 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
CN208861755U (zh) * 2015-10-16 2019-05-14 株式会社村田制作所 共模扼流线圈

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686991B1 (ko) * 2000-03-08 2007-02-27 마쯔시다덴기산교 가부시키가이샤 노이즈 필터 및 노이즈 필터를 이용한 전자 기기
US20040263309A1 (en) * 2003-02-26 2004-12-30 Tdk Corporation Thin-film type common-mode choke coil and manufacturing method thereof
JP2005166791A (ja) * 2003-12-01 2005-06-23 Taiyo Yuden Co Ltd 積層チップコモンモードチョークコイル
US7091816B1 (en) * 2005-03-18 2006-08-15 Tdk Corporation Common-mode choke coil
JP4752368B2 (ja) * 2005-07-15 2011-08-17 株式会社村田製作所 積層コモンモードチョークコイル
JP4293626B2 (ja) * 2005-08-26 2009-07-08 Tdk株式会社 コモンモードフィルタ
JP2006313946A (ja) * 2006-08-28 2006-11-16 Tdk Corp 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ
JP4404088B2 (ja) * 2006-11-30 2010-01-27 Tdk株式会社 コイル部品
JP4716050B2 (ja) * 2008-01-21 2011-07-06 株式会社村田製作所 ノイズ対策部品
CN104170034B (zh) * 2012-03-16 2016-11-02 株式会社村田制作所 共模扼流圈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331833A (ja) * 1999-05-20 2000-11-30 Murata Mfg Co Ltd コモンモードチョークコイル
JP2005012071A (ja) * 2003-06-20 2005-01-13 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
CN208861755U (zh) * 2015-10-16 2019-05-14 株式会社村田制作所 共模扼流线圈

Also Published As

Publication number Publication date
CN113223808A (zh) 2021-08-06
JP2021125532A (ja) 2021-08-30
US20210241958A1 (en) 2021-08-05
JP7264078B2 (ja) 2023-04-25

Similar Documents

Publication Publication Date Title
US11264159B2 (en) Common mode choke coil
US6294967B1 (en) Laminated type dielectric filter
CN113223808B (zh) 共模扼流圈
JP7115235B2 (ja) 電子部品及び電子部品の製造方法
CN113223810B (zh) 共模扼流圈
US11557416B2 (en) Multilayer coil component
CN114068129A (zh) 共模扼流圈
CN109887708B (zh) 电子部件
CN113223811B (zh) 共模扼流圈
CN113284696B (zh) 共模扼流圈
CN113223809B (zh) 共模扼流圈
CN114068128A (zh) 共模扼流圈
CN114068130A (zh) 共模扼流圈
KR102373257B1 (ko) 공통 모드 초크 코일
KR20220033423A (ko) 적층형 코일 부품
CN116246853A (zh) 层叠型线圈部件
JP2002289433A (ja) 電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant