CN113223811B - 共模扼流圈 - Google Patents

共模扼流圈 Download PDF

Info

Publication number
CN113223811B
CN113223811B CN202110149349.1A CN202110149349A CN113223811B CN 113223811 B CN113223811 B CN 113223811B CN 202110149349 A CN202110149349 A CN 202110149349A CN 113223811 B CN113223811 B CN 113223811B
Authority
CN
China
Prior art keywords
coil
conductor
coil conductor
common mode
mode choke
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110149349.1A
Other languages
English (en)
Other versions
CN113223811A (zh
Inventor
松浦耕平
比留川敦夫
植木大志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113223811A publication Critical patent/CN113223811A/zh
Application granted granted Critical
Publication of CN113223811B publication Critical patent/CN113223811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本发明提供层叠型的共模扼流圈，能够在例如25GHz～30GHz这样的高频带中，使差模信号透过并且抑制共模噪声成分。具备：层叠体(2)，具有多个非导电体层(3a～3e)；第一线圈(11)以及第二线圈(12)，内置于层叠体(2)；第一端子电极(13)以及第二端子电极(14)，与第一线圈(11)连接；以及第三端子电极(15)以及第四端子电极(16)，与第二线圈(12)连接，第一线圈(11)具有第一线圈导体(17)，第二线圈(12)具有第二线圈导体(18)，上述第二线圈导体(18)沿着与配置有第一线圈导体的非导电体层(3b、3c)间的界面不同的非导电体层(3c、3d)间的界面配置，在共模扼流圈(1)中，第一线圈导体以及第二线圈导体各自的匝数小于2匝。

Description

共模扼流圈
技术领域
本发明涉及共模扼流圈，尤其涉及具备具有被层叠的多个非导电体层的层叠体、和内置于层叠体的第一线圈以及第二线圈的层叠型的共模扼流圈。
背景技术
本发明感兴趣的技术例如记载于日本特开2006-313946号公报(专利文献1)。专利文献1记载的技术涉及层叠型的共模扼流圈，该共模扼流圈是超小型的薄膜型的结构，能够实现GHz附近的传输信号的高速传输。更具体而言，专利文献1记载有一种共模扼流圈，在将传输信号(差模信号)的衰减特性成为-3dB的频率定义为截止频率时，该截止频率为2.4GHz以上。
专利文献1：日本特开2006-313946号公报
随着高速通信技术的发展，需要能够在更高频下使差模信号透过并且使共模噪声成分衰减的层叠型的共模扼流圈。
发明内容
因此，本发明的目的在于提供一种层叠型的共模扼流圈，在例如20GHz～30GHz这样的高频带中，甚至在超过30GHz那样的极高频带中，也能够使差模信号透过并且抑制共模噪声成分。
本发明所涉及的共模扼流圈具备：层叠体，具有被层叠的多个非导电体层，上述非导电体层由非导电体构成；第一线圈以及第二线圈，内置于层叠体；第一端子电极以及第二端子电极，设置于层叠体的外表面，并与第一线圈的相互不同的第一端以及第二端分别电连接；以及第三端子电极以及第四端子电极，设置于层叠体的外表面，并与第二线圈的相互不同的第三端以及第四端分别电连接。
上述第一线圈具有沿着非导电体层间的界面配置的第一线圈导体，上述第二线圈具有第二线圈导体，该第二线圈导体沿着与配置有第一线圈导体的非导电体层间的界面不同的非导电体层间的界面配置。
为了解决上述的技术课题，本发明的特征在于，第一线圈导体以及第二线圈导体各自的匝数小于2匝。
根据本发明，能够减少第一线圈与第二线圈间的杂散电容，因此，能够提高高频特性。
附图说明
图1是表示根据本发明的一实施方式的共模扼流圈1的外观的立体图。
图2是将图1所示的共模扼流圈1的主要部分分解表示的俯视图。
图3是图1所示的共模扼流圈1的俯视图，且是在层叠方向上透视而示意性地表示内置于层叠体2的第一线圈11以及第二线圈12的图。
图4是表示图1所示的共模扼流圈1的第一线圈11所具备的第一线圈导体17的俯视图，且是用于对线圈导体的匝数进行说明的图。
图5是表示针对在为了确认本发明的效果而实施的实验例中作为本发明的实施例的样品1所涉及的共模扼流圈求出的共模成分的透过特性(Scc21透过特性)的图。
图6是表示针对上述样品1所涉及的共模扼流圈求出的差模成分的透过特性(Sdd21透过特性)的图。
图7是将上述实验例中作为比较例制成的共模扼流圈的主要部分分解表示的与图2相当的俯视图。
附图标记说明
1...共模扼流圈；2...层叠体；3、3a、3b、3c、3d、3e...非导电体层；5、6...主面；7、8...侧面；9、10...端面；11...第一线圈；12...第二线圈；13～16...端子电极；17、18...线圈导体；19～22...引出导体；23～26...连接端部；27、28...通孔导体；29、30...连结部。
具体实施方式
参照图1～图4，对根据本发明的一实施方式的共模扼流圈1进行说明。
如图1所示，共模扼流圈1具备具有被层叠的多个非导电体层的层叠体2。图2图示出多个非导电体层中的作为代表的非导电体层3a、3b、3c、3d以及3e。以下，除去如图2所示的非导电体层3a、3b、3c、3d以及3e那样相互区别的情况之外，在通常对非导电体层进行说明的情况下，针对非导电体层，使用“3”这一附图标记。非导电体层3由包括例如玻璃以及陶瓷的非导电体构成。
层叠体2是长方体形状，其具有：在非导电体层3的延伸方向上延伸并且相互对置的第一主面5以及第二主面6、连结第一主面5以及第二主面6间并且相互对置的第一侧面7以及第二侧面8、分别连结第一主面5以及第二主面6间和第一侧面7以及第二侧面8间并且相互对置的第一端面9以及第二端面10。长方体形状例如也可以是对棱线部分以及角部分赋予圆角、倒角的形状。
如图2以及图3所示，共模扼流圈1具备内置于层叠体2的第一线圈11以及第二线圈12。另外，如图1所示，共模扼流圈1具备：在层叠体2的外表面设置的第一端子电极13、第二端子电极14、第三端子电极15以及第四端子电极16。更具体而言，第一端子电极13以及第三端子电极15设置于第一侧面7，第二端子电极14以及第四端子电极16分别具有与第一端子电极13以及第三端子电极15对称的形状，并设置于第二侧面8。
如图2所示，第一端子电极13以及第二端子电极14与第一线圈11的相互不同的第一端11a以及第二端11b分别电连接。第三端子电极15以及第四端子电极16与第二线圈12的相互不同的第三端12a以及第四端12b分别电连接。
在以下的说明中，非导电体层3a、3b、3c、3d以及3e按图2所示的顺序由下向上层叠。
参照图2，第一线圈11具有沿着非导电体层3b以及3c间的界面配置的第一线圈导体17。第一线圈11具有分别提供第一端11a以及第二端11b的第一引出导体19以及第二引出导体20。第一引出导体19包括：在层叠体2的外表面处与第一端子电极13连接的第一连接端部23。第二引出导体20包括：在层叠体2的外表面处与第二端子电极14连接的第二连接端部24。
上述第一连接端部23沿着与配置有第一线圈导体17的非导电体层3b以及3c间的界面不同的非导电体层3a以及3b间的界面配置。另外，第一引出导体19具有：第一通孔导体27，与第一线圈导体17连接，并且沿厚度方向贯通位于第一线圈导体17与第一连接端部23间的非导电体层3b；和第一连结部29，沿着配置有第一连接端部23的非导电体层3a以及3b间的界面配置，并且连接第一通孔导体27与第一连接端部23。优选第一连结部29具有呈直线状延伸的形状。由此，能够使因第一连结部29产生的电感变小，能够提高高频特性。
另一方面，在第二线圈12中，也如以下说明的那样，具备与第一线圈11的情况相同的要素。
第二线圈12具有沿着非导电体层3c以及3d间的界面配置的第二线圈导体18。第二线圈12具有分别提供第三端12a以及第四端12b的第三引出导体21以及第四引出导体22。第三引出导体21包括：在层叠体2的外表面处与第三端子电极15连接的第三连接端部25。第四引出导体22包括：在层叠体2的外表面处与第四端子电极16连接的第四连接端部26。
上述第三连接端部25沿着与配置有第二线圈导体18的非导电体层3c以及3d间的界面不同的非导电体层3d以及3e间的界面配置。另外，第三引出导体21具有：第二通孔导体28，与第二线圈导体18连接，并且沿厚度方向贯通位于第二线圈导体18与第三连接端部25间的非导电体层3d；和第二连结部30，沿着配置有第三连接端部25的非导电体层3d以及3e间的界面配置，并且连接第二通孔导体28与第三连接端部25。第二连结部30优选与前述的第二连结部29相同地具有呈直线状延伸的形状。由此，能够使因第二连结部30产生的电感变小，能够提高高频特性。
共模扼流圈1以将层叠体2的第二主面6朝向安装基板侧的状态安装。在实施品中，例如，层叠体2的在第一端面9和第二端面10所对置的长度方向上的尺寸L为0.55mm以上且0.75mm以下，第一侧面7和第二侧面8所对置的宽度方向上的尺寸W为0.40mm以上且0.60mm以下，第一主面5和第二主面6所对置的高度方向的尺寸H为0.20mm以上且0.40mm以下。
如从图2以及图3可知的那样，共模扼流圈1的特征在于，第一线圈导体17以及第二线圈导体18各自的匝数小于2匝。优选，第一线圈导体17以及第二线圈导体18的至少一方的匝数为1.5匝以下，更优选为1匝以下。
上述的匝数如以下那样定义。第一线圈导体17以及第二线圈导体18分别具有呈圆弧状延伸的部分。参照图4，对第一线圈11所具备的第一线圈导体17进行说明。如图4所示，从线圈导体17的始端至终端，沿着线圈导体17的外周依次画出切线T，在该切线T旋转了360度的阶段定义为1匝。在图4所示的线圈导体17中，切线T旋转约307度，因此能够定义为约0.85匝。针对第二线圈12所具备的第二线圈导体18，也相同地定义匝数。
第一线圈导体17以及第二线圈导体18的匝数越少，则越能够减少形成于第一线圈11与第二线圈12间的杂散电容，更特定而言，越能够减少形成于第一线圈导体17与第二线圈导体18间的杂散电容，因此，能够提高共模扼流圈1的高频特性。此外，第一线圈导体17以及第二线圈导体18各自的匝数的下限没有特别限定，极端而言超过0匝即可，但优选为0.5匝。
优选如图3清楚示出那样，在层叠体2的层叠方向上俯视第一线圈导体17以及第二线圈导体18时，第一线圈导体17以及第二线圈导体18除去相互交叉的部分之外，没有相互重叠的部分。这也有助于减少形成于第一线圈11与第二线圈12间的杂散电容，作为结果，能够提高共模扼流圈1的高频特性。
另外，如从图3可知的那样，在层叠体2的层叠方向上俯视第一线圈导体17以及第二线圈导体18时，第一线圈导体17和第二线圈导体18相互交叉的部位为两个部位。这样，通过使交叉的部位成为两个部位以下，从而减少形成于第一线圈导体17与第二线圈导体18间的杂散电容，可有助于提高高频特性。
优选第一线圈导体17与第二线圈导体18间的距离为6μm以上且26μm以下。若该距离小于6μm，则有形成于第一线圈导体17与第二线圈导体18间的杂散电容变大至使高频特性降低的程度的可能。另一方面，若该距离超过26μm，则有第一线圈11与第二线圈12的耦合系数降低的可能。
此外，图2中，图示出非导电体层3a、3b、3c、3d以及3e分别为单层的情况，但也可以至少几个由多层构成。因此，例如，上述的第一线圈导体17与第二线圈导体18间的距离的调整可以通过变更非导电体层3c的单层的厚度来进行，也可以通过变更构成非导电体层3c的层数来进行。
另外，优选第一线圈导体17以及第二线圈导体18各自的线宽为10μm以上且24μm以下。若该线宽小于10μm，则有线圈导体17、18的直流电阻变大的可能。另一方面，若该线宽超过24μm，则有形成于第一线圈导体17与第二线圈导体18间的杂散电容变大至使高频特性降低的程度的可能。
另外，端子电极13～16从第一主面5遍及第二主面6形成，但端子电极13～16各自的在第一侧面7或者第二侧面8上的宽度(在图1中，第一端子电极13的在第一侧面7上的宽度由“W1”表示。)优选为0.1mm以上且0.25mm以下，更优选为0.15mm以上。若该宽度小于0.1mm，则有将共模扼流圈1安装于安装基板时的固定强度不足的可能。另一方面，若该宽度超过0.25mm，则有共模扼流圈1的共模成分的透过特性亦即Scc21的峰值位置小于30GHz的可能。
在图1中，图示出端子电极13～16各自的一部分延长至第一主面5而形成的状态。图1中虽未图示，但端子电极13～16各自的一部分在第二主面6上也相同地延长而形成。这样的延长部的尺寸E优选为0.02mm以上且0.2mm以下，更优选为0.17mm以下。若尺寸E小于0.02mm，则有安装于安装基板时的共模扼流圈1的固定强度降低的可能。另一方面，若尺寸E超过0.2mm，则有共模扼流圈1的共模成分的透过特性亦即Scc21的峰值位置小于30GHz的可能。
接下来，对共模扼流圈1的优选的制造方法进行说明。
为了制造应该成为非导电体层3的玻璃陶瓷片材，而实施以下的工序。将K2O、B2O3以及SiO2、及根据需要将Al2O3秤量为规定的比率，并放入铂制坩埚，通过在烧制炉中升温至1500～1600℃的温度而熔融。通过将该熔融物快速冷却而得到玻璃材料。
作为上述的玻璃材料，例如使用以下的玻璃材料：至少含有K、B以及Si，并由K换算为K2O为0.5～5质量％、B换算为B2O3为10～25质量％、Si换算为SiO2为70～85质量％、Al换算为Al2O3为0～5质量％构成。
接下来，通过粉碎上述玻璃材料来得到玻璃粉末，以使D50(相当于体积基准的累积百分率50％的粒径)为1～3μm左右。
接下来，将D50均为0.5～2.0μm的氧化铝粉末和石英(SiO2)粉末添加至上述的玻璃粉末，并与PSZ介质一起放入球磨机，并且将聚乙烯醇缩丁醛系等有机粘合剂、乙醇、甲苯等有机溶剂、以及增塑剂放入球磨机，并混合，从而得到玻璃陶瓷浆料。
接下来，通过刮刀法等将上述浆料成形加工为膜厚20～30μm的片状，并通过对所得到的片材冲裁为矩形状，从而得到多个玻璃陶瓷片材。
上述的玻璃陶瓷片材所包含的无机成分例如包括含有玻璃材料为60～66质量％、石英为34～37质量％、氧化铝为0.5～4质量％的电介质玻璃材料。
另一方面，准备用于形成第一线圈11以及第二线圈12的以Ag为导电成分的导电性膏。
接下来，在规定的玻璃陶瓷片材例如通过照射激光而设置用于配置通孔导体27、28的通孔。其后，例如通过丝网印刷将导电性膏赋予到规定的玻璃陶瓷片材，由此，形成在上述通孔填充了导电性膏的状态的通孔导体27、28，并且线圈导体17、18和构成引出导体19～22的连接端部23～26以及连结部29、30以图案化的状态形成。
接下来，层叠多个玻璃陶瓷片材，以便得到图2所示的非导电体层3a～3e的层叠顺序。此时，在这些玻璃陶瓷片材的层叠的上下，还根据需要层叠没有设置通孔并且没有被赋予导电性膏的适当数量的玻璃陶瓷片材。
接下来，在温度80℃、压力100MPa的条件下对层叠的多个玻璃陶瓷片材进行热等静压处理，得到层叠块。
接下来，通过切割器等切断层叠块，单片化为可成为各个共模扼流圈1所具备的层叠体2的尺寸的层叠构造物。
接下来，将单片化后的层叠构造物在烧制炉中，以860～900℃的温度烧制1～2小时，例如以880℃的温度烧制1.5小时，得到层叠体2。
优选烧制后的层叠体2通过与介质一起放入旋转滚筒机并旋转，从而对棱线部分以及角部分施加圆角、倒角。
接下来，在层叠体2中的连接端部23～26被引出的部位涂覆有包含Ag以及玻璃的导电性膏，接着，将导电性膏在例如温度810℃、1分钟的条件下进行烧制，由此，形成用于端子电极13～16的基底膜。基底膜的厚度例如为5μm。接着，在基底膜上，通过电镀例如依次形成Ni膜以及Sn膜。这些Ni膜以及Sn膜的厚度例如分别为3μm以及3μm。
如以上那样，图1所示的共模扼流圈1完成。
如前述那样，第一线圈导体17以及第二线圈导体18的匝数越少，则越能够提高共模扼流圈1的高频特性。以下对为了确认该情况而实施的实验例进行说明。
[实验例]
准备以下的样品。此外，对于各样品所涉及的共模扼流圈所具备的层叠体的尺寸而言，使长度方向尺寸L为0.65mm，使宽度方向尺寸W为0.50mm，使高度方向尺寸H为0.30mm。另外，在各样品所涉及的共模扼流圈中，使第一线圈导体以及第二线圈导体各自的线宽为0.018mm。
1.样品1(实施例)
参照图2，准备第一线圈导体17的匝数为0.8匝、第二线圈导体18的匝数为1匝、且从第一线圈导体17分别至侧面7、8和端面10为止的距离SG1为0.045mm、从第二线圈导体18分别至侧面7、8和端面9、10为止的距离SG2为0.105mm的样品1所涉及的共模扼流圈。
2.样品2(实施例)
参照图2，准备第一线圈导体17的匝数为1.5匝、第二线圈导体18的匝数为1.5匝、且从第一线圈导体17分别至侧面7、8和端面10为止的距离SG1为0.045mm、从第二线圈导体18分别至侧面7、8和端面9、10为止的距离SG2为0.105mm的样品2所涉及的共模扼流圈。
图7是表示以下说明的比较例的与图2相当的图。在图6中，对与图2所示的要素相当的要素标注相同的附图标记。
3.样品3(比较例)
参照图7，准备第一线圈导体17的匝数为2匝、第二线圈导体18的匝数为2匝、且从第一线圈导体17分别至侧面7、8和端面9、10为止的距离SG1为0.045mm、从第二线圈导体18分别至侧面7、8和端面9、10为止的距离SG2为0.105mm的样品3所涉及的共模扼流圈。
4.样品4(比较例)
参照图7，准备第一线圈导体17的匝数为2匝、第二线圈导体18的匝数为2匝、且从第一线圈导体17分别至侧面7、8和端面9、10为止的距离SG1为0.045mm、从第二线圈导体18分别至侧面7、8和端面9、10为止的距离SG2为0.125mm的样品4所涉及的共模扼流圈。
针对以上的样品1～4所涉及的共模扼流圈，求出共模成分的透过特性(Scc21透过特性)以及差模成分的透过特性(Sdd21透过特性)。
图5以及图6分别示出针对样品1所涉及的共模扼流圈求出的Scc21透过特性以及Sdd21透过特性。
根据图5以及图6所示的特性图，针对样品1，求出Scc21透过特性的峰值位置以及最小值(峰值位置处的透过率)以及Sdd21透过特性的20GHz、30GHz以及40GHz各频率下的透过率，由以下的表1示出。此外，省略针对样品2～4示出Scc21透过特性以及Sdd21透过特性的附图，但通过与样品1的情况相同的要领求出表1所示的数值。
表1
表1
Figure BDA0002931746190000091
在表1中，若将样品1、2和样品3、4进行比较，则根据第一线圈导体以及第二线圈导体各自的匝数小于2匝的样品1、2，与第一线圈导体以及第二线圈导体各自的匝数为2匝的样品3、4比较，Scc21透过特性的峰值位置出现在更高频侧。即，通过使Scc21透过特性成为最小的频率为20GHz以上，能够除去高频区域中的噪声。
另一方面，针对Sdd21透过特性，根据样品1、2，在20～40GHz下，透过率成为-1dB以上，能够抑制信号的衰减。此外，推测为样品4得到比样品3更大的透过率是由于在层叠体的层叠方向上俯视时，第一线圈导体和第二线圈导体重叠的面积在样品4中更小且杂散电容减少。
另外，若在样品1、2间进行比较，则与第一线圈导体以及第二线圈导体各自的匝数较多的样品2相比，匝数较少的样品1的Scc21透过特性的峰值位置出现在更高频侧。更具体而言，根据第一线圈导体以及第二线圈导体的至少一方的匝数为1匝以下的样品1，能够使Scc21透过特性成为最小的频率为30GHz以上。
以上，将本发明与图示的实施方式关联地进行了说明，但在本发明的范围内，能够存在其他各种变形例。
例如，也可以第一线圈以及第二线圈的至少一方所具备的一个线圈导体被分割为两个部分，分割出的第一部分以及第二部分分别沿着非导电体层间的相互不同的第一界面以及第二界面配置，第一部分和第二部分通过通孔导体而连接。在该情况下，线圈导体的匝数成为线圈导体的第一部分的匝数与第二部分的匝数之和。

Claims (5)

1.一种共模扼流圈，其特征在于，具备：
层叠体，具有被层叠的多个非导电体层，所述非导电体层由非导电体构成；
第一线圈以及第二线圈，内置于所述层叠体；
第一端子电极以及第二端子电极，设置于所述层叠体的外表面，并与所述第一线圈的相互不同的第一端以及第二端分别电连接；以及
第三端子电极以及第四端子电极，设置于所述层叠体的外表面，并与所述第二线圈的相互不同的第三端以及第四端分别电连接，
所述第一线圈具有第一线圈导体，其中，沿着所述非导电体层间的一个界面配置所述第一线圈导体，
所述第二线圈具有第二线圈导体，其中，沿着与配置有所述第一线圈导体的所述非导电体层间的界面不同的所述非导电体层间的一个界面配置所述第二线圈导体，
所述第一线圈导体以及所述第二线圈导体各自的匝数小于2匝，并且所述第一线圈导体以及所述第二线圈导体的至少一方的匝数为1匝以下。
2.根据权利要求1所述的共模扼流圈，其特征在于，
所述第一线圈具有分别提供所述第一端以及所述第二端的第一引出导体以及第二引出导体，所述第一引出导体包括第一连接端部，沿着与配置有所述第一线圈导体的所述非导电体层间的界面不同的所述非导电体层间的界面配置所述第一连接端部，所述第一连接端部在所述层叠体的外表面处与所述第一端子电极连接。
3.根据权利要求2所述的共模扼流圈，其特征在于，
所述第一引出导体具有：第一通孔导体，与所述第一线圈导体连接，并且沿厚度方向贯通位于所述第一线圈导体与所述第一连接端部间的所述非导电体层；和直线状的第一连结部，沿着配置有所述第一连接端部的所述非导电体层间的界面配置，并且连接所述第一通孔导体与所述第一连接端部。
4.根据权利要求1～3中任一项所述的共模扼流圈，其特征在于，
所述第二线圈具有分别提供所述第三端以及所述第四端的第三引出导体以及第四引出导体，所述第三引出导体包括第三连接端部，沿着与配置有所述第二线圈导体的所述非导电体层间的界面不同的所述非导电体层间的界面配置所述第三连接端部，所述第三连接端部在所述层叠体的外表面处与所述第三端子电极连接。
5.根据权利要求4所述的共模扼流圈，其特征在于，
所述第三引出导体具有：第二通孔导体，与所述第二线圈导体连接，并且沿厚度方向贯通位于所述第二线圈导体与所述第三连接端部间的所述非导电体层；和直线状的第二连结部，沿着配置有所述第三连接端部的所述非导电体层间的界面配置，并且连接所述第二通孔导体与所述第三连接端部。
CN202110149349.1A 2020-02-04 2021-02-03 共模扼流圈 Active CN113223811B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020017320A JP7200957B2 (ja) 2020-02-04 2020-02-04 コモンモードチョークコイル
JP2020-017320 2020-02-04

Publications (2)

Publication Number Publication Date
CN113223811A CN113223811A (zh) 2021-08-06
CN113223811B true CN113223811B (zh) 2023-03-21

Family

ID=77084540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110149349.1A Active CN113223811B (zh) 2020-02-04 2021-02-03 共模扼流圈

Country Status (3)

Country Link
US (1) US20210241957A1 (zh)
JP (1) JP7200957B2 (zh)
CN (1) CN113223811B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102817A (ja) * 1997-09-26 1999-04-13 Murata Mfg Co Ltd インダクタ
JP2010141642A (ja) * 2008-12-12 2010-06-24 Toko Inc 積層型電子部品
JP2013219295A (ja) * 2012-04-12 2013-10-24 Panasonic Corp コモンモードノイズフィルタ
CN108573792A (zh) * 2017-03-07 2018-09-25 株式会社村田制作所 共模扼流圈

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958805A (ja) * 1982-09-28 1984-04-04 Matsushita Electric Ind Co Ltd 積層インダクタ
JP3114323B2 (ja) * 1992-01-10 2000-12-04 株式会社村田製作所 積層チップコモンモードチョークコイル
JPH0669038A (ja) * 1992-08-13 1994-03-11 Murata Mfg Co Ltd チップ型コイル
US6356181B1 (en) * 1996-03-29 2002-03-12 Murata Manufacturing Co., Ltd. Laminated common-mode choke coil
JPH10335143A (ja) * 1997-06-04 1998-12-18 Murata Mfg Co Ltd 積層型インダクタ
CN1220222C (zh) 2000-03-08 2005-09-21 松下电器产业株式会社 噪音滤波器和使用噪音滤波器的电子机器
JP3767437B2 (ja) * 2001-09-05 2006-04-19 株式会社村田製作所 積層型コモンモードチョークコイル
JP2005012072A (ja) * 2003-06-20 2005-01-13 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
US7064692B1 (en) * 2005-03-18 2006-06-20 Honeywell International Inc. Solid-state synchro/resolver converter
JP2009231307A (ja) 2008-03-19 2009-10-08 Panasonic Corp コモンモードノイズフィルタ
TW201201523A (en) * 2010-06-28 2012-01-01 Inpaq Technology Co Ltd Thin type common mode filter and method of manufacturing the same
US8505192B2 (en) * 2010-10-08 2013-08-13 Advance Furnace Systems Corp. Manufacturing method of common mode filter
TWI466146B (zh) * 2010-11-15 2014-12-21 Inpaq Technology Co Ltd 共模濾波器及其製造方法
CN102982965B (zh) * 2011-09-02 2015-08-19 株式会社村田制作所 共模扼流线圈及其制造方法
JP5958805B2 (ja) 2012-05-21 2016-08-02 東芝ライテック株式会社 光源装置及び照明装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102817A (ja) * 1997-09-26 1999-04-13 Murata Mfg Co Ltd インダクタ
JP2010141642A (ja) * 2008-12-12 2010-06-24 Toko Inc 積層型電子部品
JP2013219295A (ja) * 2012-04-12 2013-10-24 Panasonic Corp コモンモードノイズフィルタ
CN108573792A (zh) * 2017-03-07 2018-09-25 株式会社村田制作所 共模扼流圈

Also Published As

Publication number Publication date
US20210241957A1 (en) 2021-08-05
JP2021125530A (ja) 2021-08-30
JP7200957B2 (ja) 2023-01-10
CN113223811A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
JP4736526B2 (ja) コモンモードノイズフィルタ
US6294967B1 (en) Laminated type dielectric filter
CN113223810B (zh) 共模扼流圈
CN113223808B (zh) 共模扼流圈
US11557416B2 (en) Multilayer coil component
CN114068129A (zh) 共模扼流圈
JP2006351954A (ja) 積層型コモンモードフィルタ
CN113223811B (zh) 共模扼流圈
CN113284696B (zh) 共模扼流圈
CN113223809B (zh) 共模扼流圈
JP7475946B2 (ja) 積層型コイル部品
CN114068128A (zh) 共模扼流圈
JP7435351B2 (ja) コモンモードチョークコイル
KR102373257B1 (ko) 공통 모드 초크 코일

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant