CN113161303A - 系统级封装方法及结构 - Google Patents

系统级封装方法及结构 Download PDF

Info

Publication number
CN113161303A
CN113161303A CN202110234001.2A CN202110234001A CN113161303A CN 113161303 A CN113161303 A CN 113161303A CN 202110234001 A CN202110234001 A CN 202110234001A CN 113161303 A CN113161303 A CN 113161303A
Authority
CN
China
Prior art keywords
substrate
leads
pad
welding pad
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110234001.2A
Other languages
English (en)
Inventor
陈巧霞
高周伟
陈天兵
刘神
戴玲丽
黄彬倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Suyi Electrical Appliance Co ltd
Original Assignee
Jiangsu Suyi Electrical Appliance Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Suyi Electrical Appliance Co ltd filed Critical Jiangsu Suyi Electrical Appliance Co ltd
Priority to CN202110234001.2A priority Critical patent/CN113161303A/zh
Publication of CN113161303A publication Critical patent/CN113161303A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明揭示了一种系统级封装方法及结构。包括基板，贴片MOS，所述基板上具有基板焊垫，所述贴片MOS具有源极焊垫，所述基板焊垫与所述源极焊垫之间通过多跟引线连接。由此采用常规引线即可实现对源极大电流的施加，结构简单，效果优良，节省了成本。

Description

系统级封装方法及结构
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种系统级封装方法及结构。
背景技术
半导体封装是整个半导体工艺过程中极为重要的一部分，封装质量的好坏直接决定了产品是否能够流入市场。
根据不同的产品需求，有时会需要在器件中引入较大的电流，但是这种电流通常是超过一般引线材料的熔断电流，致使难以完成封装。一种可能的接近方案是改变引线材料，研发新的引线，但这无疑大大的增加了成本。
发明内容
本发明的目的在于，提供一种系统级封装方法及结构，采用简单的引线实现大电流器件的封装。
为解决上述技术问题，根据本发明的第一方面，提供一种系统级封装结构，包括：
基板，贴片MOS，所述基板上具有基板焊垫，所述贴片MOS具有源极焊垫，所述基板焊垫与所述源极焊垫之间通过多跟引线连接。
可选的，对于所述的系统级封装结构，相邻引线间距大于等于所述引线的直径。
可选的，对于所述的系统级封装结构，所述贴片MOS的源极可接入的电流大于等于3安培。
可选的，对于所述的系统级封装结构，所述源极焊垫包括分布有多个间隔设置的凸起，所述引线焊接在所述凸起上。
根据本发明的第二方面，提供一种系统级封装方法，包括：
将多跟引线逐一焊接在一个贴片MOS的源极焊垫与基板的基板焊垫之间。
可选的，对于所述的系统级封装方法，采用激光焊接工艺进行焊接。
可选的，对于所述的系统级封装方法，在将多跟引线逐一焊接在一个贴片MOS的源极焊垫与基板的基板焊垫之间之前，还包括：
将所述源极焊垫制备呈包括多个间隔设置的凸起的结构。
可选的，对于所述的系统级封装方法，将所述引线焊接在所述凸起上。
本发明提供的系统级封装方法及结构中，将基板焊垫与源极焊垫之间通过多跟引线连接，由此采用常规引线即可实现对源极大电流的施加，结构简单，效果优良，极大的节省了成本。
附图说明
图1为本发明实施例中系统级封装结构的示意图；
图2为本发明实施例中源极焊垫的示意图。
具体实施方式
下面将结合示意图对本发明的系统级封装方法及结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，本发明提供一种系统级封装结构，包括：
基板1，贴片MOS，所述基板上具有基板焊垫3，所述贴片MOS具有源极焊垫2，所述基板焊垫3与所述源极焊垫2之间通过多跟引线4连接。
其中贴片MOS与基板1的设置为本领域技术人员所熟知，本发明中不进行详述，也未在图中对贴片MOS进行示意。
在本发明一个实施例中，相邻引线4间距大于等于所述引线4的直径。
所述引线4例如可以从金、银、铜、镍等材质中选择。
所述MOS的源极可接入的电流大于等于3安培。例如可以在3～10安培，例如4安培、5安培、6安培、7安培、8安培、9安培等，根据其他需求，还可以大于10安培。
在一个实施例中，以接入9安培为例，金引线的熔断电流在1.74安培，根据现有工艺，是无法实现的。但是采用本发明的方法，例如采用6根引线进行连接，则可以使得每根引线上流经的电流在1.5安培，低于熔断电流，从而实现了封装需求。
进一步的，请参考图2，在本发明一个实施例中，所述源极焊垫2包括多个间隔设置的凸起21，所述引线焊接在所述凸起21上。
通过对所述源极焊垫2的特别设置，能够有效控制相邻引线之间的间距，防止引线之间过近，并降低操作难度。
此外，由于相邻凸起21之间具有间隔，能够有效防止焊接时相邻焊点41之间的接触，并降低焊接产生的应力。
在本发明中，还提供一种系统级封装方法，包括：
将所述源极焊垫制备呈包括多个间隔设置的凸起的结构；
将多跟引线逐一焊接在一个贴片MOS的源极焊垫与基板的基板焊垫之间。
例如，可以采用激光焊接工艺进行焊接。此外，焊接还可以是其他形式，并不限于此。
进一步的，将所述引线焊接在所述凸起上。
综上所述，本发明提供的系统级封装方法及结构中，将基板焊垫与源极焊垫之间通过多跟引线连接，由此采用常规引线即可实现对源极大电流的施加，结构简单，效果优良，极大的节省了成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种系统级封装结构，其特征在于，包括：
基板，贴片MOS，所述基板上具有基板焊垫，所述贴片MOS具有源极焊垫，所述基板焊垫与所述源极焊垫之间通过多跟引线连接。
2.如权利要求1所述的系统级封装结构，其特征在于，相邻引线间距大于等于所述引线的直径。
3.如权利要求1所述的系统级封装结构，其特征在于，所述贴片MOS的源极可接入的电流大于等于3安培。
4.如权利要求1所述的系统级封装结构，其特征在于，所述源极焊垫包括分布有多个间隔设置的凸起，所述引线焊接在所述凸起上。
5.一种系统级封装方法，其特征在于，包括：
将多跟引线逐一焊接在一个贴片MOS的源极焊垫与基板的基板焊垫之间。
6.如权利要求5所述的系统级封装方法，其特征在于，采用激光焊接工艺进行焊接。
7.如权利要求5所述的系统级封装方法，其特征在于，在将多跟引线逐一焊接在一个贴片MOS的源极焊垫与基板的基板焊垫之间之前，还包括：
将所述源极焊垫制备呈包括多个间隔设置的凸起的结构。
8.如权利要求7所述的系统级封装方法，其特征在于，将所述引线焊接在所述凸起上。
CN202110234001.2A 2021-03-03 2021-03-03 系统级封装方法及结构 Pending CN113161303A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110234001.2A CN113161303A (zh) 2021-03-03 2021-03-03 系统级封装方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110234001.2A CN113161303A (zh) 2021-03-03 2021-03-03 系统级封装方法及结构

Publications (1)

Publication Number Publication Date
CN113161303A true CN113161303A (zh) 2021-07-23

Family

ID=76883911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110234001.2A Pending CN113161303A (zh) 2021-03-03 2021-03-03 系统级封装方法及结构

Country Status (1)

Country Link
CN (1) CN113161303A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002288A (ko) * 1997-06-19 1999-01-15 윤종용 모스에프이티 ic와 리드프레임 및 이를 이용한 패키지
JP2004356499A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置の製造方法
US20060006510A1 (en) * 2004-07-06 2006-01-12 Koduri Sreenivasan K Plastic encapsulated semiconductor device with reliable down bonds
US20090160036A1 (en) * 2007-12-19 2009-06-25 David Grey Package with multiple dies
US20100314719A1 (en) * 2009-06-14 2010-12-16 Terepac Processes and structures for IC fabrication
CN202394956U (zh) * 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
CN202423264U (zh) * 2011-12-09 2012-09-05 日月光半导体（上海）股份有限公司 半导体芯片的柱状凸块打线构造
CN205984938U (zh) * 2015-07-24 2017-02-22 半导体元件工业有限责任公司 半导体组件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002288A (ko) * 1997-06-19 1999-01-15 윤종용 모스에프이티 ic와 리드프레임 및 이를 이용한 패키지
JP2004356499A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置の製造方法
US20060006510A1 (en) * 2004-07-06 2006-01-12 Koduri Sreenivasan K Plastic encapsulated semiconductor device with reliable down bonds
US20090160036A1 (en) * 2007-12-19 2009-06-25 David Grey Package with multiple dies
US20100314719A1 (en) * 2009-06-14 2010-12-16 Terepac Processes and structures for IC fabrication
CN202394956U (zh) * 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
CN202423264U (zh) * 2011-12-09 2012-09-05 日月光半导体（上海）股份有限公司 半导体芯片的柱状凸块打线构造
CN205984938U (zh) * 2015-07-24 2017-02-22 半导体元件工业有限责任公司 半导体组件

Similar Documents

Publication Publication Date Title
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
EP3128539B1 (en) Semiconductor device manufacturing method and semiconductor device
CN102693953A (zh) 半导体装置及其制造方法
US5308797A (en) Leads for semiconductor chip assembly and method
TWI246731B (en) Wirebonding insulated wire
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP2024029106A (ja) ＳｉＣ半導体装置
CN113161303A (zh) 系统级封装方法及结构
JPH05136317A (ja) 半導体装置およびその製造方法
US9515000B2 (en) Method for manufacturing semiconductor device
TWI334205B (en) Package structure and manufacturing method thereof
US7683465B2 (en) Integrated circuit including clip
US20110031302A1 (en) Flip-chip package structure with block bumps and the wedge bonding method thereof
JP2008177424A (ja) 半導体装置
CN112670209B (zh) 一种加热治具及引线上芯片封装方法
JP2003273313A (ja) 半導体装置およびその製造方法
US20240304526A1 (en) Semiconductor device
US20240332096A1 (en) Probing pad design in scribe line for flip chip package
TW449892B (en) Package for enclosing thicker semiconductor device
JPH03276667A (ja) 半導体装置
JPH08236575A (ja) 半導体装置及びその製造方法
JP2002076599A (ja) 電子機器
JP2001135668A (ja) 半導体装置およびその製造方法
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
CN118572485A (zh) 用于电吸收调制器射频线和直流电压线的封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination