CN113161147A

CN113161147A - 多层电子组件

Info

Publication number: CN113161147A
Application number: CN202010697105.2A
Authority: CN
Inventors: 金锺德; 元载善; 刘载埈
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2020-01-23
Filing date: 2020-07-20
Publication date: 2021-07-23
Also published as: KR20210095503A; US20210233710A1; US11380484B2

Abstract

本公开提供一种多层电子组件，所述多层电子组件包括：主体，包括在第一方向上交替设置的第一内电极和第二内电极且介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面。第一外电极设置在所述第三表面、所述第四表面、所述第五表面和所述第六表面上。第二外电极设置在所述第一表面和所述第二表面中的一个表面或两个表面上，并且过孔电极通过所述主体的其上设置有所述第二外电极的表面暴露。比W/L大于等于0.95且小于等于1.05，其中，L是所述主体的长度，W是所述主体的宽度。

Description

多层电子组件

本申请要求于2020年1月23日在韩国知识产权局提交的第10-2020-0009507号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种多层电子组件。

背景技术

多层陶瓷电容器(MLCC)(一种类型的多层电子组件)可以是安装在各种电子产品(诸如包括液晶显示器(LCD)、等离子体显示面板(PDP)等的成像装置以及计算机、智能电话、移动电话等)的印刷电路板上的片式电容器，用于对其充电或从其放电。此外，MLCC在车辆的电子控制单元(ECU)中起到诸如电源电压的稳定、去耦合、高频噪声衰减、DC阻隔等作用。

近来，随着电子产品的功能和性能期望已经变得先进，期望高频区域中的连续阻抗减小，因此，对低等效串联电感(ESL)MLCC产品的需求正在快速增加。

用于降低ESL的传统产品可包括低电感片式电容器(LICC)、超低电感电容器(SLIC)、三端子MLCC等。然而，这些产品具有难以在非常高的频率范围内满足低ESL特性的问题。

为了解决这种问题，近来已经开发了具有非常低的ESL的硅电容器，但在硅电容器的情况下，在半导体工艺中可堆叠的层的数量可能很少，从而使其难以确保电容。

因此，需要开发一种具有在确保电容的同时能够满足高频下的低ESL特性的新型结构的多层电子组件。

发明内容

本公开的一方面在于提供一种具有相对低的ESL的多层电子组件。

本公开的一方面在于提供一种即使在高频区域中也能具有相对低的ESL的多层电子组件。

本公开的一方面在于提供一种具有相对高的每单位体积的电容的多层电子组件。

然而，本公开的目的不限于上述，并且在描述本公开的具体实施例的过程中将更容易地理解。

根据本公开的一方面，一种多层电子组件包括主体，所述主体包括在第一方向上交替设置的第一内电极和第二内电极且介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且在第三方向上彼此相对的第五表面和第六表面。第一外电极设置在所述第三表面、所述第四表面、所述第五表面和所述第六表面上并且连接到所述第一内电极。第二外电极设置在所述第一表面和所述第二表面中的一个表面或两个表面上，并且过孔电极通过其上设置有所述第二外电极的表面暴露，并且连接所述第二内电极和所述第二外电极。比W/L大于等于0.95且小于等于1.05，其中，L是所述主体在所述第二方向上的尺寸，W是所述主体在所述第三方向上的尺寸。

根据本公开的一方面，一种多层电子组件包括主体，所述主体包括在第一方向上交替堆叠的第一内电极和第二内电极且介电层设置在所述第一内电极和所述第二内电极之间，其中，所述第一内电极中的每个延伸到所述主体的四个侧表面中的每个侧表面。第一外电极设置在所述主体的全部四个侧表面上以连接到所述第一内电极，并且第二外电极设置在所述主体的在所述第一方向上彼此相对的一个或更多个端表面上并且连接到所述第二内电极。

附图说明

通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：

图1示意性示出了根据本公开的实施例的多层电子组件的透视图。

图2示意性示出了图1的其上没有外电极的主体的透视图。

图3是示出根据本公开的实施例的其中设置有第一内电极的介电层的示图。

图4是示出根据本公开的实施例的其中设置有第二内电极的介电层的示图。

图5是示意性示出图2的分解的主体的分解透视图。

图6是沿图1的线I-I'截取的截面图。

图7示意性示出了根据本公开的第一变型的多层电子组件的透视图。

图8示意性示出了根据本公开的第二变型的多层电子组件的透视图。

图9是示出测量比较示例、发明示例1和发明示例2的阻抗根据频率的变化的曲线图。

具体实施方式

在下文中，将参照具体实施例和附图描述本公开的实施例。然而，本公开的实施例可修改为各种其他形式，并且本公开的范围不限于下面描述的实施例。此外，可提供本公开的实施例以便对普通技术人员更加完整地描述本公开。因此，为了描述清楚，可夸大附图中的元件的形状和尺寸，并且附图中由相同附图标记指示的元件可以是相同的元件。

在附图中，为了说明本公开，将省略与描述无关的部分，并且可放大厚度以清楚地示出层和区域。将使用相同的附图标记来指示相同的组件。此外，在整个说明书中，除非另外特别说明，否则在不脱离本公开的范围的情况下，当元件被称为“包含”或“包括”元件时，其意味着该元件还可包括其他元件。

在附图中，X方向可被定义为第二方向、L方向或长度方向；Y方向可被定义为第三方向、W方向或宽度方向；Z方向可被定义为第一方向、堆叠方向、T方向或厚度方向。例如，X方向、Y方向和Z方向可彼此正交。

多层电子组件

图2示意性示出了图1的除了外电极之外的主体的透视图。

图5是示意性示出图2的分解的主体的分解透视图。

图6是沿图1的线I-I'截取的截面图。

在下文中，将参照图1至图6描述根据本公开的实施例的多层电子组件100。

根据本公开的实施例的多层电子组件100可包括主体110，主体110包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122在第一方向(Z方向)上交替设置且介电层介于第一内电极121和第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面和第二表面并且在第二方向(X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面、第二表面、第三表面和第四表面并且在第三方向(Y方向)上彼此相对的第五表面5和第六表面6。第一外电极131设置在第三表面、第四表面、第五表面和第六表面上并且连接到第一内电极，第二外电极132设置在第一表面和第二表面中的一个表面或两个表面上，并且过孔电极123从主体110的其上设置有第二外电极132的表面暴露并且连接第二内电极和第二外电极。比W/L大于等于0.95且小于等于1.05，其中L是主体在第二方向上的尺寸，W是主体在第三方向上的尺寸。

可使用任何合适的主体测量方法来测量主体在第二方向上的L尺寸和在第三方向上的W尺寸。在一个说明性实施例中，可在主体110的在X方向和Z方向上延伸并且沿着Y方向穿过主体的中央的截面中测量L尺寸。在一个说明性实施例中，可沿着Z方向在均匀的间隔位置截取主体110而获得五次测量的L尺寸，并且L尺寸可以取五次测量的平均值。类似的方法可用于测量W尺寸。可选地，可使用其它合适的测量方法。

因此，在本公开中，主体的长度(L)和主体的宽度(W)可被控制为几乎类似(例如，几乎彼此相等)，并且第一内电极121可从主体的第三表面、第四表面、第五表面和第六表面暴露以连接(例如，直接连接)到第一外电极131。第二内电极122和第二外电极132可通过过孔电极123彼此连接，以使电流环路最小并使在安装期间连接到基板的面积扩大，从而降低ESL。特别地，根据本公开，可显著地降低高频区域中的ESL。

在主体110中，介电层111以及内电极121和122可交替地堆叠。

主体110可具有在第一方向(Z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向(X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向(Y方向)上彼此相对的第五表面5和第六表面6。此外，主体110可具有六面体形状等。由于包含在主体110中的陶瓷粉末在烧结工艺期间的收缩，主体110可不具有具备完全直线的完美六面体形状，但可具有大体六面体形状。

比W/L可大于等于0.95且小于等于1.05，其中L是主体在第二方向上的尺寸，并且W是主体在第三方向上的尺寸。当W/L小于0.95或大于1.05时，四个表面(例如，四个侧表面，即第三表面3、第四表面4、第五表面5和第六表面6)中的两个表面的外电极之间的距离变长。在这种情况下，由于电流环路的长度会增大，因此ESL会增大。因此，W/L可大于等于0.95且小于等于1.05，并且更优选地，L和W可基本上相同。例如，更优选地，主体的L-W截面可具有大体正方形形状。

在这种情况下，主体在第二方向上的尺寸(L)(例如，长度)和主体在第三方向上的尺寸(W)(例如，宽度)可分别为0.5mm或更小。当主体在第二方向上的尺寸(L)或主体在第三方向上的尺寸(W)超过0.5mm时，外电极之间的距离会增大。在这种情况下，由于电流环路的长度会增大，因此ESL会增大。此外，由于第一外电极131在第二方向上的尺寸或第一外电极131在第三方向上的尺寸也会增大，因此低频区域中的ESL会由于与多层电子组件内部的寄生成分的多次谐振而降低。

形成主体110的多个介电层111可处于烧结状态，并且相邻介电层111之间的边界可一体化为这样的程度：在不使用扫描电子显微镜(SEM)的情况下难以识别这些层之间的边界。

根据本公开的实施例，用于形成介电层111的原材料没有特别限制，只要可用其获得足够的电容即可。例如，可使用钛酸钡基材料、铅基复合钙钛矿材料、钛酸锶基材料等。钛酸钡基材料可包括BaTiO₃基陶瓷粉末，并且陶瓷粉末的示例可包括BaTiO₃或者钙(Ca)、锆(Zr)等部分溶解在BaTiO₃中的(Ba_1-xCa_x)TiO₃、Ba(Ti_1-yCa_y)O₃、(Ba_1-xCa_x)(Ti_1-yZr_y)O₃或Ba(Ti_1-yZr_y)O₃等。

可根据本公开的目的将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO₃)的粉末颗粒中来作为用于形成介电层111的材料。在这种情况下，可使用诸如过渡金属氧化物或过渡金属碳化物、稀土元素、镁(Mg)、铝(Al)等各种添加剂作为陶瓷添加剂。

主体110可包括电容形成部以及上保护层112和下保护层113，电容形成部设置在主体110中并且包括第一内电极121和第二内电极122，第一内电极121和第二内电极122设置为彼此相对且介电层111介于第一内电极121和第二内电极122之间以形成电容，上保护层112和下保护层113分别形成在电容形成部的在Z方向上的上方和在Z方向上的下方。

电容形成部可以是有助于形成电容器的电容的部分，并且可通过重复地且交替地堆叠多个第一内电极121和多个第二内电极122且使介电层111介于多个第一内电极121和多个第二内电极122之间而形成。

上保护层112和下保护层113可通过分别在电容形成部的在竖直方向(例如，Z方向)上的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成，并且可基本上起到防止由于物理应力或化学应力而损坏内电极的作用。此外，过孔电极123可包括在上保护层112和/或下保护层113中，第一内电极121和第二外电极132可彼此绝缘，并且第二内电极122和第二外电极132可通过过孔电极123彼此电连接。

上保护层112和下保护层113中可不包括任何内电极，并且可包括与介电层111的材料相同的材料。

内电极121和122可被布置为彼此相对(或面对)且介电层111介于其间。内电极121和122可包括与第二内电极122交替地堆叠以彼此面对并重叠的第一内电极121，并且介电层可介于第一内电极121和第二内电极122之间。

第一内电极121可通过主体110的第三表面、第四表面、第五表面和第六表面暴露，并且第二内电极122可设置为使其边缘与主体110的第三表面、第四表面、第五表面和第六表面间隔开。因此，第一内电极121可从第三表面、第四表面、第五表面和第六表面暴露以直接连接到设置在第三表面、第四表面、第五表面和第六表面上的第一外电极131，并且第二内电极122可通过过孔电极123连接到第二外电极132。第一内电极121和第二内电极122可具有不同的极性。

在这种情况下，第一内电极121的长度和宽度可与主体110的长度(L)和宽度(W)基本(考虑到误差)相同。例如，第一内电极121的端部可全部从主体110向外部暴露，并且第二内电极122可形成为不从主体110向外部暴露。例如，第一内电极121中的每个可沿着主体110的四个侧表面中的每个侧表面的整个宽度暴露。因此，可改善第一内电极121与第一外电极131的电连接性，并且可使第一内电极121与第二内电极122的重叠面积最大化，以提高每单位体积的电容。

第一内电极121和第二内电极122可通过介于其间的介电层111彼此电分离且彼此电隔离。

主体110可通过在厚度方向(Z方向)上交替地堆叠其上印刷有第一内电极121的介电层111和其上印刷有第二内电极122的介电层111，然后将其烧结而形成。

在这种情况下，可堆叠第一内电极121和第二内电极122，使得第一内电极121和第二内电极122的数量分别为20个或更少。例如，第一内电极121和第二内电极122可堆叠为使得堆叠的内电极的总数为40或更少。当第一内电极121和第二内电极122的堆叠的内电极的总数大于40时，安装可靠性会随着主体110的厚度(T)增大而劣化，并且特定频率下的阻抗会由于谐振现象的出现而增大。

此外，可堆叠第一内电极121和第二内电极122，使得第一内电极121和第二内电极122的数量分别为10个或更少。例如，第一内电极121和第二内电极122可堆叠为使得堆叠的内电极的总数为20或更少。

当第一内电极121和第二内电极122的堆叠的内电极的总数大于20时，第一外电极131在第一方向上的尺寸会增大。在这种情况下，特定频率处的阻抗会由于与多层电子组件内部的寄生成分的多次谐振而增大。

用于形成内电极121和122的材料没有特别限制，并且可使用具有优异导电性的材料。例如，可通过在陶瓷生片上印刷用于内电极的导电膏来形成内电极121和122，用于内电极的导电膏包含镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)及它们的合金中的一种或更多种。

可使用丝网印刷法、凹版印刷法等作为用于内电极的导电膏的印刷方法，但本公开不限于此。

过孔电极123可通过主体110的其上设置有第二外电极132的表面暴露，以连接第二内电极122和第二外电极132。

过孔电极123可不电连接到第一内电极121。为此，第一内电极121可包括绝缘部121a以便与过孔电极123间隔开(例如，绝缘部121a可在第一内电极121和过孔电极123之间提供空间)，并且过孔电极123可设置为穿透绝缘部121a和第二内电极122。在这种情况下，过孔电极123穿过主体110的方向可以是第一方向。

过孔电极123可通过在主体110中形成过孔然后用导电材料填充过孔来形成。在这种情况下，导电材料可以是镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)及它们的合金中的一种或更多种。

为了形成过孔，可使用机械销穿孔等的物理穿透工艺或者可使用激光钻孔。当主体的厚度太厚并且使用激光钻孔时，过孔的外周部分可能被损坏以使第二内电极122的连接性劣化。因此，可优选地使用物理穿透工艺。

在本公开的实施例中，示出了四个过孔电极123，但本公开不限于此。例如，过孔电极123可设置为单个过孔电极，并且可设置为多个过孔电极(诸如两个或更多个过孔电极)。

当设置多个过孔电极123时，可进一步使电流环路长度最小化以减小ESL。因此，为了进一步降低ESL，过孔电极123可被设置为两个或更多个过孔电极。

外电极131和132可布置在主体110上，并且可分别电连接到内电极121和122。

第一外电极131可设置在主体110的第三表面、第四表面、第五表面和第六表面上，并且可连接到第一内电极121。第二外电极可设置在主体110的第一表面和第二表面中的至少一个表面上以连接到过孔电极123，并且第二外电极可通过过孔电极123电连接到第二内电极122。

如图1所示，第一外电极131可设置为围绕主体110的第三表面、第四表面、第五表面和第六表面。因此，可使第一外电极131的接触第一内电极121的面积最大化，并且可改善第一外电极131与第一内电极121的电连接性。

此外，参照图7，图7示意性示出了根据本公开的第一变型的多层电子组件100a的透视图，第一外电极131'可设置为延伸到主体110的第一表面的一部分和第二表面的一部分。因此，通过增加在安装期间连接到基板的面积，可进一步降低ESL并且可提高安装可靠性。

如图1或图7所示，当设置两个或更多个过孔电极123时，第二外电极132可设置为多个第二外电极，以连接到主体110的第一表面或第二表面上的两个或更多个过孔电极123中的每个。

此外，参照图8，图8示意性示出了根据本公开的第二变型的多层电子组件100b的透视图，当设置两个或更多个过孔电极123时，第二外电极132'可设置为连接到两个或更多个过孔电极123中的所有过孔电极。也就是说，第二外电极132'可设置成同时连接到两个或更多个过孔电极123的单个外电极。因此，通过增加在安装期间连接到基板的面积，可进一步降低ESL并且可提高安装可靠性。

外电极131和132可利用任何材料(诸如金属)形成，只要其具有导电性即可。具体的材料可考虑电特性、结构稳定性等来确定，并且外电极131和132还可具有多层结构。

例如，外电极131和132可以是包括导电金属和玻璃的烧制电极，或者是包括导电金属和树脂的树脂基电极。

此外，外电极131和132可具有烧制电极和树脂基电极顺序地形成在主体上的形式。此外，外电极131和132可通过将包括导电金属的片转印到主体上来形成，或者可通过将包括导电金属的片转印到烧制电极上来形成。此外，外电极131和132可使用原子层沉积(ALD)工艺、分子层沉积(MLD)工艺、化学气相沉积(CVD)工艺、溅射工艺等形成。

用于外电极131和132的导电金属没有特别限制，只要它是可电连接到内电极以形成电容的材料即可。例如，可包括从由镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)及它们的合金组成的组中选择的一种或更多种。

此外，镀层可设置在外电极的外表面上。作为镀层的更具体的示例，镀层可以是镍(Ni)镀层或锡(Sn)镀层，可具有依次形成镍(Ni)镀层和锡(Sn)镀层的形式，并且可具有依次形成锡(Sn)镀层、镍(Ni)镀层和锡(Sn)镀层的形式。此外，镀层可包括多个镍(Ni)镀层和/或多个锡(Sn)镀层。

(示例)

图9是测量比较示例、发明示例1和发明示例2的根据频率的阻抗的变化的曲线图，并且以下表1是对比较示例、发明示例1和发明示例2的根据频率的阻抗值的仿真结果。高频下的阻抗值可与ESL值成正比。

比较示例是具有传统的三端子结构的MLCC。在这种情况下，主体的L为1000μm，主体的W为500μm，并且堆叠10个第一内电极和10个第二内电极，并且堆叠的内电极的总数为20。

发明示例1和发明示例2是根据本公开的实施例制造的多层电子组件。在发明示例1中，主体的L和W设置为300μm，并且堆叠10个第一内电极和10个第二内电极，并且堆叠的内电极的总数为20。在发明示例2中，主体的L和W设置为300μm，并且堆叠30个第一内电极和30个第二内电极，并且堆叠的内电极的总数为60。

[表1]

ESL(pH)

200MHz

300MHz

500MHz

700MHz

1GHz

2GHz

3GHz

比较示例

62.45pH

58.77pH

53.30pH

49.67pH

46.73pH

46.86pH

51.31pH

发明示例1

15.68pH

25.42pH

36.92pH

23.73pH

21.11pH

17.56pH

16.15pH

发明示例2

72.09pH

35.20pH

27.99pH

24.47pH

21.71pH

17.97pH

16.57pH

参照图9，与比较示例相比，发明示例1的尺寸和发明示例2的尺寸可以是小的。因此，与三端子结构相比的总电容稍微相对较低，但每单位体积的电容相对较高。

此外，当比较发明示例1和发明示例2时，可以看出，自谐振频率(SRF)随着堆叠的内电极的总数减少而增大。

参照表1，在发明示例2的情况下，由于在200MHz频带中的谐振效应，ESL特性被测量为相对高，但可以看出，发明示例1和发明示例2具有比比较示例低的ESL特性。

具体地，可以看出，在300MHz或更高的频率下，随着频率增加，发明示例1和发明示例2的ESL特性显著低于比较示例的ESL特性。

在发明示例2的情况下，在200MHz频带中测量的相对高的ESL特性可能是由于随着内电极的堆叠体的总数增加而增加了第一外电极在第一方向上的距离，从而引起与多层电子组件内部的寄生成分的多次谐振而引起的现象。

本公开的各种效果之一可以是通过控制主体的形状以及外电极和内电极的布置来降低ESL。具体地，根据本公开，可降低高频区域中的ESL。

本公开的几个效果之一可提供每单位体积具有高电容的多层电子组件。

然而，本公开的各种优点和效果不限于上述，并且可在描述本公开的具体实施例的过程中被更容易地理解。

尽管以上已经示出并描述了示例实施例，但对于本领域技术人员将显而易见的是，在不脱离本公开的由所附权利要求限定的范围的情况下，可做出修改和变型。

Claims

1.一种多层电子组件，包括：

主体，包括在第一方向上交替设置的第一内电极和第二内电极且介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且在第三方向上彼此相对的第五表面和第六表面；

第一外电极，设置在所述第三表面、所述第四表面、所述第五表面和所述第六表面上并且连接到所述第一内电极；

第二外电极，设置在所述第一表面和所述第二表面中的一个表面或两个表面上；以及

过孔电极，通过所述主体的其上设置有所述第二外电极的表面暴露，并且连接所述第二内电极和所述第二外电极，

其中，比W/L大于等于0.95且小于等于1.05，其中，L是所述主体在所述第二方向上的尺寸，W是所述主体在所述第三方向上的尺寸。

2.根据权利要求1所述的多层电子组件，其中，L和W均为0.5mm或更小。

3.根据权利要求1所述的多层电子组件，其中，所述第一内电极通过所述第三表面、所述第四表面、所述第五表面和所述第六表面中的每个暴露，并且

所述第二内电极设置为与所述第三表面、所述第四表面、所述第五表面和所述第六表面中的每个间隔开。

4.根据权利要求3所述的多层电子组件，其中，所述第一内电极的长度与所述主体的长度基本相同，所述第一内电极的宽度与所述主体的宽度基本相同。

5.根据权利要求1所述的多层电子组件，其中，所述主体包括多个所述第一内电极和多个所述第二内电极，并且所述主体中的所述第一内电极和所述第二内电极中的每个的数量为20个或更少。

6.根据权利要求1所述的多层电子组件，其中，所述第一内电极包括绝缘部，所述绝缘部在所述第一内电极和所述过孔电极之间提供空间，并且

所述过孔电极设置为穿透所述第二内电极和所述绝缘部。

7.根据权利要求1至6中任一项所述的多层电子组件，其中，所述多层电子组件包括多个所述过孔电极。

8.根据权利要求7所述的多层电子组件，其中，所述多层电子组件包括多个所述第二外电极，多个所述第二外电极分别通过多个所述过孔电极连接到所述第二内电极。

9.根据权利要求7所述的多层电子组件，其中，所述第二外电极接触所述第一表面或所述第二表面上的多个所述过孔电极中的每个。

10.根据权利要求1所述的多层电子组件，其中，所述第一外电极围绕所述第三表面、所述第四表面、所述第五表面和所述第六表面。

11.根据权利要求1所述的多层电子组件，其中，所述第一外电极延伸到所述第一表面的一部分和所述第二表面的一部分，并且与所述第二外电极间隔开。

12.一种多层电子组件，包括：

主体，包括在第一方向上交替堆叠的第一内电极和第二内电极且介电层设置在所述第一内电极和所述第二内电极之间，

其中，所述第一内电极中的每个延伸到所述主体的四个侧表面中的每个侧表面；

第一外电极，设置在所述主体的全部四个侧表面上以连接到所述第一内电极；以及

第二外电极，设置在所述主体的在所述第一方向上彼此相对的一个或两个端表面上并且连接到所述第二内电极。

13.根据权利要求12所述的多层电子组件，其中，所述第一内电极中的每个沿着所述主体的所述四个侧表面中的每个侧表面的整个宽度暴露。

14.根据权利要求13所述的多层电子组件，其中，所述第一外电极延伸跨过所述主体的所述四个侧表面中的每个侧表面的整个宽度。

15.根据权利要求12所述的多层电子组件，所述多层电子组件还包括在所述第一方向上延伸穿过所述主体的一个或更多个过孔电极以连接所述第二外电极和所述第二内电极。

16.根据权利要求12至15中任一项所述的多层电子组件，其中，比W/L大于等于0.95且小于等于1.05，其中，L和W分别是所述主体在第二方向和第三方向上的尺寸，所述第二方向和所述第三方向彼此正交且与所述第一方向正交。

17.根据权利要求12至15中任一项所述的多层电子组件，其中，比W/L大于等于0.95且小于等于1.05，其中，L和W分别是所述第一内电极在第二方向和第三方向上的尺寸，所述第二方向和所述第三方向彼此正交且与所述第一方向正交。