CN113140629A - 纵向氮化物半导体晶体管装置 - Google Patents

纵向氮化物半导体晶体管装置 Download PDF

Info

Publication number
CN113140629A
CN113140629A CN202011230488.9A CN202011230488A CN113140629A CN 113140629 A CN113140629 A CN 113140629A CN 202011230488 A CN202011230488 A CN 202011230488A CN 113140629 A CN113140629 A CN 113140629A
Authority
CN
China
Prior art keywords
nitride semiconductor
insulating film
semiconductor layer
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011230488.9A
Other languages
English (en)
Inventor
高谷信一郎
白田理一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shirata Riichiro
Original Assignee
Shirata Riichiro
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shirata Riichiro filed Critical Shirata Riichiro
Publication of CN113140629A publication Critical patent/CN113140629A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Abstract

一种阈值电压偏差少的常关型纵向氮化物半导体晶体管装置，包括：包含氮化物半导体的漂移层、与漂移层电连接的信道区域、源极电极、漏极电极、栅极绝缘膜、栅极电极。所述栅极绝缘膜至少包括位于信道区域侧的第一绝缘膜、位于栅极电极侧的第二绝缘膜、在第二绝缘膜与栅极电极之间的第三绝缘膜，第二绝缘膜具有能阶位于第一绝缘膜及第三绝缘膜两者的带隙的内侧的电荷陷阱，且通过蓄积于电荷陷阱的电荷来调整阈值电压，所述阈值电压用于利用施加至栅极电极的电压而使信道区域的传导载流子实质上消失来阻断流动的电流。另外，在所述信道区域与所述栅极电极之间设置电荷蓄积用电极，且通过蓄积于所述电荷蓄积用电极的电荷来调整所述阈值电压。

Description

纵向氮化物半导体晶体管装置
技术领域
本发明涉及一种纵向氮化物半导体晶体管装置，尤其涉及一种具有场效应型栅极且适宜应用于大功率开关元件的纵向氮化物半导体场效应晶体管装置。
背景技术
作为氮化物半导体的GaN、AlN、InN或包含它们的混晶的半导体具有宽的带隙(band gap)，且传导电子具有高载流子迁移率，因此适用于高电压高输出电子器件。尤其是在利用氮化物半导体制作的纵向场效应晶体管(Vertical Field Effect Transistor)中，自源极流出的电子电流通过配置于源极区域的下部的厚且掺质浓度低的漂移层而流入漏极。因此，相对于关断时的漏极电压的耐电压高。而且，由于源极与漏极纵向地配置，每单位面积中流过的电流高，导通电阻低，因此适于用作大功率开关(电源开关(power switch))元件。图17(a)是作为第一现有例的纵向氮化物半导体场效应晶体管的剖面图(专利文献1)。首先，在基板1100上形成漂移层1101。在基板1100中使用n型导电性的GaN、SiC、Si等。氮化物半导体的外延生长(epitaxial growth)在c轴方向的生长容易获得良好的结晶性。因此，基板1100优选使用具有可获得向c轴方向的外延生长的晶面方位的单晶基板。例如，在使用晶体结构为六方晶的GaN基板或SiC基板的情况下，将基板的晶面方位设为c轴方向。使用GaN基板的情况下，使用外延结晶生长特别容易的Ga面的基板。另外，在使用Si基板的情况下，若使用晶面方位为(111)的基板，则可获得氮化物半导体向c轴方向的外延生长。在基板1100与漂移层1101之间，也可出于使漂移层1101外延生长时的结晶性提高的目的而插入缓冲层。另外，漂移层1101可用n型GaN、n型AlGaN、或具有组成倾斜的AlGaN等。在漂移层1101的上部设置阻挡层1102、第一氮化物半导体层1104、第二氮化物半导体层1105。阻挡层1102是出于阻止传导电子的流动为目的而设置，且在面内的一部分设置不阻挡传导电子的流动的开口部1103。开口部1103的制作有各种方法。例如，可在漂移层1101上的整个面形成阻挡层1102，并通过湿式蚀刻或干式蚀刻将开口部1103的阻挡层1102去除，然后使第一氮化物半导体层1104及第二氮化物半导体层1105生长以填埋开口部1103。在此种情况下，对于阻挡层1102，使用在漂移层1101上外延生长而成的p型GaN、p型AlGaN、掺杂有用于形成深陷阱能阶的掺质的高电阻氮化物半导体、绝缘膜、或者它们的层叠结构等。或者，也可在生长出漂移层1101之后，通过离子注入将p型掺质选择性地导入至开口部以外的部分，并通过其后的热工序加以活化，从而形成包括p型层的阻挡层1102。或者，也可在依次外延生长出漂移层1101、包含p型氮化物半导体的阻挡层1102、第一氮化物半导体层1104、第二氮化物半导体层1105之后，将n型掺质选择性地离子注入至开口部1103，并通过其后的热工序加以活化，从而使开口部1103的阻挡层1102进行n型反转。第二氮化物半导体层1105至少包含带隙比第一氮化物半导体层1104的至少一部分氮化物半导体大的氮化物半导体。例如，使用GaN作为第一氮化物半导体层1104，使用AlGaN作为第二氮化物半导体层1105。由此，在第二氮化物半导体层1105与第一氮化物半导体层1104的界面的第一氮化物半导体层1104侧形成包含二维电子气的导电层1111及导电层1112。在第二氮化物半导体层1105上形成栅极绝缘膜1106。作为其材料，使用氧化铝、氧化硅、氮化硅、氧化铪、氧化锆或现有已知的其他栅极绝缘物材料、或者它们的层叠膜。在栅极绝缘膜1106上形成栅极电极1107。另外，与第二氮化物半导体层1105接触地形成源极电极1109，在基板1100的背面形成漏极电极1110。另外，当在阻挡层1102中使用p型氮化物半导体时，为了将电位固定，也可设置主体电极1108。作为电极材料，例如使用Pd、Pt、Ni等。源极电极1109形成为同时与主体电极1108电连接。作为电极材料，例如使用由下层为Ti、上层为Al所构成的多层膜。此外，源极电极1109的形成也可在形成栅极电极1107之前进行，例如可在形成第二氮化物半导体层1105之后，首先形成主体电极1108及源极电极1109，继而沉积栅极绝缘膜1106，再形成栅极电极1107。背面的漏极电极1110也可在其他电极形成之前形成。主体电极1108是为了将阻挡层1102的电位固定而设置，但也可不设置主体电极1108。
接着，对作为第一现有例的图17(a)所示的纵向氮化物半导体晶体管的运行原理进行说明。由于存在阻挡层1102，自源极电极1109流入半导体层的传导电子不直接向基板方向流动，而是通过导电层1112(在图17(a)中由细虚线表示)及导电层1111(在图17(a)中由粗虚线表示)的一部分，并沿表示传导电子的流动的箭头1113的方向经由开口部1103流入漂移层1101。其后，传导电子通过漂移层1101及基板1100而到达漏极电极1110。此时，可利用施加至栅极电极1107的电压的场效应而使正下方的导电层1111的传导电子的数量变化，由此使电子的流动变化。以下，将在源极与漏极之间的电流路径中可利用栅极电极的场效应使传导电子的数量变化的导电区域称为信道区域。在图17(a)中，由虚线椭圆表示信道区域1114。使构成信道区域1114的导电层1111中的传导电子实质上消失来阻断电流的栅极电压被称为阈值电压，在本现有例所示的纵向氮化物半导体场效应晶体管中，阈值电压通常为负值。通过对栅极电极施加阈值电压以上的电压，使开关元件导通。此时，传导电子经由包含二维电子气的高迁移率的导电层1112及信道区域内的导电层1111而到达开口部1103，因此可获得导通状态下为低电阻，即导通电阻低的开关元件。另一方面，在关断状态下，作为大功率开关而言，重要的是相对于漏极电压的耐电压。在纵向晶体管中，可通过增加漂移层1101的厚度且降低漂移层1101的n型掺质浓度来提高耐电压。但是，通过漂移层的传导电子的电阻会增加，所以导通电阻会增加。因此，要考虑耐电压与导通电阻来进行漂移层1101的厚度及掺质浓度的最优化。
图17(b)是作为第二现有例的纵向氮化物半导体晶体管的剖面图。在第二现有例中，在漂移层1101与基板1100之间设置n型氮化物半导体层1130，且将漏极电极1110以与n型氮化物半导体层1130接触的方式设置于n型氮化物半导体层1130的上表面，而非设置于基板1100的背面。因此，基板1100不需要是n型基板，也可使用高电阻的基板。其他与图17(a)所示的第一现有例相同。在第二现有例中，由于漏极电极1110存在于表面，因此在制作开关元件时需要额外的面积，与第一现有例相比，每单位面积的导通电阻变高。以下，现有例、本发明的实施例均仅说明将漏极电极设置于基板的背面的情况。
图18是作为第三现有例的纵向氮化物半导体晶体管的剖面结构(非专利文献1)。在基板1100上形成漂移层1101，进而在其上形成阻挡层1202。至此为止与图17(a)中所说明的晶体管的制造工序大致相同，但开口部1203的形成是通过在整个面形成阻挡层1202之后将不需要的部分蚀刻去除来进行，开口部如图18所示具有倾斜。继而，以沿着具有倾斜的开口部侧面的方式生长第一氮化物半导体层1204与第二氮化物半导体层1205。此处，第二氮化物半导体层1205至少包括带隙比第一氮化物半导体层1204的至少一部分氮化物半导体大的氮化物半导体，此与图17(a)中所说明的第一现有例相同。例如，使用GaN作为第一氮化物半导体层1204，使用AlGaN作为第二氮化物半导体层1205。其中，由于第一氮化物半导体层1204与第二氮化物半导体层1205是沿着开口部1203的侧面生长，因此在第二氮化物半导体层1205与第一氮化物半导体层1204的界面的第一氮化物半导体层1204侧形成的导电层1211也是沿着包含侧面的开口部1203的内侧形成。继而，形成栅极绝缘膜1206，进而在其上以覆盖开口部内表面的方式形成栅极电极1207。主体电极1108、源极电极1109、漏极电极1110以与图17(a)中所说明的第一现有例相同的方式形成。
接着，对作为第三现有例的图18所示的纵向氮化物半导体晶体管的运行原理进行说明。信道区域1214包括导电层1211中形成于开口部1203内倾斜部的部分，传导电子自源极电极1109通过导电层1212、信道区域1214并流入漂移层1101，进而通过基板1100而到达漏极电极1110。另外，可利用施加至栅极电极1207的电压的场效应而使包括信道区域1214内的导电层1211的传导电子的数量变化，由此可调节电流量。用于使信道区域1214中的传导电子实质上消失来阻断电流的阈值电压可设为比图17(a)的现有例小的负电压或正电压。这是基于以下理由。如背景技术的第一段中所说明，在图17(a)的第一现有例中，在基板上生长的氮化物半导体层的晶面方位为c轴方向。c面是所谓的极化面，受沿着c轴在基板方向上发生的自发极化以及压电极化的影响，在并无来自外部的电压施加的状态下自发地形成导电层1111。因此，为了使导电层1111的传导电子实质上消失，需要对栅极电极1107施加大的负电压。即，阈值电压具有大的负值。相对于此，在图18所示的第三现有例中，形成于开口部1203的侧面的第一半导体层1204与第二半导体层1205的晶面方位自c轴方向偏离。因此，自发极化及压电极化减弱，在并无来自外部的电压施加的状态下，在形成于侧面部的导电层1211中被诱导的载流子数量比图17(a)的导电层1111少。此为与图17(a)的第一现有例相比而阈值电压向正方向偏移的理由(非专利文献2)。然而，阈值电压的偏移量敏感地取决于侧面部的倾斜角度，进而，阈值电压也在很大程度上取决于开口部1203、第一氮化物半导体层1204、第二氮化物半导体层1205、及栅极绝缘膜1206的形成工艺的细节。因此根据报告，阈值电压具有负的大值的情况(非专利文献1)。
图19是作为第四现有例的纵向氮化物半导体晶体管的剖面结构(非专利文献3)。直到在基板1300上生长漂移层1301为止，与图17(a)中所说明的第一现有例的基板1100及漂移层1101的制造工序相同。继而，依次形成p型氮化物半导体层1302、n型氮化物半导体层1303。p型氮化物半导体层1302用作p型主体区域。在一个优选例中，在p型氮化物半导体层1302及n型氮化物半导体层1303中使用GaN。在形成n型氮化物半导体层1303后，通过湿式蚀刻或干式蚀刻形成贯通至漂移层1301的沟槽1304。继而，以覆盖沟槽1304的侧面及底面的方式形成栅极绝缘膜1305。此外，为了改善栅极绝缘膜与氮化物半导体的界面的特性，在形成栅极绝缘膜1305之前，也可以覆盖沟槽1304的内壁的方式生长薄的GaN等的氮化物半导体层(非专利文献4)。继而，以覆盖沟槽1304的内表面的方式形成栅极电极1306。进而，形成与p型氮化物半导体层1302电连接的主体电极1307。作为电极材料，例如使用Pd、Pt、Ni等。继而，形成源极电极1308。作为电极材料，例如使用由下层Ti、上层Al所构成的多层膜。源极电极1308与主体电极1307及n型氮化物半导体层1303电连接。进而，在基板1300的背面形成漏极电极1309，如此则完成纵向氮化物半导体晶体管。此外，主体电极1307及源极电极1308的形成可在栅极电极1306形成之前进行，例如，可在形成n型氮化物半导体层1303之后，首先形成主体电极1307及源极电极1308，继而依次进行沟槽1304的形成、栅极绝缘膜1305的沉积、栅极电极1306的形成。背面的漏极电极1309也可在其他电极形成之前形成。主体电极1307是为了将用作p型主体区域的p型氮化物半导体层1302的电位固定而设置，也可省略。
接着，对作为第四现有例的图19所示的纵向氮化物半导体晶体管的运行原理进行说明。由于存在p型氮化物半导体层1302，自源极电极1308流入n型氮化物半导体层1303的传导电子不直接向基板方向流动，而是沿着表示传导电子的流动的箭头1311向沟槽1304的方向流动。另一方面，p型氮化物半导体层1302作为p型主体区域发挥功能，且沿着沟槽1304内部的侧面形成的倒置型的导电层1310构成信道区域1314。传导电子自n型氮化物半导体层1303，经由所述信道区域1314并沿着表示电子的流动的箭头1312流入漂移层1301。进而，传导电子通过漂移层1301及基板1300而到达漏极电极1309。漂移层1301的设计按照与图17(a)的第一现有例中所说明的情况相同的方式进行即可。另一方面，可利用施加至栅极电极1306的电压，使在形成信道区域的导电层1310中诱导的传导电子的数量变化。当栅极电压为某阈值电压以下时成为关断状态，当栅极电压为阈值电压以上时成为导通状态，从而可获得作为开关的导通/关断动作。在导通状态下，在导电层1310中流动的传导电子的迁移率因导电层1310与栅极绝缘膜1305的界面处的凹凸或缺陷等的影响而降低。因此，与图17(a)的第一现有例相比，电流更低，导通电阻更高。另一方面，导电层1312形成为与c面大致正交的面，因此极化的影响小，与图17(a)的第一现有例不同，阈值电压通常为正值。
[现有技术文献]
[专利文献]
[专利文献1]乔杜里等人(Chowdhury et al.)US 9,590,088 B2
[非专利文献]
[非专利文献1]季东等人(Dong Ji et al.)，电气与电子工程师协会(Instituteof Electrical and Electronics Engineers，IEEE)电子器件快报(Electron DeviceLetters)，第39卷，第6期，2018年6月，(Vol.39,No.6,June 2018)，p.863.
[非专利文献2]柴田大辅等人(Daisuke Shibata et al.)，国际电子器件会议(International Electron Device Meeting)2016,p.248.
[非专利文献3]李雷等人(Ray Li et al.)，电气与电子工程师协会(Instituteof Electrical and Electronics Engineers，IEEE)电子器件快报(Electron DeviceLetters)，第37卷，第11期，2016年11月，(Vol.37,No.11,November 2016)，p.1466.
[非专利文献4]奇拉格·古普塔等人(Chirag Gupta et al.)，电气与电子工程师协会(Institute of Electrical and Electronics Engineers，IEEE)电子器件快报(Electron Device Letters)，第38卷，第3期，2017年3月(Vol.38,No.3,March 2017)，p.353.
发明内容
[发明所要解决的问题]
所述第一现有例、第二现有例的纵向氮化物半导体晶体管的阈值电压通常为负电压。即，作为开关元件，是在未对栅极电极进行电压施加的状态下成为开关开启的所谓常通(normally on)。由常通的晶体管构成的开关会在因误运行或故障等而失去了对栅极电极施加的控制电压时成为开关开启，因此电源等装置整体被破坏的危险性高，就安全性的观点而言并不优选。关于所述第三现有例的纵向氮化物半导体晶体管的阈值电压，由于在信道部分中氮化物半导体层的晶面方位自c轴倾斜，因此极化电荷的影响变小，从而期待向正电压的方向偏移。然而，实际获得的阈值电压在很大程度上取决于结构或制造工序，多数情况下为负电压。或者即便在成为正电压而成为常关的情况下，在电源等的应用中也难以获得就安全性的观点而言通常所要求的3V以上的阈值电压。另外，由工艺引起的阈值电压的变动大，难以获得特性一致的开关元件。在所述第四现有例的纵向氮化物半导体晶体管中，可获得具有3V左右的正电压的常关型晶体管。然而，由于形成信道的倒置型的导电层1310形成于通过蚀刻而形成的开口部1304的侧面，故基于残存由蚀刻导致的半导体表面的损伤使得难以在开口部1304内部的侧面形成品质良好的栅极绝缘膜1305等的理由，由工艺引起的阈值电压的变动大，难以获得特性一致的开关元件。
本发明的目的在于提供一种具有足够大的正电压且偏差少的阈值电压的常关型纵向氮化物半导体晶体管。
[解决问题的技术手段]
用于解决所述课题的、由本申请第一发明提供的纵向氮化物半导体晶体管装置包括：由氮化物半导体构成的漂移层；由氮化物半导体构成的信道区域，且与所述漂移层电连接；源极电极，电接触所述信道区域的和所述漂移层相反的一侧；漏极电极，与所述漂移层电接触；栅极绝缘膜，接近所述信道区域；以及栅极电极，设置于所述栅极绝缘膜的与所述信道区域相反的一侧。所述栅极绝缘膜至少包括位于所述信道区域侧的第一绝缘膜、比第一绝缘膜更靠所述栅极电极侧的第二绝缘膜、以及比第二绝缘膜更靠所述栅极电极侧的第三绝缘膜，所述第二绝缘膜具有能阶位于所述第一绝缘膜与所述第三绝缘膜两者的带隙的内侧的电荷陷阱。通过蓄积于所述电荷陷阱的电荷来调整阈值电压，所述阈值电压用于利用施加至所述栅极电极的电压而使所述信道区域的传导载流子实质上消失，来阻断在所述源极电极与所述漏极电极之间流动的电流。
在由本申请第一发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，通过蓄积于所述电荷陷阱的所述电荷而将所述阈值电压调整为正电压。
在由本申请第一发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，在所述漂移层上设置阻止所述电流的阻挡层，在所述阻挡层上设置第一氮化物半导体层，在所述第一氮化物半导体层上设置第二氮化物半导体层。所述第二氮化物半导体层至少包含带隙比所述第一氮化物半导体层的至少一部分氮化物半导体大的氮化物半导体，所述信道区域包括在所述第二氮化物半导体层与所述第一氮化物半导体层的界面的所述第一氮化物半导体层侧形成的导电层的至少一部分，所述阻挡层具有开口部，所述第一氮化物半导体层经由所述开口部与所述漂移层电连接，所述源极电极与所述漏极电极之间的所述电流实质上经由所述开口部流动。
在由本申请第一发明提供的纵向氮化物半导体晶体管装置的另一优选形态中，在所述漂移层上设置具有与所述漂移层相反的导电型的第三氮化物半导体层，在所述第三氮化物半导体层上设置第四氮化物半导体层，所述第四氮化物半导体层通过掺质掺杂或极化电荷而具有实质上与所述漂移层相同的导电型。所述源极电极与所述第四氮化物半导体层电连接。形成有贯通所述第四氮化物半导体层与所述第三氮化物半导体层而到达所述漂移层的沟槽。所述栅极绝缘膜的至少一部分直接或隔着薄的氮化物半导体层而形成于所述沟槽的内表面中的所述第三氮化物半导体层的侧面。在所述第三氮化物半导体层的所述侧面与所述栅极绝缘膜之间直接或隔着所述薄的氮化物半导体层而形成的界面的、所述第三氮化物半导体层的一侧形成有倒置型的导电层。所述栅极电极的至少一部分形成于所述栅极绝缘膜的与所述倒置型的导电层相反的一侧，所述信道区域包括所述倒置型的导电层的至少一部分。
用于解决所述课题的、由本申请第二发明提供的纵向氮化物半导体晶体管装置包括：由氮化物半导体构成的漂移层；由氮化物半导体构成的信道区域，且与所述漂移层电连接；源极电极，电接触所述信道区域的和所述漂移层相反的一侧；漏极电极，与所述漂移层电接触；第四绝缘膜，接近所述信道区域；电荷蓄积用电极，设置于所述第四绝缘膜的与所述信道区域相反的一侧；第五绝缘膜，设置于所述电荷蓄积用电极的与所述第四绝缘膜相反的一侧；以及栅极电极，设置于所述第五绝缘膜的与所述电荷蓄积用电极相反的一侧。通过蓄积于所述电荷蓄积用电极的电荷来调整阈值电压，所述阈值电压用于利用施加至所述栅极电极的电压而使所述信道区域的传导载流子实质上消失来阻断在所述源极电极与所述漏极电极之间流动的电流。
在由本申请第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，所述电荷蓄积用电极包括横向地排列且电绝缘的多个电极。
在由本申请第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，通过蓄积于所述电荷蓄积用电极的电荷而将所述阈值电压调整为正电压。
在由本申请第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，在导通状态下，形成于所述信道区域与所述电荷蓄积用电极之间的第一电容器的电容值比形成于所述栅极电极与所述电荷蓄积用电极之间的第二电容器的电容值小。
在由本申请第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，具有与所述电荷蓄积用电极形成第三电容器的电荷注入用电极，向所述电荷蓄积用电极的所述电荷的蓄积是通过经由所述第三电容器流动的电流来进行。
在由本申请第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，在所述电荷注入用电极上的至少一部分形成第六绝缘膜，在所述第六绝缘膜上的至少一部分形成所述电荷蓄积用电极，将所述第六绝缘膜作为电容耦合膜而在所述电荷蓄积用电极与所述电荷注入用电极之间形成所述第三电容器。
在由本申请第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，所述第三电容器的电容值比所述第二电容器的电容值小。
在由本申请第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，在所述漂移层上设置阻止所述电流的阻挡层，在所述阻挡层上设置第一氮化物半导体层，在第一氮化物半导体层上设置第二氮化物半导体层，第二氮化物半导体层至少包含带隙比所述第一氮化物半导体层的至少一部分氮化物半导体大的氮化物半导体，所述信道区域包括在所述第二氮化物半导体层与所述第一氮化物半导体层的界面的第一氮化物半导体层侧形成的导电层的至少一部分，所述阻挡层具有开口部，所述第一氮化物半导体层经由所述开口部与所述漂移层电连接，所述源极电极与所述漏极电极之间的所述电流实质上经由所述开口部流动。
在由本申请第二发明提供的纵向氮化物半导体晶体管装置的另一优选形态中，在所述漂移层上设置具有与所述漂移层相反的导电型的第三氮化物半导体层，在所述第三氮化物半导体层上设置第四氮化物半导体层，所述第四氮化物半导体层通过掺质掺杂或极化电荷而具有实质上与所述漂移层相同的导电型，所述源极电极与所述第四氮化物半导体层电连接。形成有贯通所述第四氮化物半导体层与所述第三氮化物半导体层而到达所述漂移层的沟槽，所述第四绝缘膜的至少一部分直接或隔着薄的氮化物半导体层而形成于所述沟槽的内表面中的所述第三氮化物半导体层的侧面。在所述第三氮化物半导体层的所述侧面与所述第四绝缘膜之间直接或隔着所述薄的氮化物半导体层而形成的界面的、所述第三氮化物半导体层的一侧形成倒置型的导电层。所述电荷蓄积用电极的至少一部分形成于所述第四绝缘膜的与所述倒置型的导电层相反的一侧。所述信道区域包括所述倒置型的导电层的至少一部分。
在本申请第二发明中，当通过经由所述第三电容器而流动的电流在所述电荷蓄积用电极中蓄积所述电荷时，对所述栅极电极施加电压，可容易地进行电荷注入量的控制。
当将由本申请第二发明提供的纵向氮化物半导体晶体管装置密封于封装时，可使栅极电极、漏极电极、源极电极分别与外部引脚连接，使电荷注入用电极不与外部引脚连接。或者，也可使电荷注入用电极和栅极电极与同一外部引脚连接。
在由本申请第一发明及第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，所述第一氮化物半导体层由GaN构成，所述第二氮化物半导体层由AlxGa1-xN(0＜x≤1)构成。由于在GaN与AlxGa1-xN的界面中被诱导的导电层具有高电子迁移率，因此可获得作为开关的重要特性之一的导通电阻优异的纵向氮化物半导体晶体管装置。
在由本申请第一发明及第二发明提供的纵向氮化物半导体晶体管装置的一个优选形态中，与氮化物半导体层接触的栅极绝缘膜的至少最下层由氧化铝构成。氧化铝在与氮化物半导体层的界面中不易产生界面陷阱能阶，因此当对栅极电极施加正电压而使信道区域的传导载流子数增加来增大流动的电流时，不易受到信道区域的氮化物半导体与栅极绝缘膜的界面中的界面陷阱能阶的影响。其结果，可获得作为开关的重要特性之一的导通电阻优异的纵向氮化物半导体晶体管装置。
[发明的效果]
如上所述，根据本申请发明，可获得一种具有正阈值电压且阈值电压的偏差少的常关型纵向氮化物半导体晶体管装置。
附图说明
图1是表示由本申请第一发明的第一实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图2是表示在图1所示的由本申请第一发明的第一实施例提供的纵向氮化物半导体晶体管装置的二维器件仿真中假定的尺寸及材料特性的表；
图3是表示通过图1及图2所示的由本申请第一发明的第一实施例提供的纵向氮化物半导体晶体管装置的二维器件仿真而获得的漂移层中的传导带能量的深度依存性的图；
图4是表示图1及图2所示的由本申请第一发明的第一实施例提供的纵向氮化物半导体晶体管装置在进行负电荷向电荷蓄积用绝缘膜的蓄积之前的状态下的漏极电流的漏极电压依存性的图；
图5是表示图1及图2所示的由本申请第一发明的第一实施例提供的纵向氮化物半导体晶体管装置的漏极电流的栅极电压依存性的图；
图6是表示由本申请第一发明的第二实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图7是表示由本申请第一发明的第三实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图8是表示由本申请第一发明的第四实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图9是表示由本申请第一发明的第五实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图10是表示由本申请第二发明的第一实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图11是表示由本申请第二发明的第一实施例提供的纵向氮化物半导体晶体管装置的各节点间的电容器的等效电路图；
图12是表示由本申请第二发明的第二实施例提供的纵向氮化物半导体晶体管装置的平面图与A-A'剖面图及B-B'剖面图；
图13是表示由本申请第二发明的第二实施例提供的纵向氮化物半导体晶体管装置的各节点间的电容器的等效电路图；
图14是表示由本申请第二发明的第三实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图15是表示由本申请第二发明的第四实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图16是表示由本申请第二发明的第五实施例提供的纵向氮化物半导体晶体管装置的剖面图；
图17(a)是表示作为第一现有例的纵向氮化物半导体晶体管装置的剖面图；
图17(b)是表示作为第二现有例的纵向氮化物半导体晶体管装置的剖面图；
图18是表示作为第三现有例的纵向氮化物半导体晶体管装置的剖面图；
图19是表示作为第四现有例的纵向氮化物半导体晶体管装置的剖面图。
附图标记说明
100、400、600、800、1100、1300：基板
101、401、601、801、1101、1301：漂移层
102、302、602、702、1102、1202：阻挡层
103、303、603、703、1103、1203：开口部
104、304、503、604、704、903、1104：第一氮化物半导体层
105、305、504、605、705、904、1105：第二氮化物半导体层
106、206、306、406：第一绝缘膜
107、207、307：第二绝缘膜
108、208、308、408：第三绝缘膜
109、209、309、409、609、809、1107、1207、1306：栅极电极
110、410、610、810、1108、1307：主体电极
111、411、611、811、1109、1308：源极电极
112、412、612、812、1110、1309：漏极电极
113、114、213、214、313、314、413、513、514、613、614、713、714、813、913、914、1111、1112、1211、1212、1310：导电层
115、215、414、415、515、615、715、814、815、915、1113、1213、1311、1312：表示传导电子的流动的箭头
116、216、316、416、516：固定电荷
117、217、317、417、517、617、717、817、917、1114、1214、1314：信道区域
118：宽度(a)
119：宽度(b)
120：距离(c)
205：第二氮化物半导体层/氮化物半导体层
218、616、716、816：场绝缘膜
315：表示传导电子的流动的箭头/箭头
402、802：第三氮化物半导体层
403、803：第四氮化物半导体层
405、505、805、905、1304：沟槽
407：第二绝缘膜/绝缘膜
606、706、806：第四绝缘膜
607、707、807：电荷蓄积用电极
608、708、808：第五绝缘膜
619：第六绝缘膜
620：电荷注入用电极
621：边缘部
630：第一电容器
631：第二电容器
632：第三电容器
1106、1206、1305：栅极绝缘膜
1130、1303：n型氮化物半导体层
1204：第一氮化物半导体层/第一半导体层
1205：第二氮化物半导体层/第二半导体层
1302：p型氮化物半导体层
具体实施方式
图1中示出由本申请第一发明的第一实施例提供的纵向氮化物半导体晶体管装置的剖面图。在本实施例及本申请发明的其他实施例中，全部是描述传导电子用作传导载流子的情况。在基板100上外延生长漂移层101。基板100可使用n型导电性的GaN、SiC、Si等。在外延生长氮化物半导体的情况下，通过使氮化物半导体沿c轴方向生长可获得良好的结晶性。因此，基板100优选使用具有可获得向c轴方向的外延生长的晶面方位的单晶基板。例如，在使用晶体结构为六方晶的GaN基板或SiC基板的情况下，使用在c轴方向具有基板的晶面方位的单晶基板。在使用GaN基板的情况下，优选使用以外延结晶生长特别容易的Ga面为表面的基板。在使用Si基板的情况下，若使用晶面方位为(111)的基板，则可获得氮化物半导体的向c轴方向的外延生长。在基板100与漂移层101之间，也可出于使漂移层101外延生长时的结晶性提高的目的而插入缓冲层。另外，漂移层101可用n型GaN、n型AlGaN、或具有组成倾斜的AlGaN等。在漂移层101的上部设置阻挡层102、第一氮化物半导体层104、第二氮化物半导体层105。阻挡层102是出于阻止传导电子的流动的目的而设置，但在其一部分设置不阻挡电子的流动的开口部103。开口部103的制作有各种方法。例如，可在漂移层101上的整个面形成阻挡层102，并通过湿式蚀刻或干式蚀刻将开口部103的部分去除，然后使第一氮化物半导体层104生长以填埋开口部103。在此种情况下，对于阻挡层102，使用在漂移层101上外延生长而成的p型GaN、p型AlGaN、掺杂有用于形成深陷阱能阶的掺质的高电阻氮化物半导体、绝缘体、或者它们的层叠结构等。或者，也可在生长出漂移层101之后，通过离子注入将p型掺质选择性地导入至开口部以外的表面部分，并通过其后的热工序加以活化，从而形成包括p型层的阻挡层102。或者，也可在依次外延生长出漂移层101、包含p型氮化物半导体的阻挡层102、第一氮化物半导体层104、第二氮化物半导体层105之后，将n型掺质选择性地离子注入至开口部103，并通过其后的热工序加以活化，从而使开口部103的阻挡层102进行n型反转。第二氮化物半导体层105至少包含带隙比第一氮化物半导体层104的至少一部分氮化物半导体大的氮化物半导体。例如，使用GaN作为第一氮化物半导体层104，使用AlGaN作为第二氮化物半导体层105。由此，在第二氮化物半导体层105与第一氮化物半导体层104的界面的第一氮化物半导体层104侧形成包含二维电子气的导电层113(图1中由粗虚线表示)及导电层114(图1中由细虚线表示)。信道区域117在图1中由虚线椭圆表示。出于促进自信道区域117经由开口部103抵达漂移层101的电子传导的目的，也可在第一氮化物半导体层104中掺杂n型掺质。继而，在第二氮化物半导体层105上依次沉积均包括单层膜或层叠膜的第一绝缘膜106、第二绝缘膜107、第三绝缘膜108。此时，第二绝缘膜107以在膜中包含如下的电荷陷阱的方式选择材料、成膜方法：所述电荷陷阱的能阶位于第一绝缘膜106的至少一部分绝缘膜的带隙的内侧且位于第三绝缘膜的至少一部分绝缘膜的带隙的内侧。例如，作为第二绝缘膜，使用通过等离子体化学气相沉积法(等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD))或原子层沉积法(Atomic LayerDeoposition，ALD)而制膜的氮化硅、氧化铪、氧化锆。另一方面，在第一绝缘膜106及第三绝缘膜108中，例如使用氧化硅、氧化铝或它们的层叠膜。成膜方法可使用与第二绝缘膜107同样的方法。继而，在第三绝缘膜108上形成栅极电极109。在第二氮化物半导体层105上，以相对于导电层114获得低电阻的良好电连接的方式形成源极电极111。作为电极材料，例如使用由下层为Ti、上层为Al所构成的多层膜。另外，当在阻挡层102中使用p型氮化物半导体时，为了将电位固定，也可设置主体电极110。作为电极材料，例如使用Pd、Pt、Ni等。源极电极111形成为也同时对主体电极110电连接。漏极电极112形成于基板100的背面。此外，源极电极111的形成可在栅极电极109形成之前进行，例如可在形成第二氮化物半导体层105之后，首先形成主体电极110及源极电极111，继而沉积第一绝缘膜106、第二绝缘膜107、第三绝膜108，再形成栅极电极109。背面的漏极电极112也可在其他电极形成之前形成。
关于图1所示的本申请第一发明的第一实施例，可视为将图17(a)所示的所述第一现有例中的栅极绝缘膜1106置换成了包括第一绝缘膜106、第二绝缘膜107及第三绝缘膜108的层叠膜。因此，晶体管的运行原理基本上与图17(a)所示的第一现有例相同，自源极电极111流出的传导电子经由导电层114在包括导电层113的信道区域117中流动，进而沿着表示传导电子的流动的箭头115流入漂移层，进而经由基板100到达漏极电极112。另一方面，本实施例的特征在于可在第二绝缘膜107中蓄积固定电荷116。可与蓄积电荷的符号及量对应地使第二绝缘膜107的势能变化。例如，在蓄积了负电荷的情况下，相对于电子的势能被拉升，伴随于此，漏极电流的栅极电压依存性整体向正的栅极电压方向偏移。通过蓄积充分的负电荷量，可将用于使信道区域117中的传导电子实质上消失来阻断源极电极与漏极电极之间的电流的阈值电压设为正值，从而实现在所述第一现有例中难以实现的常关动作。另一方面，当用GaN作为第一氮化物半导体层104、用AlGaN作为第二氮化物半导体层105时，第二氮化物半导体层105的厚度设为0.01微米左右或以上，会在导电层114中诱导充分量的传导电子，使自源极电极至栅极电极的区域的电阻降低。对第二氮化物半导体层105的AlN混晶比，即适当调节化学式表述为AlxGa1-xN的x的值，能使得晶格常数与GaN不同的AlGaN不会引起显著的晶格弛豫。通常，x调节在0.1至0.4之间。
要向第二绝缘膜107蓄积负的固定电荷时，可对栅极电极109施加与源极电极111相比为正的电压，使电子自第二氮化物半导体层105隧穿(tunnelling)第一绝缘膜106，并流入第二绝缘膜107。例如，用通过PECVD法成膜的氮化硅作为第二绝缘膜107，用氧化硅作为第一绝缘膜106及第三绝缘膜108。在此种情况下，通过PECVD而成膜的氮化硅包含能阶位于氧化硅的带隙内侧的多个电荷陷阱，隧穿过第一绝缘膜106的电子被所述电荷陷阱捕捉。由于氮化硅膜内的陷阱能阶位于比氧化硅的传导带更深的能量中，因此经捕获的电荷几乎不会被再次释放，而是作为固定电荷116滞留。此外，当通过本方法在第二绝缘膜107中蓄积负电荷时，需要减小第一绝缘膜106的厚度，以便充分获得电子的隧穿。但若过薄，则所蓄积的负电荷因隧穿而再次释放。通常，第一绝缘膜106的厚度设为5nm至20nm的范围。另一方面，为了防止第二绝缘膜107中所蓄积的电荷因隧穿而再次释放，使第三绝缘膜108较厚，但若过厚，则栅极电极109与信道区域117之间的耦合电容会减弱，由栅极电压引起的信道区域117中的传导电子数量的变化会变小，电流的变化量会变小，因此晶体管的特性会劣化。通常，第三绝缘膜108的厚度设为10nm至40nm的范围。
作为在第二绝缘膜107中蓄积负的固定电荷116的另一方法，也可对栅极电极109施加与源极电极111相比为负的电压，使电子自栅极电极109隧穿第三绝缘膜108，并注入第二绝缘膜107。在此种情况下，为了促进隧穿而调整第三绝缘膜的厚度。
接着，对由本申请第一发明的第一实施例提供的纵向氮化物半导体晶体管装置的特性进行说明。图2是表示图1所示的纵向氮化物半导体晶体管装置的二维器件仿真中的装置的尺寸、材料的种类的表。漂移层101包括厚度为2微米的n型GaN层，掺质浓度为1×1015cm-3。另外，阻挡层102包括p型GaN层，厚度为0.4微米，掺质浓度为1×1017cm-3。另外，第一氮化物半导体层104包括厚度为0.2微米的GaN层，掺质浓度为1×1015cm-3。第二氮化物半导体层105包括厚度为0.01微米的AlGaN层，AlN混晶比(表述为AlxGa1-xN时的x)为0.3，未掺杂掺质。关于栅极绝缘膜，第一绝缘膜106与第三绝缘膜108是氧化硅，第二绝缘膜107是氮化硅。厚度均为0.01微米。关于横向尺寸，将开口部103的宽度(a)118设为2微米。信道区域117是对应于在开口部103以外的导电层113，将其宽度(b)119设为1微米。另外，栅极电极109与源极电极111之间的距离(c)120设为1微米。此外，在二维器件仿真中不包括主体电极110。
接着，对仿真结果进行说明。图3表示比开口部103更靠下侧的漂移层101中的传导带能量的深度依存性。栅极处于导通状态。另外，源极电极111接地，漏极电极112的电压为10伏。可知电位在漂移层中沿深度方向平缓地变化的状况。图4表示漏极电流的漏极电压依存性。未进行固定电荷向第二绝缘膜107的蓄积。使栅极电压以1V为单位自-5V至4V变化，在各个栅极电压下扫描漏极电压。图4的纵轴的漏极电流是晶体管装置在保持图1所示的剖面构造的状态下沿与纸面垂直的方向延伸时的每单位mm的电流值。获得了作为开关元件所期望的导通电阻及导通电流。图5是将漏极电压固定为10V来扫描栅极电压时的特性。在图中示出了三条曲线，但它们表示的是使蓄积于第二绝缘膜107的负的固定电荷116变化的情况。假设在栅极电极109下部的第二绝缘膜107中，以在纵向、横向上皆均匀地分布的方式蓄积有负的固定电荷116，则图5的曲线表示每单位体积的负电荷密度自左起为0、1×1019cm-3、2×1019cm-3的情况。随着负电荷向第二绝缘膜的蓄积量增大，电流电压特性向正的栅极电压侧偏移，且在负电荷密度为2×1019cm-3时，阻断漏极电流的阈值电压成为3.4V，作为阈值电压超过3V的大功率开关，可实现所期望的常关特性。
在图1所示的本申请第一发明的第一实施例的一个优选形态中，第一绝缘膜106使用由下层为氧化铝、上层为氧化硅所构成的层叠膜。氧化铝在与氮化物半导体层的界面中不易产生界面陷阱能阶，因此当对栅极电极施加正电压而使信道区域的传导电子数量增加来增大流动的电流时，不易受到信道区域的氮化物半导体与第一绝缘膜之间所存在的界面中的界面陷阱能阶的影响。其结果，可获得作为开关的重要特性之一的导通电阻优异的纵向氮化物半导体晶体管装置。
图6是表示由本申请第一发明的第二实施例提供的纵向氮化物半导体晶体管装置的剖面图。直到在基板100上形成漂移层101、阻挡层102、开口部103、第一氮化物半导体层104、第二氮化物半导体层205为止，与本申请第一发明的第一实施例相同。其后，沉积场绝缘膜218，并将栅极电极形成部的场绝缘膜218去除，进而对第二氮化物半导体层205进行蚀刻来减小厚度。对于场绝缘膜218，可使用氧化铝、氧化硅、氮化硅或它们的多层膜等。继而，依次沉积第一绝缘膜206、第二绝缘膜207、第三绝缘膜208，最后形成栅极电极209。在本实施例的晶体管装置中，由于栅极电极形成部分的第二氮化物半导体层205变薄而极化电荷的影响减弱，因此在导电层213中被诱导的传导电子的数量变少，在第二绝缘膜207中蓄积固定电荷之前的阈值电压成为比本申请第一发明的第一实施例小的负电压。因此，可减少为了使阈值电压成为正电压来获得所期望的常关特性而在第二绝缘膜207中蓄积的负的固定电荷216的量。另一方面，通过使栅极电极209与源极电极111之间的第二氮化物半导体层保持原有厚度，在此部分的导电层214中被诱导的传导电子的数量不减少，因此可以低电阻获得自源极电极111向信道区域217的电连接。第二绝缘膜207以在膜中包含如下的电荷陷阱的方式选择材料、成膜方法：所述电荷陷阱的能阶位于第一绝缘膜206的至少一部分的带隙的内侧且位于第三绝缘膜208的至少一部分的带隙的内侧，此方面与本申请第一发明的第一实施例相同。此外，也可在对场绝缘膜218的开口部的氮化物半导体层205进行了蚀刻之后将残留的场绝缘膜218去除，然后沉积第一绝缘膜206、第二绝缘膜207、第三绝缘膜208。另外，也可在栅极电极209形成之前形成主体电极110、源极电极111，例如首先形成主体电极110，继而沉积场绝缘膜218，在将源极电极形成部的场绝缘膜218去除之后形成源极电极111，继而在将栅极电极形成部的场绝缘膜218去除之后对第二氮化物半导体层205进行蚀刻，其后进行栅极部的工序直至形成栅极电极209。
图7是表示由本申请第一发明的第三实施例提供的纵向氮化物半导体晶体管装置的剖面图。在本实施例中，对阻挡层302使用在漂移层101上生长而成的p型氮化物半导体层或高电阻的氮化物半导体层，并通过蚀刻形成具有倾斜的开口部303，继而在开口部303的包含倾斜部的上表面生长第一氮化物半导体层304、第二氮化物半导体层305，然后在其上依次沉积第一绝缘膜306、第二绝缘膜307、第三绝缘膜308，接着在其上以覆盖开口部303的整个面的方式形成栅极电极309。其他与本申请第一发明的第一实施例相同。在本实施例中，导电层313的至少一部分形成于开口部303的倾斜部。所述倾斜部的导电层313形成信道区域317，自源极电极流出的传导电子自导电层314经由信道区域317并沿着箭头315流入漂移层101。如在所述第三现有例中所说明，当氮化物半导体的层叠结构的晶面方位自c轴方向偏离时，产生的极化减弱。因此，当在第二绝缘膜307中蓄积固定电荷之前进行比较时，阈值电压成为比本申请第一发明的第一实施例小的负电压。因此，可减少为了使阈值电压成为充分大的正电压来获得所期望的常关特性而在第二绝缘膜307中蓄积的负的固定电荷316的量。另外，在阈值电压的偏差成为问题的情况下，可通过针对每个晶体管调节在第二绝缘膜307中蓄积的电荷量来降低偏差。第二绝缘膜307以在膜中包含如下的电荷陷阱的方式选择材料、成膜方法：所述电荷陷阱的能阶位于第一绝缘膜306的带隙内侧且位于第三绝缘膜308的带隙的内侧，此方面与本申请第一发明的第一实施例相同。
图8是表示由本申请第一发明的第四实施例提供的纵向氮化物半导体晶体管装置的剖面图。在基板400上外延生长漂移层401。至此为止与本申请第一发明的第一实施例相同。继而，在漂移层401上生长具有p型的导电型的第三氮化物半导体层402、具有n型的导电型的第四氮化物半导体层403。在一个优选例中，使用GaN作为第三氮化物半导体层402及第四氮化物半导体层403。继而，形成贯通第四氮化物半导体层403、第三氮化物半导体层402而到达漂移层401的沟槽405。然后，以覆盖沟槽405的内部的方式，依次沉积第一绝缘膜406、第二绝缘膜407、第三绝缘膜408。关于所述绝缘膜的种类、性质、沉积方法，如本申请第一发明的第一实施例中所说明。此外，为了改善绝缘膜与氮化物半导体的界面的特性，也可在沟槽405的内部生长出薄的氮化物半导体层例如GaN层，之后，依次沉积第一绝缘膜406、第二绝缘膜407、第三绝缘膜408。通常，所述薄的氮化物半导体层的厚度在1nm至20nm的范围内选择。继而，以覆盖沟槽405的内表面的方式形成栅极电极409。以与用作主体区域的第三氮化物半导体层402电接触的方式设置主体电极410。然后，以与第四氮化物半导体层403及主体电极410电接触的方式设置源极电极411。主体电极410可出于将主体区域固定成与源极电极相同电位的目的设置，但也可不设置。漏极电极412设置于基板400的背面。此外，源极电极411的形成可在栅极电极409形成之前进行，例如可在形成第四氮化物半导体层403之后，首先形成主体电极410及源极电极411，继而形成沟槽405，进而沉积第一绝缘膜406、第二绝缘膜407、第三绝膜408，并形成栅极电极409。背面的漏极电极412也可在其他电极形成之前形成。
关于图8所示的本申请第一发明的第四实施例，可视为将图19所示的所述第四现有例中的栅极绝缘膜1305置换成了包括第一绝缘膜406、第二绝缘膜407、第三绝缘膜408的层叠膜。因此，晶体管的运行原理基本上与图19所示的第四现有例相同，自源极电极411流出的传导电子在第四氮化物半导体层403中沿着表示传导电子的流动的箭头414在沟槽方向上流动，进而经由包括倒置型的导电层413的信道区域417，沿表示传导电子的流动的箭头415的方向流入漂移层401，进而通过基板400而到达漏极电极412。另一方面，在图8所示的本申请第一发明的第四实施例中，通过在第二绝缘膜407中蓄积固定电荷416，可调节阈值电压，来消除信道区域417中的传导电子，并借此阻断源极电极411与漏极电极412之间的电流。尤其可在第二绝缘膜407中蓄积负的固定电荷416而使阈值电压成为正值。或者，在电荷蓄积前的阈值电压已经为正值的情况下，也可通过蓄积负电荷或正电荷而调节成所期望的阈值电压。或者，可通过针对每个晶体管调节蓄积电荷来降低蓄积前的阈值电压偏差。可通过对栅极电极409施加相对于源极电极411为正的电压，使电子经由隧穿第一绝缘膜406自导电层413注入第二绝缘膜407，而在第二绝缘膜407中蓄积固定电荷416。例如，当用通过PECVD而沉积的氮化硅作为第二绝缘膜407，用氧化硅作为第一绝缘膜406及第三绝缘膜408时，PECVD氮化硅膜包含能阶位于氧化硅的带隙的内侧的多个电荷陷阱，隧穿过第一绝缘膜406的电子被所述电荷陷阱捕捉。一经捕获的电荷由于能阶位于比包含氧化硅的第一绝缘膜406及第三绝缘膜408的传导带更深的能量中，因此几乎不会被再次释放，而是作为固定电荷滞留。或者，可通过对栅极电极409施加相对于源极电极411为负的电压，使电子经由隧穿第三绝缘膜408而自栅极电极409注入第二绝缘膜407。在此种情况下，减小第三绝缘膜408的厚度来促进隧穿。在绝缘膜407中蓄积正的固定电荷是通过空穴注入进行的时，这可通过自第三氮化物半导体层402或栅极电极409的空穴隧穿来实现，所述空穴隧穿受到选择适当的第一绝缘膜406与第三绝缘膜408的材料和厚度以及调节施加至栅极电极409与源极电极411的电压所支配。
图9是表示由本申请第一发明的第五实施例提供的纵向氮化物半导体晶体管装置的剖面图。本实施例与本申请第一发明的第四实施例的不同之处在于：在生长出具有p型的导电型的第三氮化物半导体层402之后，作为相当于第四氮化物半导体层的层，而形成包括第一氮化物半导体层503与第二氮化物半导体层504这两层的氮化物半导体层。此处，与本申请第一发明的第一实施例同样地，第二氮化物半导体层504至少包含带隙比第一氮化物半导体层503的至少一部分氮化物半导体大的氮化物半导体。例如，使用GaN作为第一氮化物半导体层503，使用AlGaN作为第二氮化物半导体层504。由此，在第二氮化物半导体层504与第一氮化物半导体层503的界面的第一氮化物半导体层503侧形成包含二维电子气的导电层514。由第一氮化物半导体层503与第二氮化物半导体层504这两层构成的氮化物半导体层，即便在不进行n型的掺质掺杂的情况下，也可利用极化电荷的效果在导电层514中诱导传导电子，因此实质上可获得n型的导电性，但也可为了促进朝向包括倒置型的导电层513的信道区域517的电子电流，而在第一氮化物半导体层503中掺杂n型的掺质。在本实施例的晶体管中，自源极电极411流出的传导电子经由导电层514、信道区域517，沿表示传导电子的流动的箭头515的方向流入漂移层401。
图10是表示由本申请第二发明的第一实施例提供的纵向氮化物半导体晶体管装置的剖面图。在基板600上外延生长漂移层601。基板600可使用n型导电性的GaN、SiC、Si等。在外延生长氮化物半导体的情况下，通过使氮化物半导体沿c轴方向生长可获得良好的结晶性。因此，基板600优选使用具有可获得向c轴方向的外延生长的晶面方位的单晶基板。例如，在使用晶体结构为六方晶的GaN基板或SiC基板的情况下，使用在c轴方向具有基板的晶面方位的单晶基板。在使用GaN基板的情况下，优选使用以外延结晶生长特别容易的Ga面为表面的基板。另外，在使用Si基板的情况下，若使用晶面方位为(111)的基板，则可获得氮化物半导体的向c轴方向的外延生长。在基板600与漂移层601之间，也可出于使漂移层601外延生长时的结晶性提高的目的而插入缓冲层。另外，漂移层601可用n型GaN、n型AlGaN、或具有组成倾斜的AlGaN等。在漂移层601的上部设置阻挡层602、第一氮化物半导体层604、第二氮化物半导体层605。阻挡层602是出于阻止传导电子的流动的目的而设置，但在其一部分设置不阻挡传导电子的流动的开口部603。开口部603的制作有各种方法。例如，可在漂移层601上的整个面形成阻挡层602，并通过湿式蚀刻或干式蚀刻将开口部603的部分去除，然后使第一氮化物半导体层604及第二氮化物半导体层605生长以填埋开口部603。在此种情况下，对于阻挡层602，使用在漂移层601上外延生长而成的p型GaN、p型AlGaN、掺杂有用于形成深陷阱能阶的掺质的高电阻氮化物半导体、绝缘膜、或者它们的层叠结构等。或者，也可在生长出漂移层601之后，通过离子注入将p型掺质选择性地导入至开口部以外的表面部分，并通过其后的热工序加以活化，从而形成包括p型层的阻挡层602。或者，也可在依次外延生长出漂移层601、包含p型氮化物半导体的阻挡层602、第一氮化物半导体层604、第二氮化物半导体层605之后，将n型掺质选择性地离子注入至开口部603，并通过其后的热工序加以活化，从而使开口部603的阻挡层602进行n型反转。第二氮化物半导体层605至少包含带隙比第一氮化物半导体层604的至少一部分氮化物半导体大的氮化物半导体。例如，使用GaN作为第一氮化物半导体层604，使用AlGaN作为第二氮化物半导体层605。由此，在第二氮化物半导体层605与第一氮化物半导体层604的界面的第一氮化物半导体层604侧形成包含二维电子气的导电层613(图10中由粗虚线表示)及导电层614(图10中由细虚线表示)。信道区域617在图10中由虚线椭圆表示。为了促进自信道区域617经由开口部603抵达漂移层601的电子传导，也可在第一氮化物半导体层604中掺杂n型掺质。以上工序与本申请第一发明的第一实施例相同。继而，在第二氮化物半导体层605上沉积场绝缘膜616，并将栅极电极形成部的场绝缘膜616去除。继而，沉积第四绝缘膜606，并在其上形成电荷蓄积用电极607。此时，理想的是如图10所示，以架设于场绝缘膜616所存在的部分上的方式形成电荷蓄积用电极607，从而使电荷蓄积用电极的上部的面积比下部的面积大。继而，在电荷蓄积用电极607上沉积第五绝缘膜608。电荷蓄积用电极607的周围由第四绝缘膜606及第五绝缘膜608覆盖，从而成为电浮动状态。在第四绝缘膜及第五绝缘膜中，可使用现有已知的绝缘体材料，例如氧化硅膜、氮化硅膜、氧化铝膜、氧化锆膜、氧化铪膜或者它们的层叠膜等。另外，作为电荷蓄积用电极607，不仅可使用金属层，还可使用掺杂有掺质的多晶硅。在此种情况下，掺质使用磷、砷、硼等。继而，在第五绝缘膜608上形成栅极电极609，以便与电荷蓄积用电极一起形成电容器。在第二氮化物半导体层605上形成源极电极611，以便相对于导电层614而获得低电阻的良好电连接。作为电极材料，例如使用由下层为Ti、上层为Al所构成的多层膜。另外，当在阻挡层602中使用p型氮化物半导体时，也可为了将电位固定而设置主体电极610。作为电极材料，例如使用Pd、Pt、Ni等。源极电极611形成为同时与主体电极610电接触。漏极电极612形成于基板600的背面。此外，主体电极610及源极电极611的形成可在栅极电极609形成之前进行，例如可在生长出第二氮化物半导体层605之后，首先形成主体电极610，继而沉积场绝缘膜616，将用于形成源极电极的部分的场绝缘膜616去除并形成源极电极611，继而将用于形成栅极电极的部分的场绝缘膜616去除，其后进行栅极部分的工序直至形成栅极电极609。背面的漏极电极612也可在其他电极形成之前形成。
接着，对由本申请第二发明的第一实施例提供的纵向氮化物半导体晶体管装置的运行原理进行说明。与本申请第一发明的第一实施例同样地，自源极电极流出的传导电子如表示传导电子的流动的箭头615所示，自导电层614、信道区域617经由开口部603流入漂移层601，进而通过基板600到达漏极电极612。另一方面，对栅极电极609施加的电压通过电容耦合，经由电荷蓄积用电极607传递至信道区域617，从而可使所述区域内的传导电子数量变化。信道区域617中的传导电子数量实质上成为零从而在源极电极611与漏极电极612之间流动的电流被阻断时的栅极电压为阈值电压，但所述电压的值可根据蓄积于电荷蓄积用电极607的电荷而变化。例如，当在电荷蓄积用电极607中蓄积负电荷时，电荷蓄积用电极607的相对于电子的势能被拉升。其结果，漏极电流的栅极电压依存性整体上向正的栅极电压方向偏移。若提供充分量的负电荷，则可实现具有正的阈值电压的常关动作。
接着，对本申请第二发明的第一实施例的向电荷蓄积用电极607的负电荷蓄积方法进行说明。可对栅极电极609施加与源极电极611相比为正的电压，使电子自第二氮化物半导体层605隧穿第四绝缘膜606，并注入电荷蓄积用电极607。在此种情况下，需要减小第四绝缘膜606的厚度，以便获得充分的穿隧电流。但若过薄，则所蓄积的负电荷因隧穿而再次释放。通常，第四绝缘膜606的厚度设为5nm至20nm的范围。另一方面，为了防止电荷蓄积用电极607中所蓄积的电荷因隧穿而再次释放，使第五绝缘膜608的厚度较厚，但若过厚，则栅极电极609与电荷蓄积用电极607的耦合电容会减弱，由栅极电压引起的信道区域617中的传导电子数量的变化会变小，电流的变化量会变小，因此晶体管的特性会劣化。通常，第五绝缘膜608的厚度设为10nm至40nm的范围。
作为在电荷蓄积用电极607中蓄积负电荷的另一方法，也可对栅极电极609施加与源极电极611相比为负的电压，使电子自栅极电极609隧穿第五绝缘膜608。在此种情况下，减小第五绝缘膜608的厚度以促进隧穿。此外，通过设计第四绝缘膜606及第五绝缘膜608的厚度等，使得电子自电荷蓄积用电极607向第二氮化物半导体层605的隧穿所导致的流出成为支配性的，也可在电荷蓄积用电极607中蓄积正电荷。进而，通过设计也可以使得在也对栅极电极609施加了与源极电极相比为正的电压的状态下，电子自电荷蓄积用电极607向栅极电极609的流出成为支配性的，从而在电荷蓄积用电极中蓄积正电荷。
图11是表示本申请第二发明的第一实施例中的各节点间的电容器的图。第一电容器630是导电层613与电荷蓄积用电极607之间的耦合电容。导电层613形成信道区域617，且传导电子的数量根据对栅极电极609施加的电压而变化。当在导电层613中积存有传导电子、即开关处于导通状态时以及当导电层613的传导电子耗尽且开关处于关断状态时，图11的第一电容器630的电容值不同，在导通状态下大，在关断状态下小。另一方面，第二电容器631是电荷蓄积用电极607与栅极电极609之间的耦合电容。此处，对开关处于接通状态的情况进行说明。在接通状态下，第一电容器630的值变大，但理想的是第二电容器631更大。由此，可提高在信道区域617中被诱导的传导电子数量对施加至栅极电极609的电压即栅极电压的依存性。在图10所示的本申请第二发明的第一实施例中，以架设于场绝缘膜616所存在的部分的方式形成电荷蓄积用电极607，从而第二电容器631的面积大于第一电容器630的面积。因此，即便在对第四绝缘膜606与第五绝缘膜608使用相同的介电常数及厚度的绝缘膜的情况下，也可与面积成比例地使第二电容器631比第一电容器630大，可获得作为开关的特性优异的晶体管装置。此外，也可为了使第二电容器631大于第一电容器630，而使第五绝缘膜608的介电常数比第四绝缘膜606大。
图12中示出由本申请第二发明的第二实施例提供的纵向氮化物半导体晶体管装置的剖面图与平面图。剖面图示出了A-A'剖面及B-B'剖面两者。与本发明的本申请第二发明的第一实施例的不同之处在于：设置有经由绝缘膜与电荷蓄积用电极607电容耦合的电荷注入用电极620。以下，将本电容器称为第三电容器632。例如，如图12的B-B'剖面图所示，电荷注入用电极620隔着第六绝缘膜619形成于电荷蓄积用电极607的下部。在此种情况下，第三电容器632是将第六绝缘膜619作为电容耦合膜而形成，第一电容器630是将第四绝缘膜606与第六绝缘膜619的层叠膜作为电容耦合膜而形成。若减小第六绝缘膜619的厚度，则通过经由第三电容器632的隧穿而进行的向电荷蓄积用电极607的电子注入将变得容易。另一方面，第一电容器630的电容耦合膜的厚度可利用第四绝缘膜606的厚度来调节。当制作电荷注入用电极620及第三电容器632时，可考虑各种变化形式。例如，也可不进行第六绝缘膜的形成，而在场绝缘膜616上形成电荷注入用电极620，并在其上形成第四绝缘膜，从而第一电容器630、第三电容器632均是将第四绝缘膜作为电容耦合膜来制作。在此种情况下，第三电容器632的电容耦合膜的厚度变厚，但可如图所示使第三电容器632具有边缘部621，通过在边缘部的电场集中而两个电极间的隧穿得到促进，因此，可相对容易地进行电子注入。或者，也可在电荷蓄积用电极607的上部形成电荷注入用电极620。在此种情况下，例如，若在形成电荷蓄积用电极607之后，在其上部形成第六绝缘膜620，进而在其上形成电荷注入用电极620，则可获得将第六绝缘膜620作为电容耦合膜的第三电容器632。继而，形成第五绝缘膜608，在其上形成栅极电极609。当保留形成有栅极电极609的部分的第六绝缘膜时，第二电容器631使用第五绝缘膜608与第六绝缘膜619的层叠膜作为电容耦合膜。或者，也可在将用于形成栅极电极609的部分的第六绝缘膜619去除之后形成第五绝缘膜608，在其上形成栅极电极609。在此种情况下，第二电容器631仅使用第五绝缘膜608作为电容耦合膜。在任一方法中，第一电容器630、第二电容器631、第三电容器632的电容耦合膜的种类及厚度均根据各自的用途而进行最优化。例如，第三电容器632的电容耦合膜的厚度有助于通过隧穿进行电荷注入。在不使用由边缘部中的电场集中带来的隧穿促进的情况下，通常，绝缘膜的厚度设为5nm至20nm的范围。另一方面，第一电容器630与第二电容器631的电容耦合膜的厚度优选为相对较厚，通常设为10nm至40nm的范围。此外，若同样在电荷蓄积用电极607的上部形成电荷注入用电极620的情况下，如果以覆盖电荷蓄积用电极607的上表面的端部等边缘部的方式形成电荷注入用电极620，则可利用边缘部的隧穿促进的效果。
在图12中，电荷蓄积用电极607是分离的各个指状物，且作为晶体管装置整体优选为包括多个分离的电荷蓄积用电极607。由此，即便在蓄积于电荷蓄积用电极607的电荷因局部的缺陷或破坏而泄漏，且阈值电压发生了变动的情况下，其影响所波及的范围也停留在个别的电荷蓄积用电极607中，因此，作为开关元件整体而言可尽可能地抑制关断状态下的漏极泄漏电流的增大。在图12中，各指状物分别包括一个电荷蓄积用电极607，但也可进一步细分而使各指状物包括多个电荷蓄积用电极607。此外，关于用来对电荷注入用电极620供电的垫，可对全部的电荷注入用电极620设置一个共用的垫，也可将电荷注入用电极620分开连接至多个垫。
图13表示本申请第二发明的第二实施例中的各节点间的电容器的等效电路。在本实施例中的节点间电容器的等效电路中，对图11所示的本申请第二发明的第一实施例追加第三电容器632。为了改善开关导通状态下的特性，理想的是使电容器631大于开关导通状态时的电容器630，为此，例如优选使电容器631的面积大于电容器630的面积，此与本申请第二发明的第一实施例相同。例如，如图12的A-A'剖面图及B-B'剖面图所示，通过以架设于场绝缘膜616所存在的部分的方式形成电荷蓄积用电极607，可使形成于电荷蓄积用电极607与栅极电极609之间的第二电容器631的面积比形成于电荷蓄积用电极607与导电层613之间的第一电容器630的面积大，从而即便用于第一电容器630与第二电容器631的介质膜具有相同的介电常数与厚度，也可使第二电容器631的电容值大。
接着，关于图13所示的第三电容器632的电容值，结合向电荷蓄积用电极607的电荷蓄积方法来进行说明。在本申请第二发明的第二实施例中，负电荷向电荷蓄积用电极607的蓄积是通过对电荷注入用电极620施加与栅极电极609相比为负的电压来进行。此时，由于电荷蓄积用电极607通过第二电容器631而与栅极电极609电容耦合，因此对电荷注入用电极620与电荷蓄积用电极607之间的第三电容器632施加电压，电子自电荷注入用电极620隧穿电容耦合膜，并流入电荷蓄积用电极607。当想要在电荷蓄积用电极607中储存正电荷的情况下，若对电荷注入用电极620施加与栅极电极609相比为正的电压，则通过隧穿第三电容器632的电容耦合膜，电子自电荷蓄积用电极607流出至电荷注入用电极620，其结果，正电荷被蓄积于电荷蓄积用电极607中。在任一方法中，电荷向电荷蓄积用电极607的蓄积均通过经由第三电容器632流动的电流来进行。此处，对在电荷蓄积用电极607中蓄积负电荷的情况更详细地进行说明。当对电荷注入用电极620施加与栅极电极609相比为负的电压时，通过使第二电容器631的电容值大于第三电容器632的电容值，栅极电极609与电荷蓄积用电极607的电容耦合变强，对第三电容器632即电荷注入用电极620与电荷蓄积用电极607之间施加更大的电压，因此可促进通过隧穿进行的电子自电荷注入用电极620向电荷蓄积用电极607的流入。电荷向电荷蓄积用电极607的蓄积可将源极电极的电位固定来进行。例如，使源极电极611与栅极电极609一起接地，并对电荷注入用电极620施加负电压。负电荷蓄积前的晶体管的阈值电压通常是负值，晶体管处于导通状态，因此，第一电容器630的电容值大。因此，电荷蓄积用电极607的电位通过第二电容器631与第一电容器630两者的电容耦合而被强力固定，因此对电荷注入用电极620施加的电压的大部分被施加至第三电容器632，促进了通过隧穿将电子注入至电荷蓄积用电极607。
图14是表示由本申请第二发明的第三实施例提供的纵向氮化物半导体晶体管装置的剖面图。在本实施例中，用在漂移层601上生长的p型氮化物半导体层或高电阻的氮化物半导体层作为阻挡层702，并通过蚀刻形成具有倾斜的开口部703，继而在开口部703的包含倾斜部的上表面生长第一氮化物半导体层704、第二氮化物半导体层705，然后在第二氮化物半导体层705上沉积场绝缘膜716，将栅极电极形成部的场绝缘膜716去除。继而，沉积第四绝缘膜706，在其上形成电荷蓄积用电极707。此时，理想的是以架设于场绝缘膜716所存在的部分的方式形成电荷蓄积用电极707，从而扩大电荷蓄积用电极707的上部的面积。继而，在电荷蓄积用电极707上沉积第五绝缘膜708。其他与本申请第二发明的第一实施例相同。在本实施例中，导电层713的至少一部分形成于开口部703的倾斜部。所述倾斜部的导电层713形成信道区域717，自源极电极流出的传导电子自导电层714经由信道区域717并沿着表示传导电子的流动的箭头715流入漂移层601。如在所述第三现有例中所说明，当氮化物半导体的层叠结构的晶面方位自c轴方向偏离时，产生的极化减弱。因此，当在电荷蓄积用电极中蓄积电荷之前进行比较时，用于使信道区域717内的传导电子实质上消失来阻断源极电极611与漏极电极612之间的电流的阈值电压是比本申请第二发明的第一实施例小的负电压。因此，可减少为了获得所期望的常关特性而需储存在电荷蓄积用电极707中的负电荷量。在电荷蓄积用电极707中蓄积负电荷及正电荷的方法可与上述有关本申请第二发明的第一实施例的负电荷蓄积方法一样。或者，在如本申请第二发明的第二实施例那样使用电流注入用电极的情况下，可与上述有关本申请第二发明的第二实施例的电荷蓄积方法同样地进行。
图15表示由本申请第二发明的第四实施例提供的纵向氮化物半导体晶体管装置的剖面图。在基板800上依次生长漂移层801、具有p型的导电型的第三氮化物半导体层802、具有n型的导电型的第四氮化物半导体层803。至此为止，与本申请第一发明的第四实施例相同。继而，沉积场绝缘膜816并在栅极电极形成部形成开口之后，将所述开口作为掩模，形成贯通第四氮化物半导体层803、第三氮化物半导体层802而到达漂移层801的沟槽805。继而，以覆盖沟槽805的内部的方式形成第四绝缘膜806。出于改善绝缘膜与氮化物半导体的界面的特性的目的，也可在沟槽805的内部生长出薄的氮化物半导体层、例如GaN层之后形成第四绝缘膜806。进而在沟槽803内部形成电荷蓄积用电极807，再形成第五绝缘膜808，并在其上形成栅极电极809。以与第三氮化物半导体层802电接触的方式设置主体电极810，以与第四氮化物半导体层803及主体电极810电接触的方式设置源极电极。另外，以自背面与基板800电接触的方式设置漏极电极。此外，如本申请第二发明的第一实施例中所说明，主体电极810及源极电极811可在栅极电极809形成之前形成。关于第四绝缘膜806、第五绝缘膜808、电荷蓄积用电极807的材料，也与本申请第二发明的第一实施例相同。
在图15所示的由本申请第二发明的第四实施例提供的纵向氮化物半导体晶体管装置中，与本申请第一发明的第四实施例同样地，自源极电极811流出的传导电子在第四氮化物半导体层803中沿着表示传导电子的流动的箭头814在沟槽方向上流动，进而经由包括倒置型的导电层813的信道区域817，在表示传导电子的流动的箭头815的方向上流入漂移层801，进而通过基板800而到达漏极电极812。另一方面，在图15所示的本申请第二发明的第四实施例中，通过在电荷蓄积用电极807中蓄积电荷，可调节用于使信道区域817的传导电子实质上消失来阻断源极电极811与漏极电极812之间的电流的阈值电压，尤其可在电荷蓄积用电极807中蓄积负电荷而使阈值电压为正值。或者，在电荷蓄积前的阈值电压已经为正值的情况下，也可通过蓄积负电荷或正电荷而将阈值电压调节成所期望的值。或者，可通过针对每个晶体管调节蓄积电荷来降低阈值电压偏差。
负电荷在电荷蓄积用电极807中的蓄积可通过电子自导电层813、第四氮化物半导体层803或漂移层801隧穿第四绝缘膜806流入到电荷蓄积用电极807来完成，且这可通过对栅极电极809施加相对于源极电极811为正的电压来实现。若第五绝缘膜808够薄，则也可通过经由第五绝缘膜808隧穿，使电子自栅极电极809流入到电荷蓄积用电极807，从而在电荷蓄积用电极807中蓄积负电荷，且这可通过对栅极电极809施加相对于源极电极811为负的电压来实现。另一方面，向电荷蓄积用电极807蓄积正电荷可通过以下方式进行：通过设计第四绝缘膜806及第五绝缘膜808的厚度，使得在对栅极电极809施加了与源极电极811相比为负电压的状态下，电子自电荷蓄积用电极807向第三氮化物半导体层802的隧穿、或空穴自第三氮化物半导体层802向电荷蓄积用电极807的隧穿成为支配性的。或者，可通过以下方式进行：通过设计第四绝缘膜806及第五绝缘膜808的厚度，使得在对栅极电极809施加了与源极电极811相比为正电压的状态下，电子自电荷蓄积用电极807向栅极电极809的隧穿成为支配性的。
作为在电荷蓄积用电极807中蓄积电荷的另一方法，也可如本申请第二发明的第二实施例那样设置电荷注入用电极，并与上述有关本申请第二发明的第二实施例中所说明的电荷蓄积方法同样地进行。
与本申请第二发明的第一实施例及第二实施例的情况同样地，如图15所示，以架设于场绝缘膜816所存在的部分的方式形成电荷蓄积用电极807，从而增大形成于电荷蓄积用电极807与栅极电极809之间的电容器的面积，将有利于改善晶体管作为开关的特性。
图16表示由本申请第二发明的第五实施例提供的纵向氮化物半导体晶体管装置的剖面图。本实施例与本申请第二发明的第四实施例的不同之处在于：在生长出具有p型的导电型的第三氮化物半导体层802之后，作为相当于第四氮化物半导体层的层而形成由第一氮化物半导体层903与第二氮化物半导体层904这两层所构成的氮化物半导体层。此处，与本申请第二发明的第一实施例同样地，第二氮化物半导体层904至少包含带隙比第一氮化物半导体层903的至少一部分氮化物半导体大的氮化物半导体。例如，使用GaN作为第一氮化物半导体层903，使用AlGaN作为第二氮化物半导体层904。由此，在第二氮化物半导体层904与第一氮化物半导体层903的界面的第一氮化物半导体层903侧形成包含二维电子气的导电层914。由第一氮化物半导体层903与第二氮化物半导体层904这两层所构成的氮化物半导体层即便在不进行n型的掺质掺杂的情况下，也可利用极化电荷的效果在导电层914中诱导传导电子，实质上可获得n型的导电性，但为了促进朝向包括倒置型的导电层913的信道区域917的电子电流也可在第一氮化物半导体层903中掺杂n型的掺质。在本实施例的晶体管中，自源极电极811流出的传导电子经由导电层914、信道区域917，沿表示传导电子的流动的箭头915的方向流入漂移层801。
在以上实施例中，对作为氮化物半导体而使用GaN及AlGaN的情况进行了说明，但也可使用其他氮化物半导体，例如InN、InGaN、InAlN等包含In的氮化物半导体。或者，也可使用材料或组成不同的氮化物半导体的层叠结构。尤其是在本申请第一发明的第一、第二、第三、第五实施例以及本申请第二发明的第一、第二、第三、第五实施例中，可采用第一氮化物半导体层的主要部分由带隙小的氮化物半导体形成、第二氮化物半导体层的主要部分由带隙大的氮化物半导体形成的方式来选择材料及组成。
在本申请第一发明的第一、第二、第三、第五实施例以及本申请第二发明的第一、第二、第三、第五实施例中，例如也可将第一氮化物半导体层设为GaN，且将第二氮化物半导体层设为以AlGaN为下层、以GaN为上层的两层结构。AlGaN的带隙比作为第一氮化物半导体的GaN大，作为主要部分发挥功能，而上层的GaN作为保护膜，以避免容易被氧化的Al原子暴露至表面。
[工业上的可利用性]
本发明的纵向氮化物半导体晶体管装置主要可有效地用作电源电路等使用的电源开关。另外，通过本发明所提供的阈值电压的调整方法，作为开关而可实现所期望的常关动作。

Claims (20)

1.一种纵向氮化物半导体晶体管装置，其特征在于，包括：
由氮化物半导体构成的漂移层；
由氮化物半导体构成的信道区域，与所述漂移层电连接；
源极电极，电接触所述信道区域的与所述漂移层相反的一侧；
漏极电极，与所述漂移层电接触；
栅极绝缘膜，接近所述信道区域；以及
栅极电极，设置于所述栅极绝缘膜的与所述信道区域相反的一侧，
所述栅极绝缘膜至少包括位于所述信道区域侧的第一绝缘膜、比第一绝缘膜更靠所述栅极电极侧的第二绝缘膜、以及比第二绝缘膜更靠所述栅极电极侧的第三绝缘膜，
所述第二绝缘膜具有能阶位于所述第一绝缘膜与所述第三绝缘膜两者的带隙的内侧的电荷陷阱，
通过蓄积于所述电荷陷阱的电荷来调整阈值电压，所述阈值电压用于利用施加至所述栅极电极的电压而使所述信道区域的传导载流子实质上消失，来阻断在所述源极电极与所述漏极电极之间流动的电流。
2.根据权利要求1所述的纵向氮化物半导体晶体管装置，其特征在于，通过蓄积于所述电荷陷阱的所述电荷而将所述阈值电压调整为正值。
3.根据权利要求1所述的纵向氮化物半导体晶体管装置，其特征在于，还包括：
阻挡层，出于阻止所述电流的目的而设置于所述漂移层上；
第一氮化物半导体层，设置于所述阻挡层上；以及
第二氮化物半导体层，设置于所述第一氮化物半导体层上，
所述第二氮化物半导体层至少包含带隙比所述第一氮化物半导体层的至少一部分氮化物半导体大的氮化物半导体，
在所述第二氮化物半导体层与所述第一氮化物半导体层的界面的所述第一氮化物半导体层侧形成有导电层，
所述信道区域包括所述导电层的至少一部分，
所述阻挡层具有开口部，
所述第一氮化物半导体层经由所述开口部而与所述漂移层电连接，
在所述源极电极与所述漏极电极之间流动的所述电流实质上经由所述开口部流动。
4.根据权利要求3所述的纵向氮化物半导体晶体管装置，其特征在于，所述第一氮化物半导体层至少包括GaN层，所述第二氮化物半导体层至少包含AlxGa1-xN，0＜x≤1。
5.根据权利要求1所述的纵向氮化物半导体晶体管装置，其特征在于，还包括：
第三氮化物半导体层，设置于所述漂移层上，且具有与所述漂移层相反的导电型；以及
第四氮化物半导体层，设置于所述第三氮化物半导体层上，且通过掺质掺杂或极化电荷而具有实质上与所述漂移层相同的导电型，
所述源极电极与所述第四氮化物半导体层电连接，
形成有贯通所述第四氮化物半导体层与所述第三氮化物半导体层而到达所述漂移层的沟槽，
所述栅极绝缘膜的至少一部分直接或隔着薄的氮化物半导体层而形成于所述沟槽的内表面中的所述第三氮化物半导体层的侧面，
在所述第三氮化物半导体层的所述侧面与所述栅极绝缘膜之间直接或隔着所述薄的氮化物半导体层而形成的界面的、所述第三氮化物半导体层的所述侧面的一侧形成有倒置型的导电层，
所述栅极电极的至少一部分形成于所述栅极绝缘膜的与所述倒置型的导电层相反的一侧，
所述信道区域包括所述倒置型的导电层的至少一部分。
6.根据权利要求1至5中任一项所述的纵向氮化物半导体晶体管装置，其特征在于，所述第二绝缘膜包括氮化硅、氧化铪与氧化锆中的至少一个膜。
7.根据权利要求1至5中任一项所述的纵向氮化物半导体晶体管装置，其特征在于，所述第一绝缘膜及所述第三绝缘膜均包括氧化硅与氧化铝中的至少一个膜。
8.一种纵向氮化物半导体晶体管装置，其特征在于，包括：
由氮化物半导体构成的漂移层；
由氮化物半导体构成的信道区域，与所述漂移层电连接；
源极电极，电接触所述信道区域的与所述漂移层相反的一侧；
漏极电极，与所述漂移层电接触；
第四绝缘膜，接近所述信道区域；
电荷蓄积用电极，设置于所述第四绝缘膜的与所述信道区域相反的一侧；
第五绝缘膜，设置于所述电荷蓄积用电极的与所述第四绝缘膜相反的一侧；以及
栅极电极，设置于所述第五绝缘膜的与所述电荷蓄积用电极相反的一侧，
通过蓄积于所述电荷蓄积用电极的电荷来调整阈值电压，所述阈值电压用于利用施加至所述栅极电极的电压而使所述信道区域的传导载流子实质上消失，来阻断在所述源极电极与所述漏极电极之间流动的电流。
9.根据权利要求8所述的纵向氮化物半导体晶体管装置，其特征在于，所述电荷蓄积用电极包括横向地排列且电绝缘的多个电极。
10.根据权利要求8所述的纵向氮化物半导体晶体管装置，其特征在于，通过蓄积于所述电荷蓄积用电极的电荷而将所述阈值电压调整为正电压。
11.根据权利要求8所述的纵向氮化物半导体晶体管装置，其特征在于，在导通状态下，形成于所述信道区域与所述电荷蓄积用电极之间的第一电容器的电容值比形成于所述栅极电极与所述电荷蓄积用电极之间的第二电容器的电容值小。
12.根据权利要求11所述的纵向氮化物半导体晶体管装置，其特征在于，还包括与所述电荷蓄积用电极形成第三电容器的电荷注入用电极，向所述电荷蓄积用电极的所述电荷的蓄积是通过经由所述第三电容器流动的电流来进行。
13.根据权利要求12所述的纵向氮化物半导体晶体管装置，其特征在于，在所述电荷注入用电极上的至少一部分具有第六绝缘膜，且所述电荷蓄积用电极形成于所述第六绝缘膜上的至少一部分，将所述第六绝缘膜作为电容耦合膜而在所述电荷蓄积用电极与所述电荷注入用电极之间形成所述第三电容器。
14.根据权利要求12所述的纵向氮化物半导体晶体管装置，其特征在于，所述第三电容器的电容值比所述第二电容器的电容值小。
15.根据权利要求8所述的纵向氮化物半导体晶体管装置，其特征在于，还包括：
阻挡层，出于阻止所述电流的目的而设置于所述漂移层上；
第一氮化物半导体层，设置于所述阻挡层上；以及
第二氮化物半导体层，设置于所述第一氮化物半导体层上，
所述第二氮化物半导体层至少包含带隙比所述第一氮化物半导体层的至少一部分氮化物半导体大的氮化物半导体，
在所述第二氮化物半导体层与所述第一氮化物半导体层的界面的第一氮化物半导体层侧形成有导电层，
所述信道区域包括所述导电层的至少一部分，
所述阻挡层具有开口部，
所述第一氮化物半导体层经由所述开口部与所述漂移层电连接，
所述源极电极与所述漏极电极之间的所述电流实质上经由所述开口部流动。
16.根据权利要求15所述的纵向氮化物半导体晶体管装置，其特征在于，所述第一氮化物半导体层至少包括GaN层，所述第二氮化物半导体层至少包含AlxGa1-xN，0＜x≤1。
17.根据权利要求8所述的纵向氮化物半导体晶体管装置，其特征在于，还包括：
第三氮化物半导体层，设置于所述漂移层上，且具有与所述漂移层相反的导电型；以及
第四氮化物半导体层，设置于所述第三氮化物半导体层上，且通过掺质掺杂或极化电荷而具有实质上与所述漂移层相同的导电型，
所述源极电极与所述第四氮化物半导体层电连接，
形成有贯通所述第四氮化物半导体层与所述第三氮化物半导体层而到达所述漂移层的沟槽，
所述第四绝缘膜的至少一部分直接或隔着薄的氮化物半导体层而形成于所述沟槽的内表面中的所述第三氮化物半导体层的侧面，
在所述第三氮化物半导体层的所述侧面与所述第四绝缘膜之间直接或隔着所述薄的氮化物半导体层而形成的界面的、所述第三氮化物半导体层的所述侧面的一侧形成有倒置型的导电层，
所述电荷蓄积用电极的至少一部分形成于所述第四绝缘膜的与所述倒置型的导电层相反的一侧，
所述信道区域包括所述倒置型的导电层的至少一部分。
18.根据权利要求8所述的纵向氮化物半导体晶体管装置，其特征在于，所述第四绝缘膜及所述第五绝缘膜均包括氧化硅与氧化铝中的至少一个膜。
19.根据权利要求8所述的纵向氮化物半导体晶体管装置，其特征在于，所述栅极电极、所述源极电极以及所述漏极电极独立地与封装的外部引脚连接，电荷注入用电极不与封装的外部引脚连接。
20.根据权利要求8所述的纵向氮化物半导体晶体管装置，其特征在于，所述电荷注入用电极和所述栅极电极与封装的同一外部引脚连接。
CN202011230488.9A 2020-01-16 2020-11-06 纵向氮化物半导体晶体管装置 Pending CN113140629A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-005312 2020-01-16
JP2020005312A JP2021114496A (ja) 2020-01-16 2020-01-16 縦型窒化物半導体トランジスタ装置

Publications (1)

Publication Number Publication Date
CN113140629A true CN113140629A (zh) 2021-07-20

Family

ID=76809872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011230488.9A Pending CN113140629A (zh) 2020-01-16 2020-11-06 纵向氮化物半导体晶体管装置

Country Status (4)

Country Link
US (1) US11489050B2 (zh)
JP (1) JP2021114496A (zh)
CN (1) CN113140629A (zh)
TW (1) TWI789636B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551584A (zh) * 2022-04-22 2022-05-27 绍兴中芯集成电路制造股份有限公司 氮化镓基异质结场效应晶体管及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398885B2 (ja) * 2019-05-30 2023-12-15 ローム株式会社 窒化物半導体装置およびその製造方法
WO2023223590A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ
WO2023223588A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ
DE102022209800A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterelemente mit Feldabschirmung durch Polarisationsdotierung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5122165B2 (ja) * 2007-03-20 2013-01-16 株式会社豊田中央研究所 半導体装置とその製造方法
TW200849494A (en) * 2007-06-08 2008-12-16 Nanya Technology Corp Vertical NROM cell and method for fabricating the same
CN103189992A (zh) * 2010-11-04 2013-07-03 住友电气工业株式会社 半导体器件及其制造方法
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
US10312361B2 (en) * 2011-06-20 2019-06-04 The Regents Of The University Of California Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US8937338B2 (en) 2011-06-20 2015-01-20 The Regents Of The University Of California Current aperture vertical electron transistors with ammonia molecular beam epitaxy grown P-type gallium nitride as a current blocking layer
US8772144B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
JP5646569B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置
TWI517475B (zh) * 2013-03-28 2016-01-11 南臺科技大學 垂直式氮化物發光二極體的製造方法
KR20150007546A (ko) * 2013-07-11 2015-01-21 서울반도체 주식회사 p형 갈륨나이트라이드 전류장벽층을 갖는 수직형 트랜지스터 및 그 제조방법
JP6260435B2 (ja) * 2014-04-25 2018-01-17 株式会社デンソー 半導体装置およびその製造方法
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6444789B2 (ja) * 2015-03-24 2018-12-26 株式会社東芝 半導体装置及びその製造方法
JP2017123383A (ja) * 2016-01-06 2017-07-13 白田　理一郎 窒化物半導体トランジスタ装置
GB2547661A (en) * 2016-02-24 2017-08-30 Jiang Quanzhong Layered vertical field effect transistor and methods of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551584A (zh) * 2022-04-22 2022-05-27 绍兴中芯集成电路制造股份有限公司 氮化镓基异质结场效应晶体管及其制造方法

Also Published As

Publication number Publication date
JP2021114496A (ja) 2021-08-05
US11489050B2 (en) 2022-11-01
TW202129970A (zh) 2021-08-01
TWI789636B (zh) 2023-01-11
US20210226019A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
US20210351288A1 (en) Semiconductor structure having both enhancement mode group iii-n high electron mobility transistors and depletion mode group iii-n high electron mobility transistors
US10756207B2 (en) Lateral III-nitride devices including a vertical gate module
TWI789636B (zh) 縱向氮化物半導體電晶體裝置
JP6066933B2 (ja) 半導体デバイスの電極構造
US9601609B2 (en) Semiconductor device
US20150115323A1 (en) Semiconductor device
WO2012063529A1 (ja) 半導体装置およびその製造方法
JP2021114496A5 (zh)
US10847644B2 (en) Gallium nitride transistor with improved termination structure
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
KR20120016046A (ko) 역확산 억제 구조
CN116325158A (zh) 包含耗尽层的iii族氮化物器件
JP2017123383A (ja) 窒化物半導体トランジスタ装置
US11594625B2 (en) III-N transistor structures with stepped cap layers
JP7406774B2 (ja) 窒化物半導体トランジスタ装置
KR20130082306A (ko) 고전자이동도 트랜지스터 및 그 제조방법
US20230197793A1 (en) Field-effect transistor device
JP7141046B2 (ja) 窒化物半導体トランジスタ装置
US20230049364A1 (en) Transistor device and method for producing thereof
US9054171B2 (en) HEMT semiconductor device
JP2020127025A (ja) 半導体装置
JP2015170776A (ja) 窒化物半導体積層体および電界効果トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination