CN113140449B - 基于铁电材料的半导体掺杂方法 - Google Patents

基于铁电材料的半导体掺杂方法 Download PDF

Info

Publication number
CN113140449B
CN113140449B CN202110408852.4A CN202110408852A CN113140449B CN 113140449 B CN113140449 B CN 113140449B CN 202110408852 A CN202110408852 A CN 202110408852A CN 113140449 B CN113140449 B CN 113140449B
Authority
CN
China
Prior art keywords
ferroelectric
doping
metal
semiconductor
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110408852.4A
Other languages
English (en)
Other versions
CN113140449A (zh
Inventor
刘艳
周久人
唐建
韩根全
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110408852.4A priority Critical patent/CN113140449B/zh
Publication of CN113140449A publication Critical patent/CN113140449A/zh
Priority to PCT/CN2021/140545 priority patent/WO2022217964A1/zh
Application granted granted Critical
Publication of CN113140449B publication Critical patent/CN113140449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于铁电材料的半导体掺杂方法,主要解决现有掺杂方法精度低、均匀性差及对半导体材料有晶格损伤的问题。其实现方案是:1)使用包含不同的铁电元素的气体作为前驱体,利用原子层淀积工艺在半导体衬底上生长一层5‑15nm厚的相应铁电材料;2)使用不同的金属靶材,利用磁控溅射工艺在铁电材料上生长一层50‑100nm的相应金属电极;3)在金属电极上施加正脉冲电压或负脉冲电压,以控制铁电材料的剩余极化电荷,在半导体衬底中诱导出相应的电子或空穴,完成对半导体的掺杂。本发明提高了半导体材料的掺杂精度、掺杂均匀性及掺杂浓度,避免了对半导体材料的晶格损伤,可用于微电子器件的制备。

Description

基于铁电材料的半导体掺杂方法
技术领域
本发明属于微电子技术领域,特别涉及一种半导体掺杂方法,可用于微电子器件制备。
背景技术
作为微电子技术中最重要的技术之一,半导体掺杂技术是当今几乎所有微电子器件得以实现的根本原因,如二极管、双极型晶体管和场效应晶体管。通过掺杂技术可以使得半导体的电导率发生巨大的变化,并且根据掺杂剂的不同可以实现n型以及p型两种导电状态,这是半导体器件能够实现各类功能的前提条件。
对于传统的半导体材料一般通过掺杂剂扩散或离子注入来进行掺杂。其中:
使用掺杂剂扩散工艺需要在高温条件下进行,并且在掺杂过程中不能进行掺杂剂浓度及掺杂深度的独立控制,即难以实现较高的精度。同时由于扩散的各向异性而导致掺杂会出现侧向扩散这一现象,并导致掺杂浓度分布不均匀。随着晶体管尺寸进入纳米级,由于固溶度极限的限制导致纳米结构的器件中只能存留少量掺杂剂,即无法在半导体中产生较高的掺杂浓度,从而导致器件在阈值电压方面发生变化,同时对电路设计造成了一定困难。
离子注入是通过调整离子的能量和剂量来确定掺杂剂的轮廓分布,通过退火来产生陡峭的掺杂剂分布。但通过离子注入进行掺杂无法实现较深的注入,在注入后会对半导体晶格产生损伤,且即使通过退火也无法完全修复损伤。同时在离子注入过程中会产生电离杂质,破坏界面质量。
近些年,为解决上述化学掺杂方法中所存在的不足,电学掺杂技术被提出并应用于半导体掺杂领域中,如功函数掺杂及外加偏置掺杂。其中功函数掺杂利用金属与半导体的功函数差产生载流子,具有非易失性。但其功函数随金属电极的确立而被固定,使得这种掺杂方法并不具备可重构性。而外加偏置掺杂利用金属与半导体界面的电场形成载流子,虽说具有可重构性。但外加偏置需要一直被施加于器件之上,一旦撤去外加偏置电压,则掺杂效果会立即消失,因此这种掺杂方法并不具备非易失性。
以上这些问题的出现均制约了纳米级晶体管的发展。
发明内容
本发明的目的在于针对上述已有技术的不足,提供一种基于铁电材料的半导体掺杂方法,以提高半导体材料的掺杂精度、掺杂均匀性及掺杂浓度,避免对半导体材料的晶格损伤及引入电离杂质,实现掺杂后器件的可重构性及非易失性。
为实现上述目的,本发明的实现步骤包括如下:
(1)使用包含不同的铁电元素的气体作为前驱体,利用原子层淀积工艺在半导体衬底上生长一层3-15nm厚的相应铁电材料;
(2)使用不同的金属靶材,利用磁控溅射工艺在铁电材料上生长一层50-100nm的相应金属电极;
(3)在金属电极上施加脉冲电压控制铁电材料的剩余极化电荷,以在半导体衬底中诱导出相应的电子或空穴,完成对半导体的掺杂。
进一步,所述衬底采用Si、Ge、SiGe、GaN、GaAs、SOI、GOI、二维材料和碳纳米管中的任意一种。
进一步,常用的铁电元素包括Hf、Zr、Al中的任意一种。
进一步,所述铁电层为HZO、Al2O3、HfO2、ZrO2、BaTiO3、Cd2Nb2O7、BiFeO3、SBT、ZnSnO3和PVDF中的任意一种。
进一步,所述金属电极采用金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽中的任意一种。
进一步,所述(3)中在金属电极上施加脉冲电压控制铁电材料的剩余极化电荷,是通过在金属电极上施加正向脉冲电压或负向脉冲电压实现:
若在金属电极上施加正向脉冲电压,使得铁电材料发生向下的极化翻转,在铁电层中获得正的剩余极化电荷,以在衬底中诱导出电子,完成衬底的n型掺杂;
若在金属电极上施加负向脉冲电压,使得铁电材料发生向上的极化翻转,在铁电层中获得负的剩余极化电荷,以在衬底中诱导出空穴,完成衬底的p型掺杂。
本发明与现有技术相比,具有如下优点:
本发明由于利用了铁电材料的极化特性对半导体衬底进行掺杂,相较现有技术采用的化学掺杂及电学掺杂方法,不仅提高了半导体材料的掺杂精度、掺杂均匀性及掺杂浓度,而且避免对半导体材料的晶格损伤及引入电离杂质,从而可实现掺杂后器件的可重构性及非易失性。
附图说明
图1为本发明实现流程示意图。
图2为本发明施加脉冲后的铁电层极化方向示意图。
图3为本发明施加脉冲后的衬底掺杂效果示意图。
具体实施方式
为了使本发明的目的及优点更加清楚明白,以下结合附图和实施例对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用于以解释本发明,并不用于限定本发明。
参照图1,本发明制作基于铁电材料的半导体掺杂方法,给出如下三种实施例。
实施例1:基于ZrO2材料和TaN电极的Si衬底n型掺杂方法。
步骤1:选择衬底。
本实例选择无掺杂硅片作为衬底1,如图1(a)。
步骤2:淀积铁电层。
将硅衬底1放入反应腔,利用原子层淀积工艺,以四(二甲氨基)锆作为前驱体锆源,H2O或O3为前驱体氧源,以N2作为吹扫气体,以250℃作为反应温度,在硅衬底1表面淀积形成5nm厚的ZrO2铁电层2,如图1(b)。
步骤3:淀积金属电极层。
利用反应溅射工艺,先用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下,使用Ta作为靶材对ZrO2铁电层2表面进行溅射,形成50nm厚的TaN金属层3,如图1(c)。
步骤4:刻蚀形成电极。
利用刻蚀工艺,采用氯基原子团作为刻蚀剂,在光刻胶的掩蔽作用下,将金属电极层和铁电层四周多余部分刻蚀掉。
步骤5:施加正向脉冲电压,诱导出电子。
5.1)在刻蚀后的金属电极上施加正向脉冲电压,使得铁电材料发生向下的极化翻转,并在ZrO2铁电层中保持有相当大的剩余极化,如图2(a);
5.2)基于铁电层中保持的剩余极化,通过电场作用,在衬底中诱导出电子,完成衬底Si的n型掺杂,如图3(a)。
实施例2:制作基于HfO2材料和TiN电极的Ge衬底p型掺杂方法。
步骤一:选择衬底。
本实例选择无掺杂锗片作为衬底1,如图1(a)。
步骤二:淀积铁电层。
将锗衬底1放入反应腔,利用原子层淀积工艺,设置以HfCl4作为前驱体铪源,H2O或O3为前驱体氧源,以N2作为吹扫气体,以260℃为反应温度的工艺条件,在锗衬底1表面淀积形成10nm厚的HfO2铁电层2,如图1(b)。
步骤三:淀积金属电极层。
利用反应溅射工艺,先使用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下,使用Ti作为靶材对HfO2铁电层2表面进行溅射形成80nm厚的TiN金属层3,如图1(c)。
步骤四:刻蚀形成电极。
利用刻蚀工艺,采用氯基原子团作为刻蚀剂,在光刻胶的掩蔽作用下,将TiN金属电极层和铁电层四周的多余部分刻蚀掉。
步骤五:施加负向脉冲电压,诱导出空穴。
5a)在刻蚀后的金属电极上施加负向脉冲电压,使得铁电材料发生向上的极化翻转,并在HfO2铁电层中保持有相当大的剩余极化,如图2(b);
5b)基于铁电层中保持的剩余极化,通过电场作用,在衬底中诱导出空穴,完成Ge衬底的p型掺杂,如图3(b)。
实施例3:制作基于HZO材料和W电极的SiGe衬底n型掺杂方法。
步骤A:选择衬底。
本实例选择无掺杂SiGe作为衬底1,如图1(a)。
步骤B:淀积铁电层。
将SiGe衬底1放入反应腔,利用原子层淀积工艺,在以HfCl4作为前驱体铪源,以四(二甲氨基)锆作为前驱体锆源,H2O或O3为前驱体氧源,以N2作为吹扫气体,以260℃为反应温度的工艺条件下,在SiGe衬底1表面淀积形成15nm厚的HZO铁电层2,其中Hf与Zr组分比为1:1,如图1(b)。
步骤C:淀积金属电极层。
C1)用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr;
C2)利用反应溅射工艺,在功率为350W,Ar压力5mTorr条件下,使用W作为靶材对HZO铁电层2表面进行溅射,形成100nm厚的W金属层3,如图1(c)。
步骤D:刻蚀形成电极。
利用刻蚀工艺,采用氯基原子团作为刻蚀剂,在光刻胶的掩蔽作用下,将TiN金属电极层和铁电层四周的多余部分刻蚀掉。
步骤E:施加正向脉冲电压,诱导出电子。
E1)在刻蚀后的金属电极上施加正向脉冲电压,使得铁电材料发生向下的极化翻转,并在HZO铁电层中保持有相当大的剩余极化,如图2(a);
E2)基于铁电层中保持的剩余极化,通过电场作用,在衬底中诱导出电子,完成SiGe衬底的n型掺杂,如图3(a)。
以上描述仅是本发明的具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变。例如半导体衬底除了上述的Si、Ge、SiGe以外,还包括GaN、GaAs、SOI、GOI、二维材料和碳纳米管。铁电材料除了上述的HZO、HfO2、ZrO2以外,还包括Al2O3、BaTiO3、Cd2Nb2O7、BiFeO3、SBT、ZnSnO3和PVDF。金属电极除了上述的氮化钽、氮化钛、金属钨以外,还包括金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽。但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
此外,还可通过使用本发明的基于铁电材料的半导体掺杂方法对金属电极施加不同的电压来调控半导体内的载流子浓度,使其折射率发生改变,进而可应用在光学领域,如在探测器、波导及探测波长方面。

Claims (7)

1.一种基于铁电材料的半导体掺杂方法,其特征在于,包括如下:
(1)使用包含不同的铁电元素的气体作为前驱体,利用原子层淀积工艺在半导体衬底上生长一层5-15nm厚的相应铁电材料;
(2)使用不同的金属靶材,利用磁控溅射工艺在铁电材料上生长一层50-100nm的相应金属电极;
(3)在金属电极上施加脉冲电压控制铁电材料的剩余极化电荷,以在半导体衬底中诱导出相应的电子或空穴,完成对半导体的掺杂。
2.如权利要求1所述的方法,其特征在于,衬底采用Si、Ge、SiGe、GaN、GaAs、SOI、GOI、二维材料和碳纳米管中的任意一种。
3.如权利要求1所述的方法,其特征在于,铁电层为HZO、Al2O3、HfO2、ZrO2、BaTiO3、Cd2Nb2O7、BiFeO3、SBT、ZnSnO3和PVDF中的任意一种。
4.如权利要求1所述的方法,其特征在于,金属电极采用金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽中的任意一种。
5.如权利要求1所述的方法,其特征在于,所述(3)中在金属电极上施加脉冲电压控制铁电材料的剩余极化电荷,是通过在金属电极上施加正向脉冲电压或负向脉冲电压实现:
若在金属电极上施加正向脉冲电压,使得铁电材料发生向下的极化翻转,在铁电层中获得正的剩余极化电荷,以在衬底中诱导出电子,完成衬底的n型掺杂;
若在金属电极上施加负向脉冲电压,使得铁电材料发生向上的极化翻转,在铁电层中获得负的剩余极化电荷,以在衬底中诱导出空穴,完成衬底的p型掺杂。
6.如权利要求1所述的方法,其特征在于,所述(1)中的原子层淀积工艺,是以四(二甲氨基)锆或HfCl4作为前驱体源,H2O或O3为前驱体氧源,以N2作为吹扫气体,在250-300℃的温度下反应淀积形成相应的铁电层。
7.如权利要求1所述的方法,其特征在于,所述(2)中的反应溅射工艺,是先使用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下对铁电层进行溅射形成金属电极。
CN202110408852.4A 2021-04-16 2021-04-16 基于铁电材料的半导体掺杂方法 Active CN113140449B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110408852.4A CN113140449B (zh) 2021-04-16 2021-04-16 基于铁电材料的半导体掺杂方法
PCT/CN2021/140545 WO2022217964A1 (zh) 2021-04-16 2021-12-22 基于铁电材料的半导体掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110408852.4A CN113140449B (zh) 2021-04-16 2021-04-16 基于铁电材料的半导体掺杂方法

Publications (2)

Publication Number Publication Date
CN113140449A CN113140449A (zh) 2021-07-20
CN113140449B true CN113140449B (zh) 2022-04-08

Family

ID=76812855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110408852.4A Active CN113140449B (zh) 2021-04-16 2021-04-16 基于铁电材料的半导体掺杂方法

Country Status (2)

Country Link
CN (1) CN113140449B (zh)
WO (1) WO2022217964A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140449B (zh) * 2021-04-16 2022-04-08 西安电子科技大学 基于铁电材料的半导体掺杂方法
CN114577374B (zh) * 2022-02-28 2023-12-29 福建工程学院 一种pvdf基压电传感器及其制备方法
CN115589774B (zh) * 2022-12-08 2023-03-10 西安电子科技大学杭州研究院 一种光控电容型铁电存储器及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762281A (zh) * 2016-04-15 2016-07-13 中国科学院上海技术物理研究所 一种铁电局域场增强型二维半导体光电探测器及制备方法
CN113140449B (zh) * 2021-04-16 2022-04-08 西安电子科技大学 基于铁电材料的半导体掺杂方法

Also Published As

Publication number Publication date
CN113140449A (zh) 2021-07-20
WO2022217964A1 (zh) 2022-10-20

Similar Documents

Publication Publication Date Title
CN113140449B (zh) 基于铁电材料的半导体掺杂方法
KR102637107B1 (ko) 전자 소자 및 그 제조방법
TWI664674B (zh) 強介電體裝置及其製造方法
KR20140144222A (ko) 원자층 퇴적
KR101126650B1 (ko) 유전체막의 제조 방법
TWI488225B (zh) 用濕式化學方法形成受控底切而有優異完整性的高介電係數閘極堆疊
US11832458B2 (en) Tunable doping of carbon nanotubes through engineered atomic layer deposition
CN114093927A (zh) 基于铁电掺杂的互补场效应晶体管及其制作方法
CN111554745B (zh) 一种铁电电容和铁电场效应晶体管及制备方法
CN115498035A (zh) 一种可重构高迁移率场效应晶体管及其制备方法
CN109728096B (zh) 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法
US7227210B2 (en) Ferroelectric memory transistor with highly-oriented film on gate insulator
CN113140675B (zh) 基于铁电掺杂的pn结存储器件
US6815219B2 (en) Fabrication method and structure for ferroelectric nonvolatile memory field effect transistor
CN113241370B (zh) 基于铁电掺杂的隧穿场效应晶体管及其制备方法
KR100996644B1 (ko) ZnO TFT의 제조방법
CN113224170A (zh) 基于铁电掺杂的负电容场效应晶体管
CN114429992A (zh) 基于铁电掺杂的拱形不对称可重构场效应晶体管及其制作方法
CN113241373B (zh) 基于铁电掺杂的场效应晶体管及其制备方法
TW201003786A (en) Film forming method and semiconductor device manufacturing method
JPH09223752A (ja) 不揮発性半導体記憶装置の製造方法
KR20010063463A (ko) 반도체 소자의 제조 방법
KR20210047592A (ko) 전자 소자 및 그 제조방법
CN110085673B (zh) 杂质原子阵列晶体管及其制备方法
KR102314131B1 (ko) 강유전체 커패시터 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant