CN113140444A - SiOCN薄膜的形成 - Google Patents

SiOCN薄膜的形成 Download PDF

Info

Publication number
CN113140444A
CN113140444A CN202110047963.7A CN202110047963A CN113140444A CN 113140444 A CN113140444 A CN 113140444A CN 202110047963 A CN202110047963 A CN 202110047963A CN 113140444 A CN113140444 A CN 113140444A
Authority
CN
China
Prior art keywords
substrate
reactant
silicon
contacting
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110047963.7A
Other languages
English (en)
Inventor
V·沙尔玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of CN113140444A publication Critical patent/CN113140444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供了在反应空间中的衬底上沉积含硅薄膜的方法。所述方法可以包括包含至少一个沉积循环的气相沉积工艺，所述至少一个沉积循环包括使衬底与包含卤代硅烷的硅前体和包含酰基卤的第二种反应物依序接触。在一些实施例中，沉积Si(O,C,N)薄膜且通过调节沉积条件能够调节膜中的氮和碳浓度。

Description

SiOCN薄膜的形成
相关申请的引用
本申请要求2020年1月17提交的美国临时申请第62/962,667号的优先权，所述美国临时申请通过引用以其全文结合在此。
技术领域
本公开大体上涉及半导体装置制造领域，并且更具体地说，涉及氧化硅以及其它含硅膜的形成。
背景技术
越来越需要介电常数(k)相对较低并且基于酸或基于碱的湿式蚀刻速率相对较低的介电材料。典型地，用于形成含有硅基膜的沉积工艺需要单独的氧反应物，例如臭氧或氧等离子体，并且在热处理的情况下需要相对较高的沉积温度。
发明内容
在一些方面中，提供了用于沉积含硅膜的气相沉积方法。在一些实施例中，气相沉积方法是包含一轮或多轮沉积循环的循环方法，其中使衬底与两种或更多种反应物(包括硅反应物，例如卤化硅，和胺反应物)依序接触。
在一些实施例中，在反应空间中的衬底上沉积含硅薄膜的方法包含循环气相沉积工艺，例如原子层沉积(ALD)工艺，其中至少一个沉积循环包含使衬底与气相硅前体、胺反应物和酰基卤或羧酸反应物接触。在一些实施例中，硅反应物是卤代硅烷。在一些实施例中，使衬底与酰基卤或羧酸反应物、胺反应物和硅前体按照这种次序接触。在一些实施例中，使衬底与硅前体、胺反应物和酰基卤或羧酸反应物按照这种次序接触。在一些实施例中，在约100至约450℃的温度下执行沉积循环。
在一些实施例中，还使衬底与第二种胺反应物在一轮或多轮沉积循环中接触。在一些实施例中，第二种胺反应物与第一种胺反应物相同。在一些实施例中，使衬底与硅前体、第一种胺反应物、酰基卤或羧酸反应物和第二种胺反应物按照这种次序接触。在一些实施例中，使衬底与酰基卤或羧酸反应物、第一种胺反应物、硅反应物和第二种胺反应物按照这种次序接触。在一些实施例中，使衬底另外与氢反应物接触，例如NH3、N2H2或被烷基取代的肼。在一些实施例中，氢反应物是氮族元素氢化物。在一些实施例中，在沉积循环中，使衬底依序与硅反应物、氢反应物、酰基卤或羧酸反应物和胺反应物按照这种次序接触。
在一些实施例中，硅反应物具有式SinX2n+2，其中X是卤素，并且n是1到4的整数。在一些实施例中，硅反应物是烷基卤代硅烷。在一些实施例中，硅反应物是八氯三硅烷。在一些实施例中，酰基卤反应物包含二酰基卤或三酰基卤。在一些实施例中，羧酸反应物包含二羧酸或三羧酸。在一些实施例中，胺反应物包含二胺或三胺。
在一些实施例中，含硅薄膜包含约0至约30at％氮和约0至约30at％碳。在一些实施例中，含硅薄膜包含约3至约30at％氮和约3至约30at％碳。在一些实施例中，含硅膜是SiOCN膜。在一些实施例中，沉积的含硅膜在稀HF(0.5重量％水溶液)中具有大于30纳米/分钟的湿式蚀刻速率。在一些实施例中，含硅薄膜具有小于约6.5的k值。
附图说明
图1是根据一些实施例利用原子层沉积(ALD)工艺沉积含硅薄膜的工艺流程图。
图2是根据一些实施例利用ALD工艺沉积含硅薄膜的工艺流程图。
图3是根据一些实施例利用ALD工艺沉积含硅薄膜的工艺流程图。
图4是根据一些实施例利用ALD工艺沉积含硅薄膜的工艺流程图。
具体实施方式
含硅薄膜，例如包含氧化硅、碳氧化硅、氮氧化硅和碳氮氧化硅中的一种或多种的膜，具有多种多样的应用，例如用于集成电路制造。在一些实施例中，本文所述的含硅膜可以用作例如介电层、蚀刻终止层、牺牲层、低k间隔层、抗反射层(ARL)、钝化层以及用于填隙应用。虽然在本文中宽泛地称为Si(O,C,N)膜，但含硅膜中还可以存在氢。
在一些实施例中，利用气相分子层沉积(MLD)工艺沉积含硅膜。如下文更详细地论述，在一些实施例中，气相沉积工艺利用硅前体，例如硅卤化物，以及有机胺、有机酰基卤或有机羧酸前体。根据一些实施例，硅卤化物可以含有通过烷基或芳基碳链或碳原子或氧或氮原子桥连的超过一个硅原子。在一些实施例中，有机胺可包括任何取代或未取代、饱和或不饱和的烷基或芳基二胺或三胺。在一些实施例中，有机酰基卤可以包括任何取代或未取代、饱和或不饱和的烷基或芳基二酰基卤或三酰基卤。在一些实施例中，有机羧酸前体可以包括任何取代或未取代、饱和或不饱和的烷基或芳基二羧酸或三羧酸。
在一些实施例中，由MLD工艺形成含硅膜，其中硅前体是氨基硅烷，例如六(乙基氨基)二硅烷、四(乙基氨基)硅烷或四(甲基氨基)硅烷，并且有机前体是二/三酰基卤或二/三羧酸。在一些实施例中，有机前体是反丁烯二酰氯、丙二酰氯、对苯二甲酰氯、对苯二甲酸、乙二酸、反丁烯二酸等。
根据一些实施例，提供多种含硅膜、前体，和利用气相沉积工艺(例如原子层沉积(ALD))沉积所述膜的方法。在一些实施例中，通过不使用等离子体、自由基或受激态物质的工艺沉积膜。在一些实施例中，所述膜是使用非氧化工艺沉积；即，不使用氧化剂的工艺，例如O2、O3、H2O2、H2O、氧等离子体或氧自由基。
在一些实施例中，可以在沉积工艺中间歇性地提供额外步骤，例如在一定数目个沉积循环之后，例如在每n个循环之后，其中n是整数。在额外步骤中，可以将衬底暴露于一种或多种反应物以进一步微调膜特性、改进工艺或选择性地移除非期望的元素。在一些实施例中，化学暴露的额外步骤可有助于完成化学反应或从反应室中、从晶片表面或反应室零件上减少或完全移除不必要的颗粒，例如氯化铵盐。在一些实施例中，额外步骤包含将衬底暴露于包含碳、氢和氮、或碳、氢、氧和氮、或碳、氢和硫、或碳、氢、硫和氮的反应物。在一些实施例中，额外步骤可以包含将衬底暴露于一种或多种杂环化合物，例如吡啶、烷基取代的吡啶、吡咯、咪唑、噻吩等。在一些实施例中，额外步骤包含将衬底暴露于环状分子，所述环状分子可以包含杂原子，例如碳、氢、氮或碳、氢、氮和硫。
在一些实施例中，可以在用于移除一种或多种反应物和/或反应副产物的吹扫步骤中，而非在额外步骤中将衬底暴露于一种或多种其它反应物，例如上文所述的反应物。在一些实施例中，提供了吹扫步骤，其中将衬底暴露于一种或多种杂环化合物，例如吡啶、烷基取代的吡啶、吡咯、咪唑、噻吩等。在一些实施例中，吹扫包含使衬底暴露于非反应气体，如双原子氮气或氩气；和杂环化合物，例如吡啶、烷基取代的吡啶、吡咯、咪唑、嘧啶、噻吩等。
在一些实施例中，Si(O,C,N)薄膜不通过液相方法沉积。在一些实施例中，Si(O,C,N)薄膜是在三维结构上沉积，例如形成FinFET装置时的翅片。
为方便和简单起见，氧化硅膜的化学式在本文中通常称为Si(O,C,N)。Si(O,C,N)膜含有硅以及氧、碳和氮中的一种或多种。在一些实施例中，Si(O,C,N)膜是氧化硅膜，例如SiO2或SiO。在一些实施例中，氧化硅可以具有化学式SiOx，其中x是0至2。在一些实施例中，Si(O,C,N)膜是碳氧化硅膜。在一些实施例中，碳氧化硅具有化学式SiOC。在一些实施例中，Si(O,C,N)膜是氮氧化硅膜。在一些实施例中，氮氧化硅具有化学式SiON。在一些实施例中，Si(O,C,N)膜是碳氮氧化硅膜。在一些实施例中，碳氮氧化硅具有化学式SiOCN。如本文所用，不希望Si(O,C,N)、SiO、SiOC、SiON和SiOCN限制、约束或限定所述膜中的Si、O、C、N和/或任何其它元素中的任一种的键结或化学态，例如氧化态。另外，在一些实施例中，薄膜可以包含一种或多种除Si、O、C和/或N之外的元素。在一些实施例中，利用本文中方法沉积的薄膜可以包含有机组分，例如聚酰胺。在一些实施例中，沉积的SiO膜可以包含Si-O键。在一些实施例中，沉积的SiOCN膜可以包含Si-C键、Si-O键和Si-N键。在一些实施例中，Si(O,C,N)膜可以包含按原子计约0％至约50％硅。在一些实施例中，含硅膜可以包含富含硅的膜。在一些实施例中，Si(O,C,N)膜可以包含按原子计约0％至约60％氧。
ALD型工艺是基于可控的、通常自限性表面反应。典型地通过使衬底与反应物交替并依序接触来避免气相反应。将气相反应物彼此分开送入反应室中，例如通过在反应物脉冲之间移除过量反应物和/或反应副产物。可以借助于吹扫气体和/或真空来移除衬底表面附近的反应物。在一些实施例中，利用吹扫，例如利用惰性气体吹扫从反应空间中移除过量反应物和/或反应副产物。可以调节反应条件，例如温度、反应物和/或压力，以生产出具有期望特征的膜。
在一些实施例中，使用气相沉积工艺，例如ALD工艺来沉积Si(O,C,N)膜。在一些实施例中，气相沉积工艺不使用氧化反应物。举例来说，在一些实施例中，气相沉积工艺不使用O2、O3、H2O3、H2O、氧等离子体或氧自由基。
简单来说，将衬底或工件放在反应室中并且进行交替重复的表面反应。在一些实施例中，通过重复执行沉积循环来形成Si(O,C,N)薄膜。在一些实施例中，为了形成Si(O,C,N)膜，每轮沉积循环包含至少三个明确划分的阶段。使反应物与衬底接触以及使反应物脱离衬底可以被视为一个阶段。下文论述了四个明确划分的阶段。在一些实施例中，沉积循环包含第一个硅阶段以及下述第二、第三和第四个阶段中的一个或多个。
在第一阶段中，使包含卤化硅(例如卤代硅烷)的第一气相反应物与衬底接触并且在衬底表面上形成不超过约一个单层。这种反应物在本文中也称为“硅前体”、“含硅前体”或“硅反应物”。这个阶段可以称为“硅阶段”。
在一些实施例中，硅前体包含具有至少一个卤素的硅烷。在一些实施例中，硅前体是直链、分支链或环状卤代硅烷。在一些实施例中，硅前体可以具有通式：
SinX2n+2
其中n是大于或等于1的整数并且X是卤素。在一些实施例中，X是Cl、F、Br或I。在一些实施例中，硅前体包含两种或更多种不同的卤化物。
在一些实施例中，硅前体可以具有通式：
SinX2n
其中n是大于1的整数并且X是卤素。在一些实施例中，X是Cl、F、Br或I。在一些实施例中，硅前体包含两种或更多种不同的卤化物。
在一些实施例中，硅前体是碳取代的卤代硅烷，例如烷基卤代硅烷。在一些实施例中，硅前体是烷基桥连的卤代硅烷。
在一些实施例中，硅前体可以具有通式：
SinX2n(Y)
其中n是大于1的整数并且X是卤素。在一些实施例中，X是Cl、F、Br或I，并且Y可以是烷基、取代的烷基、氧或硫。在一些实施例中，Y可以是分支链或直链基团并且可以含有一个或多个原子，例如碳、氮、氢和/或硫，例如碳和氢或碳、硫和氢。在一些实施例中，桥连的链可以含有卤原子，例如氟、氯、溴或碘。
在一些实施例中，硅前体可以是例如八氯三硅烷(OCTS)、六氯二硅烷(HCDS)、八氯三硅氧烷(OCTSE)或六氯二硅氧烷(HCDSE)。
在第二阶段中，使包含胺反应物的第二种反应物与衬底接触。这个阶段可以称为“胺阶段”，并且反应物可以称为“胺反应物”。在一些实施例中，胺是二胺或三胺。在一些实施例中，胺具有式CaNbHc，其中a、b和c是整数。在一些实施例中，c大于2。在一些实施例中，胺可以包含饱和或不饱和配体，例如饱和或不饱和烷基或芳基。在一些实施例中，胺可以是芳族胺，例如芳族二胺或三胺。在一些实施例中，胺可具有式NH2-R-NH2，其中R是饱和或不饱和烷基或芳基，或NH2-Ar-NH2，其中Ar表示芳香族。在一些实施例中，第二种反应物包含乙二胺。在一些实施例中，第二种反应物包含丙基三胺、二亚乙基三胺、丙烷三胺，或被三甲基硅烷基取代的烷二胺，例如双(N-三甲基硅烷基亚乙基胺)酰胺[(Me3SiNHCH2CH2)2NH]等。在一些实施例中，胺反应物可含有至多20个碳原子。
在第三阶段中，使包含酰基卤的第三反应物与衬底接触。这个阶段可以称为“酰基卤阶段”，并且反应物可以称为“酰基卤反应物”。在一些实施例中，酰基卤包含(-C(O)-X)基团，例如(-C(O)-Cl)或(-C(O)-Br)或(-C(O)-F)或(-C(O)-I)基团。在一些实施例中，酰基卤是通式R(Ar)-COX的单酰基卤。在一些实施例中，酰基卤是二酰基卤。在一些实施例中，酰基卤是三酰基卤。在一些实施例中，具有二酰基卤或三酰基卤基团的分子可以含有不同的卤化物配体。具有混合型卤化物配体的酰基卤的实例是COCl-C2H4-COBr、1,3-苯二羰基二溴化物、5-羰酰氯等。在一些实施例中，酰基卤具有式COCl-R(Ar)-COCl，其中R是饱和或不饱和烷基或芳基。在一些实施例中，酰基卤是反丁烯二酰氯或环己烷二酰氯或丙二酰氯或己二酰氯。在一些实施例中，酰基卤反应物可以含有至多15个碳原子、至多10个碳原子、至多6个碳原子、至多5个碳原子、至多3个碳原子或至多2个碳原子。
在一些实施例中，酰基卤反应物包含亚磺酰卤。在这种情况下，第三阶段可以称为“亚磺酰卤阶段”，并且反应物可以称为“亚磺酰卤反应物”。在一些实施例中，酰基卤包含(-S(O)-X)基团，其中X是卤素原子，例如氯、溴、碘或氟。在一些实施例中，亚磺酰卤是具有通式R(Ar)-SOX的单亚磺酰卤。在一些实施例中，亚磺酰卤是具有通式S(O)X-R(Ar)-S(O)X的二亚磺酰卤。在一些实施例中，亚磺酰卤可以包含碳、硫、氧、氢和卤素原子。在一些实施例中，亚磺酰卤反应物可以包含饱和或不饱和配体，例如饱和或不饱和烷基或芳基。
在一些实施例中，沉积循环包括第四阶段，其中使衬底与包含氢前体的第四反应物接触。这个阶段可以称为“氢阶段”，并且反应物可以称为“氢反应物”。在一些实施例中，第四反应物是NH3、N2H4，或取代的肼，例如二甲基肼。在一些实施例中，第四反应物是氮族元素氢化物，例如H2S、PH3，或包含H-S键或P-H键的其它反应物。
在一些实施例中，可以在约200℃至约500℃的工艺温度下执行一轮或多轮沉积循环。在一些实施例中，可以在低于或等于约200℃的工艺温度下执行沉积循环。在一些实施例中，可以在约400℃或更高的工艺温度下执行沉积循环。可以调节沉积温度以获得具有所期望组成的薄膜。举例来说，可以调节温度以实现膜中的所期望N和/或C浓度。
在一些实施例中，在一轮或多轮沉积循环期间，使衬底不与等离子体产生的反应性物质接触。在一些实施例中，在任何沉积循环中，不使衬底与等离子体产生的反应性物质接触。
可以增添额外的阶段并且可以按需要移除阶段以调节最终膜的组成或改进膜品质或总体沉积工艺。因此，在一些实施例中，省去一个或多个阶段。在一些实施例中，在沉积工艺中设置一轮或多轮不同的沉积循环。
在一些实施例中，一个或多个阶段可以在单一沉积循环中重复两次或更多次。举例来说，在一些实施例中，沉积循环可以包含第一阶段、第二阶段、第三阶段和第二阶段的第二次迭代，然后开始下一轮循环。
一种或多种反应物可以借助于载气(例如Ar、N2，或He)提供。在一些实施例中，借助于载气提供硅前体、第二种反应物、第三反应物和/或第四反应物。
在一些实施例中，两个或更多个阶段可以重叠或组合。举例来说，硅前体和胺反应物可以在部分或完全重叠的阶段中同时与衬底接触。另外，尽管称为第一、第二、第三和第四阶段以及第一、第二、第三和第四反应物，但编号并非指定阶段的次序或衬底与反应物接触的次序。也就是说，可以改变阶段的次序。每一轮沉积循环可以始于所述阶段中的任一个阶段。除非另外说明，否则反应物能够按任何次序与衬底接触，并且工艺可以始于任一反应物。
如下文更详细地论述，在沉积含硅膜的一些实施例中，一轮或多轮沉积循环始于将衬底与硅前体接触的硅阶段，随后为将衬底与第二种反应物接触的胺阶段，然后为将衬底与第三反应物接触的酰基卤阶段，按照此次序执行。
在一些实施例中，一轮或多轮沉积循环始于将衬底与硅前体接触的硅阶段，随后为将衬底与第二种反应物接触的胺阶段，然后为将衬底与第三反应物接触的酰基卤阶段，然后为将衬底与氢反应物接触的氢阶段，按照此次序执行。
在一些实施例中，一轮或多轮沉积循环始于将衬底与硅前体接触的硅阶段，随后为将衬底与第二种反应物接触的胺阶段，然后为将衬底与第三反应物接触的酰基卤阶段，然后为将衬底与胺反应物第二次接触的第二个胺阶段，按照此次序执行。
在一些实施例中，还可以设置羧酸阶段，其中将衬底与羧酸反应物接触。在一些实施例中，羧酸阶段可以替换酰基卤阶段或设置为酰基卤阶段的附加阶段。在一些实施例中，在羧酸阶段中，使芳基或烷基二羧酸或三羧酸反应物与衬底接触。在一些实施例中，羧酸反应物具有二羧酸(COOH-R(Ar)-COOH)、三羧酸(R(Ar)(COOH)3)或单羧酸(R(Ar)-COOH)的通式，其中R是取代或未取代的直链或分支链饱和或不饱和烷基且Ar是取代或未取代的芳基。在一些实施例中，羧酸阶段包含使衬底与草酸、丙烷1,3二酸、己二酸或对苯二甲酸接触。在一些实施例中，羧酸反应物可以含有至多15个碳原子、至多10个碳原子、至多6个碳原子、至多5个碳原子、至多3个碳原子或至多2个碳原子。在一些实施例中，酰基卤阶段被羧酸阶段替换。
在一些实施例中，一轮或多轮沉积循环始于将衬底与硅前体接触的硅阶段，随后为将衬底与酰基卤反应物接触的酰基卤阶段，然后为将衬底与胺反应物接触的胺阶段，按照此次序执行。
在一些实施例中，一轮或多轮沉积循环始于将衬底与硅前体接触的硅阶段，随后为将衬底与酰基卤反应物接触的酰基卤阶段，然后为将衬底与氢反应物接触的氢阶段，按照此次序执行。
在其它实施例中，一轮或多轮沉积循环可以始于将衬底与除硅前体之外的反应物接触。举例来说，在一些实施例中，一轮或多轮沉积循环可以始于将衬底与第三种前体接触，随后与硅前体和第二种前体接触。
在一些实施例中，将其上需要沉积的衬底(例如半导体工件)装载到反应空间或反应器中。反应器可以是在形成集成电路时执行多种不同工艺的组合设备工具的一部分。在一些实施例中，利用流动型反应器。在一些实施例中，利用喷头型反应器。在一些实施例中，利用空间分隔型反应器。在一些实施例中，使用能够进行大批量制造的单晶片ALD反应器。在其它实施例中，使用包含多个衬底的分批反应器。在使用分批ALD反应器的实施例中，衬底的数量是在5至50的范围内、10至200的范围内、50至150的范围内，或100至130的范围内。
在一些实施例中，必要时，可以预处理工件的暴露表面，以提供可供在沉积循环第一阶段中反应的反应性位点。在一些实施例中，不需要单独的预处理步骤。在一些实施例中，对衬底进行预处理以提供所期望的表面终止。
在一些实施例中，可以在沉积之后，对所沉积的含Si膜进行处理，例如以修改膜特性。在一些实施例中，不需要或不执行单独的后处理步骤。在一些实施例中，对衬底进行后处理以提供所期望的膜特征。在一些实施例中，后处理步骤可以是将膜热暴露于氧反应物，例如氧气、过氧化氢、水和/或臭氧。在一些实施例中，后处理步骤可以是反应性气氛或惰性气氛下的退火步骤。在一些实施例中，后处理步骤可以是等离子体步骤，例如暴露于氦气、氩气、氢气、氧气、臭氧、H2-N2，或NH3等离子体。
在反应物接触阶段之间，从衬底附近，尤其从衬底表面移除过量反应物和反应副产物(如果有)。在一些实施例中，从衬底表面移除过量反应物和反应副产物(如果有)，例如在反应物接触阶段之间，通过吹扫反应室(例如通过用惰性气体吹扫)来移除。各种反应物的流量和接触时间是可调的，移除步骤也是可调的，从而允许控制膜的质量和各种特性。在一些实施例中，可以移动衬底，使得其每次与一种反应物接触。
如上文所提及，在一些实施例中，在每一轮沉积循环期间或在整个沉积工艺期间，连续地向反应室提供气体。在一些实施例中，气体可以包含惰性气体，例如氦气或氩气。流动气体还可以充当第一、第二和/或第三种反应物的吹扫气体。
重复执行沉积循环，直到获得具有所期望的厚度和组成的膜为止。在一些实施例中，在沉积工艺期间，在一轮或多轮沉积循环中，可以改变沉积参数，例如温度、前体流量、接触时间、移除时间和/或反应物本身，以便获得具有期望特征的膜。
在一些实施例中，向含有衬底的反应空间中提供反应物脉冲。术语“脉冲”可以理解为包含向反应室中馈送反应物预定量的时间。术语“脉冲”不限制脉冲的长度或持续时间，并且脉冲可以是任何时间长度。在一些实施例中，将衬底移动到含有反应物的反应空间。在一些实施例中，随后将衬底从含有第一反应物的反应空间移动到不同的含有第二种反应物的第二反应空间。
在一些实施例中，首先使衬底与硅反应物。初始的表面终止之后，必要或需要时，使衬底与第一种卤化硅反应物接触。举例来说，可以将第一个硅反应物脉冲供应到包含衬底的反应空间。根据一些实施例，硅反应物包含与所关注的衬底表面具有反应性的挥发性硅卤代硅烷物质，例如八氯三硅烷。因此，硅反应物的物质吸附在这些衬底表面上。在一些实施例中，第一个反应物脉冲使衬底表面自饱和，使得第一种反应物的任何过量成分在沉积循环的此部分中不进一步与衬底上所形成的硅物质分子层反应。
各种反应物能够以气态形式供应。出于本说明书的目的，如果物质在工艺条件下展现足够的蒸气压以便以足以使暴露表面饱和的浓度使所述物质输送到工件，则反应物视为具有“挥发性”。
在一些实施例中，硅反应物与衬底表面接触约0.05秒至约30.0秒、约0.1秒至约10秒、约0.1秒至约3秒、或约0.2秒至约1.0秒的时间段。熟练技术人员能够基于特定情形确定最优接触时间。
在约一个分子层有足够的时间吸附于衬底表面之后，从衬底表面移除过量的第一种硅反应物和反应副产物(如果有)。在一些实施例中，移除过量反应物和反应副产物(如果有)可以包含吹扫反应室。在一些实施例中，可以如下吹扫反应室：在继续使载气流动的同时，中止第一种反应物的流动；或使吹扫气体流动足够的时间以扩散或吹扫反应空间中的过量反应物和反应副产物(如果有)。在一些实施例中，借助于可以在整个沉积循环中流动的惰性气体(例如氮气或氩气)来吹扫过量的第一种硅前体。在一些实施例中，可以将衬底从含有第一种反应物的反应空间移动到不同的第二个反应空间。在一些实施例中，将第一种反应物移除约0.1秒至约30秒、约0.1秒至约10秒、约0.3秒至约5秒，或约0.3秒至约1秒。接触和移除硅反应物可以被视为沉积循环的第一阶段或硅阶段。
在第二阶段中，使衬底与包含胺(例如二胺或三胺)的第二种反应物接触。所述胺可以通过一个或多个反应物脉冲提供到衬底。在一些实施例中，第二种反应物是通过两个或更多个不同脉冲提供，而两个或更多个脉冲中的任一个之间不引入另一种反应物。举例来说，在一些实施例中，二胺或三胺是通过两个或更多个连续脉冲提供，而连续脉冲之间不引入硅前体。
在一些实施例中，第二种反应物与衬底接触约0.1秒至约10秒。在一些实施例中，第二种反应物与衬底接触约0.1秒至约10秒、约0.5秒至约5秒，或0.5秒至约2.0秒。然而，视反应器类型、衬底类型和其表面积而定，第二种反应物接触时间甚至可以长于约10秒。在一些实施例中，接触时间可以是分钟数量级。
在第二种反应物有足够的时间与衬底表面上的物质反应之后，从衬底表面移除过量的第二种反应物和反应副产物(如果有)。在一些实施例中，移除过量的第二种反应物和反应副产物(如果有)可以包含吹扫反应室。在一些实施例中，可以如下吹扫反应室：在继续使载气流动的同时，中止第二种反应物的流动；或使吹扫气体流动足够的时间以扩散或吹扫反应空间中的过量反应物和反应副产物(如果有)。在一些实施例中，借助于可以在整个沉积循环中流动的惰性气体(例如氮气或氩气)来吹扫过量的第二种反应物。在一些实施例中，可以将衬底从含有第二种反应物的反应空间移动到不同的反应空间。在一些实施例中，移除第二种反应物约0.1秒至约10秒、约0.3秒至约5秒，或约0.3秒至约1秒。第二种反应物的接触和移除可以被视为沉积循环的第二阶段。
在第三阶段中，使衬底与包含酰基卤的第三种反应物接触。第三种反应物可以通过一个或多个脉冲提供到容纳衬底的反应室中。第三种反应物与存在于衬底表面上的物质反应。在一些实施例中，第三种反应物与衬底接触约0.1秒至约10秒。在一些实施例中，第三种反应物与衬底接触约0.1秒至约10秒、0.5秒至约5秒，或0.5秒至约2.0秒。然而，视反应器类型、衬底类型和其表面积而定，第三种反应物接触时间甚至可以长于约10秒。在一些实施例中，接触时间可以是分钟数量级。
在一些实施例中，第三种反应物是通过两个或更多个不同脉冲提供，而两个或更多个脉冲中的任一个之间不引入另一种反应物。举例来说，在一些实施例中，二酰基卤是通过两个或更多个连续脉冲提供，而连续脉冲之间不引入硅前体或其它反应物。
在第三种反应物有足够的时间与衬底表面上的物质反应之后，从衬底表面移除过量的第三种反应物和反应副产物(如果有)。在一些实施例中，移除过量的第三种反应物和反应副产物(如果有)可以包含吹扫反应室。在一些实施例中，可以如下吹扫反应室：在继续使载气流动的同时，中止第三种反应物的流动；或使吹扫气体流动足够的时间以扩散或吹扫反应空间中的过量反应物和反应副产物(如果有)。在一些实施例中，借助于可以在整个沉积循环中流动的惰性气体(例如氮气或氩气)来吹扫过量的第三种前体。在一些实施例中，可以将衬底从含有第三种反应物的反应空间移动到不同的反应空间。在一些实施例中，将第三种反应物移除约0.1秒至约10秒、约0.3秒至约5秒，或约0.3秒至约1秒。第三种反应物的接触和移除可以被视为沉积循环的第三阶段。
在第四阶段中，使衬底与包含氢前体(例如氨)的第四种反应物接触，使得氢前体与衬底表面上的物质反应。第四阶段是任选的且可以不纳入一轮或多轮沉积循环中。在一些实施例中，沉积循环不使用第四阶段。在一些实施例中，每个沉积循环包括第四阶段。
在一些实施例中，第四种反应物(例如氨)与衬底接触约0.1秒至约10秒。在一些实施例中，第四种反应物与衬底接触约0.1秒至约10秒、约0.5秒至约5秒，或约0.5秒至约2.0秒。然而，视反应器类型、衬底类型和其表面积而定，第四种反应物接触时间甚至可以长于约10秒。在一些实施例中，接触时间可以是分钟数量级。
在一些实施例中，第四种反应物是通过两个或更多个不同脉冲提供，而两个或更多个脉冲中的任一个之间不引入另一种反应物。举例来说，在一些实施例中，通过两个或更多个连续脉冲提供氨，而连续脉冲之间不引入Si前体。
在一些实施例中，移除过量反应物和反应副产物(如果有)可以包含吹扫反应室。在一些实施例中，可以如下吹扫反应室：在继续使载气流动的同时，中止第四种反应物的流动；或使吹扫气体流动足够的时间以扩散或吹扫反应空间中的过量反应物和反应副产物(如果有)。在一些实施例中，借助于在整个沉积循环中流动的惰性气体(例如氮气或氩气)来吹扫过量的第四种反应物。在一些实施例中，可以将衬底从含有第四种反应物的反应空间移动到不同的反应空间。在一些实施例中，移除可以执行约0.1秒至约10秒、约0.1秒至约4秒，或约0.1秒至约0.5秒。第四种反应物的接触和移除可以被视为沉积循环的第四阶段。
其上沉积薄膜的衬底可以包含多种类型的材料。在一些实施例中，衬底可以包含集成电路工件。在一些实施例中，衬底可以包含硅。在一些实施例中，衬底可以包含氧化硅，例如热氧化物。在一些实施例中，衬底可以包含高k介电材料。在一些实施例中，衬底可以包含碳。例如，衬底可以包含无定形碳层、石墨烯和/或碳纳米管。
在一些实施例中，衬底可以包含金属，包括(但不限于)Mo、Pt、Ir、Au、W、Cu、Ni、Co和/或Al。在一些实施例中，衬底可以包含金属氮化物，包括(但不限于)SiNx、WNx、CoNx、NiNx、TiN和/或TaN。在一些实施例中，衬底可以包含金属碳化物，包括(但不限于)TiC和/或TaC。在一些实施例中，衬底可以包含金属硫族化合物，包括(但不限于)MoS2、Sb2Te3、GexSbyTez，和/或GeTe。在一些实施例中，衬底可以包含Si。在一些实施例中，衬底可以包含通过暴露于反应性氧源(例如氧等离子体)而被氧化或以其它方式受损的材料。
在一些实施例中，本文所述方法中使用的衬底可以包含有机材料。举例来说，衬底可以包含有机材料，例如塑料、聚合物和/或光致抗蚀剂。在衬底包含有机材料的一些实施例中，ALD工艺的反应温度可以低于约400℃、低于约350℃、低于约300℃或低于约200℃。在一些实施例中，反应温度可以低于约150℃、低于约100℃、低于约75℃或低于约50℃。
在衬底包含有机材料的一些实施例中，最大工艺温度可以低至约100℃。在衬底包含有机材料的一些实施例中，等离子体或氧化剂的缺乏可以允许在有机材料上沉积Si(O,C,N)薄膜，否则，有机材料可能会在沉积工艺(包括由氧气或其它活性氧物质产生的等离子体)中降解。
根据一些实施例，反应室在处理期间的压力维持在约0.01托至约50托，或约0.1托至约10托。在一些实施例中，反应室压力大于约6托，或约20托。在一些实施例中，Si(O,C,N)沉积工艺能够在约20托至约500托、约20托至约50托、或约20托至约30托的压力下执行。
在一些实施例中，Si(O,C,N)沉积工艺可以包括多个沉积循环，其中至少一个沉积循环在高压状态下进行。举例来说，沉积循环可以包含使衬底与硅前体和第二种反应物在高压下交替并且依序接触。在一些实施例中，一轮或多轮沉积循环能够在约6托至约500托、约6托至约50托、或约6托至约100托的工艺压力下执行。在一些实施例中，一轮或多轮沉积循环能够在大于约20托(包括约20托至约500托、约30托至约500托、约40托至约500托或约50托至约500托)的工艺压力下进行。在一些实施例中，一轮或多轮沉积循环能够在约20托至约30托、约20托至约100托、约30托至约100托、约40托至约100托或约50托至约100托的工艺压力下进行。
在一些实施例中，硅前体(例如卤代硅烷)与酰基卤和胺反应物一起用于沉积循环中。参看图1且根据一些实施例，利用ALD沉积工艺100在反应空间中的衬底上沉积含硅薄膜，所述ALD沉积工艺包含一轮或多轮沉积循环，所述沉积循环包含：
在步骤120，使衬底与气相硅前体(例如卤代硅烷，例如八氯三硅烷)接触，使得硅物质吸附于衬底表面上；
在步骤140，使衬底与包含酰基卤(例如反丁烯二酰氯)的第二种反应物接触；以及
在步骤160，使衬底与包含胺(例如烷基二胺，例如乙二胺)的第三种反应物接触。
接触步骤120、140、160可以重复180以形成具有所期望厚度的含硅膜。
每个接触步骤之间可以移除过量反应物和反应副产物(如果有)。
在一些实施例中，使衬底与硅前体、酰基卤和胺按照这种次序交替并且依序接触。在一些实施例中，使衬底与酰基卤、随后与胺、然后与硅前体交替并且依序接触。在一些实施例中，能够调整衬底与反应物接触的次序，以便得到所期望的膜特性，例如改良膜对衬底的粘着力，或实现所期望的工艺特征，例如增强的生长速率或降低的生长速率。在一些实施例中，反应物的次序首先可以是硅前体，然后是胺前体，随后是酰基卤或羧酸。在一些实施例中，反应物的次序首先可以是酰基卤或羧酸，随后是胺反应物，最后是硅前体。在一些实施例中，一轮沉积循环包含首先使衬底与硅前体、然后与胺前体、随后与酰基卤或羧酸、最后与胺前体按照此特定次序接触。在一些实施例中，一轮沉积循环包含首先使衬底与酰基卤或羧酸前体、然后与胺前体、随后与硅前体、最后与胺前体按照此特定次序接触。
在循环沉积工艺的一些实施例中，利用从反应空间中移除过量反应物和/或反应副产物的步骤分离各种前体。这可以通过吹扫(例如用惰性吹扫气体)完成，和/或通过简单的抽真空或抽吸步骤完成。
在一些实施例中，使衬底与八氯三硅烷、反丁烯二酰氯和乙二胺交替并且依序接触。在一些实施例中，在一轮或多轮沉积循环中，使衬底与三种反应物按照这种次序接触。在一些实施例中，在一轮或多轮沉积循环中，使衬底与反丁烯二酰氯、乙二胺和八氯三硅烷(Si3Cl8)按照这种次序交替并且依序接触。
为了获得所期望的膜，可以改变图1所示的沉积工艺的温度。在一些实施例中，利用约300℃或更低的温度且形成包含SiOCN的膜。氮和碳浓度可通过调节温度来调节。在约300℃或更低的沉积温度下，膜可以具有约3至约30at％N的氮含量和约3至约30at％C的碳含量。在一些实施例中，在约200℃或更低的温度下，可以沉积碳和氮含量更小(例如各约0至约10at％)的膜。在一些实施例中，膜可以是不包含N或C或N和/或C含量可以忽略的SiOx膜。
在一些实施例中，使用约300℃或更低的温度且以相对较高的湿式蚀刻速率形成膜，例如在稀HF中的湿式蚀刻速率大于30纳米/分钟。在一些实施例中，使用约300℃或更低的温度且以热氧化硅于稀HF中的湿式蚀刻速率15至25倍大的湿式蚀刻速率形成薄膜。
在一些实施例中，使用约300℃或更低的温度且形成k值小于约5的薄膜。
在一些实施例中，利用高于约300℃的温度且形成包含SiOCN的膜。在一些实施例中，利用约300℃或更高的温度且形成氮含量为约3至约30at％N且碳含量为约3至约30at％C的膜。碳和氮浓度可以通过改变温度而变化。
在一些实施例中，使用高于约300℃的温度且形成在稀HF(0.5重量％水溶液)中的湿式蚀刻速率小于约50纳米/分钟的膜。在一些实施例中，使用高于约300℃的温度且以热氧化硅在稀HF(0.5重量％水溶液)中的湿式蚀刻速率的高达15至25倍的湿式蚀刻速率形成薄膜。
在一些实施例中，使用高于300℃的温度，并且形成k值大于约4.5的薄膜。在一些实施例中，k值小于约6.5。可以通过调节沉积温度来调节k值。
在一些实施例中，硅前体(例如卤代硅烷)与酰基卤和氢反应物一起用于沉积循环中。参考图2且根据一些实施例，利用包含至少一个循环的ALD沉积工艺200在反应空间中的衬底上沉积含硅薄膜，所述至少一个循环包含：
在步骤220，使衬底与气相硅前体接触，使得硅物质吸附于衬底表面上；
在步骤240，使衬底与包含酰基卤(例如反丁烯二酰氯)的第二种反应物接触；以及
在步骤260，使衬底与包含氢反应物(例如肼或NH3)的第三种反应物接触。
接触步骤220、240、260可以重复280以形成具有期望厚度的含硅膜。
每个接触步骤之间可以移除过量反应物和反应副产物(如果有)。
在一些实施例中，使衬底与硅前体、酰基卤和氢反应物按照这种次序交替并且依序接触。在一些实施例中，使衬底与氢反应物、随后与胺、然后与硅前体交替并且依序接触。
在一些实施例中，使衬底与八氯三硅烷(Si3Cl8)、反丁烯二酰氯和氨交替并且依序接触。在一些实施例中，在一轮或多轮沉积循环中，使衬底与三种反应物按照这种次序接触。在一些实施例中，在一轮或多轮沉积循环中，使衬底与八氯三硅烷(Si3Cl8)、氨和反丁烯二酰氯按照这种次序交替并且依序接触。
为了获得所期望的膜，可以改变图2中所说明的沉积工艺温度。在一些实施例中，利用约300℃或更低的温度且形成主要包含SiO2的膜。在一些实施例中，利用约300℃或更低的温度且形成氮和碳含量较低或可以忽略的膜。举例来说，所述膜可以具有约0至约10at％N的氮含量和约0至约10at％C的碳含量。通过改变温度能够改变碳和氮浓度。在一些实施例中，通过在约250℃或更低的温度下进行反应来降低或最小化碳和氮浓度。
在一些实施例中，使用约300℃或更低的温度且形成在稀HF(例如0.5％HF)中的湿式蚀刻速率大于约30纳米/分钟的膜。在一些实施例中，使用约300℃或更低的温度且以热氧化硅在稀HF(0.5重量％水溶液)中的湿式蚀刻速率的至少15至25倍大的湿式蚀刻速率形成薄膜。在一些实施例中，使用约300℃或更低的温度且形成k值小于约5的薄膜。
在一些实施例中，使用高于约200℃(例如约200℃至约400℃)的温度且形成包含SiOCN的膜。通过调节温度可以调节膜中的碳和氮浓度。在一些实施例中，利用约300℃或更高的温度且形成具有约3至约30at％N氮含量和约3至约30at％C的膜。
在一些实施例中，使用高于约300℃的温度且形成在稀HF中的湿式蚀刻速率小于约50纳米/分钟的膜。在一些实施例中，使用高于约300℃的温度且以热氧化硅在稀HF(0.5重量％水溶液)中的湿式蚀刻速率的高达15至25倍的湿式蚀刻速率形成薄膜。
在一些实施例中，使用高于约300℃的温度且形成k值大于约4.5的薄膜。可以通过调节温度来调节k值。
在一些实施例中，硅前体(例如卤代硅烷)与包含酰基卤的反应物和胺反应物一起用于沉积循环中，其中在使衬底与硅前体接触之后并且在使衬底与酰基卤接触之后，提供胺反应物。参考图3，根据一些实施例，利用包含至少一个循环的ALD沉积工艺300在反应空间中的衬底上沉积含硅薄膜，所述至少一个循环包含：
在步骤320，使衬底与气相硅前体(例如卤代硅烷)接触，使得硅物质吸附于衬底表面上；
在步骤340，使衬底与包含胺(例如二胺或三胺，例如乙二胺)的第二种反应物接触；
在步骤360，使衬底与包含酰基卤(例如反丁烯二酰氯)的第三种反应物接触；以及
在步骤380，使衬底与胺反应物(例如二胺或三胺，例如乙二胺)第二次接触。在一些实施例中，步骤380所用的胺反应物与步骤340所用的胺反应物相同。在一些实施例中，步骤340和380使用不同的反应物。
接触步骤320、340、360和380可以重复390以形成具有所期望厚度的含硅膜。在一些实施例中，沉积的膜是SiOCN膜。在一些实施例中，膜包含有机组分，例如聚酰胺。在一些实施例中，膜可以是SiOCN与聚酰胺的纳米层合物。
每个接触步骤之间可以移除过量反应物和反应副产物(如果有)。
在一些实施例中，使衬底与硅前体、胺反应物、酰基卤反应物和第二种胺反应物按照这种次序交替并且依序接触。
在一些实施例中，使衬底与八氯三硅烷(Si3Cl8)、乙二胺、反丁烯二酰氯和乙二胺交替并且依序接触。在一些实施例中，在一轮或多轮沉积循环中，使衬底与四种反应物按照这种次序接触。
在一些实施例中，在步骤340和380中的一个或两个步骤，氢反应物(例如氨)可以取代胺反应物。在一些实施例中，使衬底与硅前体、氢反应物、酰基卤反应物和胺反应物交替并且依序接触。举例来说，在一些实施例中，可以使衬底与卤代硅烷(例如八氯三硅烷)、氨、反丁烯二酰氯和乙二胺交替并且依序接触。在一些实施例中，在一轮或多轮沉积循环中，使衬底与四种反应物按照这种次序接触。
在一些实施例中，硅前体(例如卤代硅烷)与包含酰基卤的反应物和氢反应物一起用于沉积循环中，其中在使衬底与硅前体接触之后并且在使衬底与酰基卤接触之后，提供氢反应物。参考图4，根据一些实施例，利用包含至少一个循环的ALD沉积工艺400在反应空间中的衬底上沉积含硅薄膜，所述至少一个循环包含：
在步骤420，使衬底与气相硅前体(例如卤代硅烷)接触，使得硅物质吸附于衬底表面上；
在步骤440，使衬底与包含氢反应物(例如氨)的第二种反应物接触；
在步骤460，使衬底与包含酰基卤(例如反丁烯二酰氯)的第三种反应物接触；以及
在步骤480，使衬底与氢反应物(例如氨)第二次接触。在一些实施例中，步骤480所用的氢反应物与步骤440所用的胺反应物相同。在一些实施例中，步骤440和480使用不同的反应物。
接触步骤420、440、460和480可以重复490以形成具有期望厚度的含硅膜。在一些实施例中，沉积的膜是SiOCN膜。
每个接触步骤之间可以移除过量反应物和反应副产物(如果有)。
在一些实施例中，使衬底与硅前体、氢反应物、酰基卤反应物和第二种氢反应物按照这种次序交替并且依序接触。
在一些实施例中，使衬底与八氯三硅烷(Si3Cl8)、氨、反丁烯二酰氯和氨交替并且依序接触。在一些实施例中，在一轮或多轮沉积循环中，使衬底与四种反应物按照这种次序接触。
在一些实施例中，在步骤440和480中的一个或两个步骤，可以用胺反应物(例如乙二胺)取代氢反应物。在一些实施例中，使衬底与硅前体、胺反应物、酰基卤反应物和氢反应物交替并且依序接触。举例来说，在一些实施例中，可以使衬底与卤代硅烷(例如八氯三硅烷)、乙二胺、反丁烯二酰氯和氨交替并且依序接触。在一些实施例中，在一轮或多轮沉积循环中，使衬底与四种反应物按照这种次序接触。
Si(O,C,N)膜特征
根据本文所论述的一些实施例沉积的Si(O,C,N)薄膜可以达到一种或多种杂质低于约3at％、低于约1at％、低于约0.5at％或低于约0.1at％的含量或浓度。在一些薄膜中，不包括氢在内的总杂质含量可以低于约5at％、低于约2at％、低于约1at％，或低于约0.2at％。并且在一些薄膜中，氢含量可以低于约45at％、低于约30at％、低于约20at％、低于约15at％，或低于约10at％。如本文所用，杂质可以视为除Si、O、C和/或N之外的任何元素。
在一些实施例中，沉积的Si(O,C,N)膜不包含明显量的氢。然而，在一些实施例中，沉积包含氢的Si(O,C,N)膜。在一些实施例中，沉积的Si(O,C,N)膜包含小于约45at％、小于约30at％、小于约20at％、小于约15at％、小于约10at％或小于约5at％的氢。在一些实施例中，薄膜不含氩。
根据一些实施例，Si(O,C,N)薄膜可以展现大于约50％、大于约80％、大于约90％或大于约95％的步阶覆盖率和图案负载效应。在一些情况下，步阶覆盖率和图案负载效应能够大于约98％并且在一些情况下约100％(在测量工具或方法的精确度内)。在一些实施例中，步阶覆盖率和图案负载效应能够大于约100％、大于约110％、大于约120％、大于约130％、大于约140％或大于约200％。这些值能够在纵横比为约2或更大(在一些实施例中，纵横比为约3或更大；在一些实施例中，纵横比为约5或更大；并且在一些实施例中，纵横比为约8或更大)的特征中实现。
在一些实施例中，步阶覆盖率可以在约50％与约110％之间、约80％与约110％之间、约90％与约110％之间、约95％与约110％之间、约98％与约110％之间或约100％与约110％之间。在一些实施例中，步阶覆盖率可以在约50％与约100％之间、约80％与约100％之间、约90％与约100％之间、约95％与约100％之间或约98％与约100％之间。
在一些实施例中，步阶覆盖率可以取决于整个硅或玻璃晶片的图案的凹坑或尺寸。在一些实施例中，衬底可以是聚合物、玻璃、氧化铟锡(ITO)、碳基物质等。
在一些实施例中，膜生长速率是每个循环约
Figure BDA0002897964160000191
至每个循环约
Figure BDA0002897964160000192
或每个循环约
Figure BDA0002897964160000193
至每个循环约
Figure BDA0002897964160000194
在一些实施例中，膜生长速率超过每个循环约
Figure BDA0002897964160000195
超过每个循环约
Figure BDA0002897964160000196
超过每个循环约
Figure BDA0002897964160000197
超过每个循环约
Figure BDA0002897964160000198
超过每个循环约
Figure BDA0002897964160000199
或超过每个循环约
Figure BDA00028979641600001910
在一些实施例中，Si(O,C,N)膜沉积直至约3nm至约50nm、约5nm至约30nm、约5nm至约20nm的厚度。这些厚度能够在低于约100nm、低于约50nm、低于约30nm、低于约20nm且在一些情况下低于约15nm的特征尺寸(宽度)中实现。根据一些实施例，在三维结构上沉积Si(O,C,N)膜且侧壁的厚度甚至可以稍微超过10nm。在一些实施例中，能够沉积大于约50nm的Si(O,C,N)膜。在一些实施例中，能够沉积大于约100nm的Si(O,C,N)膜。在一些实施例中，Si(O,C,N)膜沉积直至超过约1nm、超过约2nm、超过约3nm、超过约5nm或超过约10nm的厚度。
根据一些实施例，Si(O,C,N)膜可以不同的湿式蚀刻速率(WER)沉积。当在0.5％dHF中使用毯覆式WER(纳米/分钟)时，Si(O,C,N)膜可以具有小于约50纳米/分钟的WER值。在一些实施例中，SiOCN膜在0.5％dHF中可以具有大于30纳米/分钟的WER值。
在低于约300℃的温度下执行ALD工艺的一些实施例中，0.5％dHF中的毯覆式WER(纳米/分钟)可以大于约30纳米/分钟。另外，毯覆式湿式蚀刻速率相对于热氧化物的WER可以是大于15至25倍。
在高于约300℃的温度下执行ALD工艺的一些实施例中，0.5％dHF中的毯覆式WER(纳米/分钟)可以小于约50纳米/分钟。另外，毯覆式湿式蚀刻速率可以是热氧化物WER的高达15至25倍。
在高于约300℃的温度下执行ALD工艺的一些实施例中，Si(O,C,N)膜中的氮浓度可以是约3至约30at％并且Si(O,C,N)膜中的碳浓度可以是约3至约30at％。可以通过调节温度来调节N和C浓度。
在低于约300℃的温度下执行ALD工艺的一些实施例中，Si(O,C,N)膜中的氮浓度可以是约0至约10at％并且Si(O,C,N)膜中的碳浓度可以是约0至约10at％。可以通过调节温度来调节N和C浓度。
除非另外指明，否则本文所提供的全部原子百分比(即at％)值为了简单起见而不包括氢在内，因为氢难以精确地以定量方式分析。然而，在一些实施例中，如果能够以合理的精确度分析氢，那么膜中的氢含量小于约20at％、小于约10at％或小于约5at％。
在一些实施例中，沉积的Si(O,C,N)薄膜可以含有按原子计(at％)至多约70％氧。在一些实施例中，Si(O,C,N)膜可以包含按原子计约10％至约70％、约15％至约50％，或约20％至约40％的氧。在一些实施例中，Si(O,C,N)膜可以包含按原子计至少约20％、约40％或约50％的氧。
在一些实施例中，沉积的Si(O,C,N)薄膜可以含有按原子计(at％)至多约40％的碳。在一些实施例中，Si(O,C,N)膜可以包含按原子计约0.5％至约40％、约1％至约30％、或约5％至约20％的碳。在一些实施例中，Si(O,C,N)膜可以包含按原子计至少约1％、约10％或约20％的碳。
在一些实施例中，沉积的Si(O,C,N)薄膜可以含有按原子计(at％)至多约50％的氮。在一些实施例中，Si(O,C,N)膜可以包含按原子计约0.5％至约30％、约1％至约20％、或约3％至约15％的氮。在一些实施例中，Si(O,C,N)膜可以包含按原子计至少约1％、约5％或约10％的氮。
在一些实施例中，沉积的Si(O,C,N)薄膜可以含有按原子计(at％)至多约50％的硅。在一些实施例中，Si(O,C,N)膜可以包含按原子计约10％至约50％、约15％至约40％、或约20％至约35％的硅。在一些实施例中，Si(O,C,N)膜可以包含按原子计至少约15％、约20％、约25％或约30％的硅。
在一些实施例中，沉积的Si(O,C,N)薄膜可以包含约30at％至约40at％硅、约25at％至约40at％氧、约10at％至约20at％C，和约10at％氮。在一些实施例中，沉积的Si(O,C,N)膜可以包含约33at％硅和约67at％氧。
如上文所论述，在一些实施例中，Si(O,C,N)膜可以包含Si-C键、Si-O键和/或Si-N键。在一些实施例中，Si(O,C,N)膜可以包含Si-C键和Si-O键并且可以不含Si-N键。在一些实施例中，Si(O,C,N)膜可以包含Si-N键和Si-O键并且可以不含Si-C键。在一些实施例中，Si(O,C,N)膜可以包含Si-N键和Si-C键并且可以不含Si-O键。在一些实施例中，Si(O,C,N)膜可以包含比Si-C键更多的Si-O键，例如Si-O键与Si-C键的比率可以是约1:1至约10:1。在一些实施例中，沉积的Si(O,C,N)膜可以包含SiN、SiOx、SiC、SiCN、SiON、SiOC和SiOCN中的一种或多种。
在一些实施例中，Si(O,C,N)膜是连续膜。在一些实施例中，Si(O,C,N)膜具有小于约10的k值。在一些实施例中，Si(O,C,N)膜具有小于约5的k值。举例来说，在一些实施例中，在约300℃或更低温度下沉积的Si(O,C,N)膜可以具有小于约5的k值。在一些实施例中，Si(O,C,N)膜具有约3.9至约10的k值。在一些实施例中，Si(O,C,N)膜具有大于约4.5的k值。举例来说，在一些实施例中，Si(O,C,N)是高于约300℃的温度下沉积且具有大于约4.5的k值。在一些实施例中，k值小于6.5。可以通过调节沉积温度来调节k值。
在一些实施例中，根据本公开沉积的SiOCN膜不包含层合物或纳米层合物结构。在一些实施例中，沉积的膜包含Si(O,C,N)膜和有机膜(例如聚酰胺膜)的纳米层合物。
在一些实施例中，根据本公开沉积的Si(O,C,N)膜不由彼此不键结的Si、O、C和/或N的个别单独分子组成。
利用如本文所述的ALD工艺沉积例示性Si(O,C,N)薄膜。
为了简单起见，本文中使用术语“膜”和“薄膜”。“膜”和“薄膜”意指通过本文所公开的方法沉积的任何连续或非连续结构和材料。举例来说，“膜”和“薄膜”可以包括2D材料、纳米棒、纳米管、纳米颗粒，或甚至单一、部分或整个分子层，或部分或整个原子层，或原子和/或分子簇。“膜”和“薄膜”可以包含具有小孔的材料或层，但仍然是至少部分连续的。
本领域技术人员应理解，可作多种多样的修改而不偏离本发明的精神。所述特点、结构、特征和前体可以按照任何合适的方式组合。因此，应清楚地理解，本发明的形式仅为说明性的，并且不打算限制本发明的范围。希望所有修改和变化属于本发明的范围内，如所附权利要求书所限定。

Claims (20)

1.一种利用包含至少一个沉积循环的循环气相沉积工艺在反应空间中的衬底上形成含硅薄膜的方法，所述至少一个沉积循环包含：
使所述衬底与包含卤代硅烷的气相硅前体接触；
使所述衬底与胺反应物接触；以及
使所述衬底与酰基卤或羧酸反应物接触。
2.根据权利要求1所述的方法，其中所述至少一个沉积循环按次序包含：
使所述衬底与所述酰基卤或羧酸反应物接触；
使所述衬底与所述胺反应物接触；以及
使所述衬底与包含卤代硅烷的所述气相硅前体接触。
3.根据权利要求1所述的方法，其中所述至少一个沉积循环按次序包含：
使所述衬底与包含卤代硅烷的所述气相硅前体接触；
使所述衬底与所述胺反应物接触；以及
使所述衬底与所述酰基卤或羧酸反应物接触。
4.根据权利要求1所述的方法，其中所述至少一个沉积循环按次序包含：
使所述衬底与包含卤代硅烷的所述气相硅前体接触；
使所述衬底与所述酰基卤或羧酸反应物接触；以及
使所述衬底与所述胺反应物接触。
5.根据权利要求1所述的方法，其中所述至少一个沉积循环另外包含使所述衬底与第二种胺反应物接触。
6.根据权利要求1所述的方法，其中所述硅反应物具有式SinX2n+2，其中X是卤素并且n是1到4的整数。
7.根据权利要求1所述的方法，其中所述硅反应物包含烷基卤代硅烷或八氯三硅烷。
8.根据权利要求1所述的方法，其中所述酰基卤反应物包含反丁烯二酰氯、丙二酰氯、丁二酰氯、均苯三甲酰氯、戊二酰氯、己二酰二氯或邻苯二甲酰氯。
9.根据权利要求1所述的方法，其中所述羧酸反应物包含1,3二酸、己二酸或对苯二甲酸。
10.根据权利要求1所述的方法，其中所述胺反应物包含乙二胺、苯二胺、丁二胺、二氨基己烷、二氨基丙烷，或丙三胺。
11.根据权利要求1所述的方法，其中所述至少一个沉积循环另外包含使所述衬底与氢反应物接触。
12.根据权利要求11所述的方法，其中所述至少一个沉积循环按次序包含：
使所述衬底与包含卤代硅烷的所述气相硅前体接触；
使所述衬底与所述氢反应物接触；
使所述衬底与所述酰基卤或羧酸反应物接触；以及
使所述衬底与所述胺反应物接触。
13.根据权利要求11所述的方法，其中所述氢反应物包含NH3、N2H2、任何烷基取代的肼或氮族元素氢化物。
14.根据权利要求1所述的方法，其中所述至少一个沉积循环包含使所述衬底与所述硅前体、所述胺反应物和所述酰基卤反应物在低于300℃的温度下交替并且依序接触。
15.根据权利要求14所述的方法，其中所述含硅薄膜包含约3至约30at％的氮和约3至约30at％的碳。
16.根据权利要求14所述的方法，其中所述含硅薄膜在稀HF中具有大于约30纳米/分钟的湿式蚀刻速率。
17.根据权利要求14所述的方法，其中所述含硅薄膜具有小于约5的k值。
18.根据权利要求1所述的方法，其中所述至少一个沉积循环包含使所述衬底与所述硅前体、所述胺反应物和所述酰基卤反应物在高于300℃的温度下交替并且依序接触。
19.根据权利要求18所述的方法，其中所述含硅薄膜具有超过约4.5的k值。
20.根据权利要求1所述的方法，其中所述含硅薄膜包含SiOCN。
CN202110047963.7A 2020-01-17 2021-01-14 SiOCN薄膜的形成 Pending CN113140444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062962667P 2020-01-17 2020-01-17
US62/962,667 2020-01-17

Publications (1)

Publication Number Publication Date
CN113140444A true CN113140444A (zh) 2021-07-20

Family

ID=76810260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110047963.7A Pending CN113140444A (zh) 2020-01-17 2021-01-14 SiOCN薄膜的形成

Country Status (4)

Country Link
US (1) US20210225633A1 (zh)
KR (1) KR20210093764A (zh)
CN (1) CN113140444A (zh)
TW (1) TW202129055A (zh)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3429899A1 (de) * 1983-08-16 1985-03-07 Canon K.K., Tokio/Tokyo Verfahren zur bildung eines abscheidungsfilms
WO1998058936A1 (fr) * 1997-06-20 1998-12-30 Hitachi, Ltd. Nanostructure d'organosilicie et son procede de fabrication
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
EP1425435A2 (en) * 2001-09-14 2004-06-09 Asm International N.V. Metal nitride deposition by ald using gettering reactant
US8268409B2 (en) * 2006-10-25 2012-09-18 Asm America, Inc. Plasma-enhanced deposition of metal carbide films
KR20090068179A (ko) * 2007-12-21 2009-06-25 에이에스엠 인터내셔널 엔.브이. 실리콘 이산화물을 포함하는 박막의 제조 방법
JP5518499B2 (ja) * 2009-02-17 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
KR101732608B1 (ko) * 2009-06-29 2017-05-04 어플라이드 머티어리얼스, 인코포레이티드 에너지 저장 디바이스 내의 3차원 구리 함유 전극의 고체 전해질 인터페이스를 위한 패시베이션 막
WO2011049816A2 (en) * 2009-10-20 2011-04-28 Asm International N.V. Processes for passivating dielectric films
US8440571B2 (en) * 2010-11-03 2013-05-14 Applied Materials, Inc. Methods for deposition of silicon carbide and silicon carbonitride films
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US9243324B2 (en) * 2012-07-30 2016-01-26 Air Products And Chemicals, Inc. Methods of forming non-oxygen containing silicon-based films
US10023958B2 (en) * 2013-11-22 2018-07-17 Applied Materials, Inc. Atomic layer deposition of films comprising silicon, carbon and nitrogen using halogenated silicon precursors
US9401273B2 (en) * 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
US9777025B2 (en) * 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US11124876B2 (en) * 2015-03-30 2021-09-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
WO2017033979A1 (ja) * 2015-08-26 2017-03-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9633838B2 (en) * 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
US10053775B2 (en) * 2015-12-30 2018-08-21 L'air Liquide, Societé Anonyme Pour L'etude Et L'exploitation Des Procédés Georges Claude Methods of using amino(bromo)silane precursors for ALD/CVD silicon-containing film applications
US9865455B1 (en) * 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
JP7062658B2 (ja) * 2016-12-09 2022-05-06 エーエスエム アイピー ホールディング ビー．ブイ． 熱原子層エッチングプロセス
TWI729285B (zh) * 2017-06-14 2021-06-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬薄膜的選擇性沈積
US10186424B2 (en) * 2017-06-14 2019-01-22 Rohm And Haas Electronic Materials Llc Silicon-based hardmask
TWI784022B (zh) * 2017-07-31 2022-11-21 中國大陸商南大光電半導體材料有限公司 1,1,1-參(二甲胺基)二矽烷及其製備方法
US10818758B2 (en) * 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10988490B1 (en) * 2019-10-03 2021-04-27 Entegris, Inc. Triiodosilylamine precursor compounds

Also Published As

Publication number Publication date
US20210225633A1 (en) 2021-07-22
KR20210093764A (ko) 2021-07-28
TW202129055A (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
JP7135187B2 (ja) ＳｉＯＣＮ薄膜の形成
JP7479334B2 (ja) ＳｉＯＣ薄膜の形成
JP7383106B2 (ja) 低温でのＳｉＮの堆積用Ｓｉ前駆体
KR102482954B1 (ko) 기판 상에 구조물을 형성하는 방법
US10186420B2 (en) Formation of silicon-containing thin films
KR102626489B1 (ko) 산화물 박막의 증착을 위한 반응기
US20220076946A1 (en) FORMATION OF SiOCN THIN FILMS
KR102627238B1 (ko) 산소 함유 박막의 형성을 제어하기 위한 플라즈마 강화 증착 공정
US20180350587A1 (en) Plasma enhanced deposition processes for controlled formation of metal oxide thin films
CN112951729A (zh) 用于在衬底上选择性地形成目标膜的方法
JP7433437B2 (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
US20210225634A1 (en) FORMATION OF SiCN THIN FILMS
CN113140444A (zh) SiOCN薄膜的形成
KR20240071325A (ko) 실리콘과 질소를 포함하는 재료의 선택적 증착

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination