CN113129941A - 一种半导体存储器件 - Google Patents

一种半导体存储器件 Download PDF

Info

Publication number
CN113129941A
CN113129941A CN201911406444.4A CN201911406444A CN113129941A CN 113129941 A CN113129941 A CN 113129941A CN 201911406444 A CN201911406444 A CN 201911406444A CN 113129941 A CN113129941 A CN 113129941A
Authority
CN
China
Prior art keywords
cell
pads
column
sense amplifier
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911406444.4A
Other languages
English (en)
Inventor
连捷坤
龚著浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201911406444.4A priority Critical patent/CN113129941A/zh
Publication of CN113129941A publication Critical patent/CN113129941A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体存储器件，其包括单元垫阵列，第一读出放大器阵列以及第二读出放大器阵列，其中单元垫阵列包括呈矩阵排布的多个单元垫；位于单元垫阵列的第一列奇数行的单元垫与同一列相邻的单元垫两两最对，成对的单元垫通过一个第一读出放大器阵列电连接；位于单元垫阵列的最后一列奇数行的单元垫与同一列相邻的单元垫两两最对，成对的单元垫通过一个第二读出放大器阵列电连接。从而通过将位于单元垫阵列边缘的单元垫两两组队，可以有效利用边缘单元垫靠外侧一半的单元垫上的电流存储面积和容量，从而可以在相对于现有技术相同面积的情况下，提高电路存储面积的利用率并扩大记忆体容量。

Description

一种半导体存储器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体存储器件。
背景技术
在现有的半导体器件中，单个芯片包含呈矩阵形式排列的多个单元存储阵列，每个存储阵列中包括多个单元垫，以行的方式布置位线，以垂直于位线的方式布置字置，在字线和位线的交叉点上布置存储单元。不同的单元垫之间还可以设置读出放大器，该读出放大器可将从单元垫输出的数据放大后发送给本地输入输出线。
现有的半导体器件中位于存储阵列边缘的单元垫，只有位于该单元垫靠近内侧的存储单元通过与相邻单元垫共享读出放大器，实现数据的存储和放大输出。而因该单元垫外侧的一半的单元垫上的电路存储面积和容量将被浪费掉。
发明内容
本发明要解决的技术问题是：如何提高芯片面积的利用率，提高存储容量。
为解决上述技术问题，本发明提供了一种半导体存储芯片，其包括：
单元垫阵列，其包括呈矩阵排布的多个单元垫；
第一读出放大器阵列，位于所述单元垫阵列的第一列的单元垫两两组队，成对的单元垫通过一个第一读出放大器阵列电连接；以及
第二读出放大器阵列，位于所述单元垫阵列的最后一列的单元垫两两组队，成对的单元垫通过一个第二读出放大器阵列电连接。
优选的，位于所述单元垫阵列的第一列奇数行的单元垫与同一列相邻的单元垫两两组队，成对的单元垫通过一个第一读出放大器阵列电连接。
优选的，所述第一读出放大器阵列包括多个第一读出放大器，位于所述第一列奇数行的单元垫中的存储单元与同一列相邻的单元垫中的存储单元两两组对，成对的存储单元通过一个第一读出放大器电连接。
优选的，位于所述单元垫阵列的第一列的单元垫中的存储单元沿列方向依次排列，所述第一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组对。
优选的，位于所述单元垫阵列的最后一列奇数行的单元垫与同一列相邻的单元垫两两组队，成对的单元垫通过一个第二读出放大器阵列电连接。
优选的，所述第二读出放大器阵列包括多个第二读出放大器，位于所述最后一列奇数行的单元垫中的存储单元与同一列相邻的单元垫中的存储单元两两组对，成对的存储单元通过一个第二读出放大器电连接。
优选的，位于所述单元垫阵列的最后一列的单元垫中的存储单元沿列方向依次排列，所述最后一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组对。
优选的，在位于同一行的多个单元垫中，每相邻的两个单元垫之间通过一个行方向读出放大器阵列电连接。
优选的，所述行方向读出放大器阵列包括多个行方向读出放大器，
在位于同一行的多个单元垫中，每相邻的两个单元垫中的存储单元两两组对，成对的存储单元通过一个行方向读出放大器电连接。
优选的，在位于同一行的相邻的两个单元垫中，一个单元垫中的存储单元沿列方向依次排列，另一个单元垫中的存储单元沿列方向依次排列，所述相邻的两个单元垫中排列序号相同的存储单元进行组对。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明的半导体存储器件，其包括单元垫阵列，第一读出放大器阵列10以及第二读出放大器阵列，其中单元垫阵列包括呈矩阵排布的多个单元垫；位于单元垫阵列的第一列奇数行的单元垫与同一列相邻的单元垫两两最对，成对的单元垫通过一个第一读出放大器阵列电连接；位于单元垫阵列的最后一列奇数行的单元垫与同一列相邻的单元垫两两最对，成对的单元垫通过一个第二读出放大器阵列电连接。从而通过将位于单元垫阵列边缘的单元垫两两组队，可以有效利用边缘单元垫靠外侧一半的单元垫上的电流存储面积和容量，从而可以在相对于现有技术相同面积的情况下，提高电路存储面积的利用率并扩大记忆体容量。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了本申请实施例提供的一种半导体存储器件的结构示意图；
图2示出了本申请实施例提供的另一种半导体存储器件的结构示意图；
图3示出了本申请实施例提供的另一种半导体存储器件的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
在现有的半导体器件中，单个芯片包含呈矩阵形式排列的多个单元存储阵列，每个存储阵列中包括多个单元垫，以行的方式布置位线，以垂直于位线的方式布置字线，在字线和位线的交叉点上布置存储单元。不同的单元垫之间还可以设置读出放大器，该读出放大器可将从单元垫输出的数据放大后发送给本地输入输出线。现有的半导体器件中位于存储阵列边缘的单元垫，只有位于该单元垫靠近内侧的存储单元通过与相邻单元垫共享读出放大器，实现数据的存储和放大输出。而因该单元垫外侧的一半的单元垫上的电路存储面积和容量将被浪费掉，如图1中虚线框出的部分。参见图1所示，图1示出了现有技术中单元垫的排布方式，其中，要实现M×N个单元垫的存储记忆体容量需要设置占用M×(N+1)个单元垫的面积。亦即，在设置M×(N+1)个单元垫的情况，将有M个单元垫面积的存储容量被浪费。
有鉴于此，本申请提供了一种半导体存储器件，参见图2所示，其包括单元垫阵列、第一读出放大器阵列10以及第二读出放大器阵列20。其中，单元垫阵列包括呈矩阵排布的多个单元垫Matm,n(m，n为正整数，)，位于单元垫阵列的第一列的单元垫两两组队，成对的单元垫通过一个第一读出放大器阵列10电连接；位于单元垫阵列的最后一列的单元垫两两组队，成对的单元垫通过一个第二读出放大器阵列20电连接。通过将位于单元垫阵列边缘的同侧的单元垫两两进行电连接，可以有效利用边缘单元垫靠外侧一半的单元垫上的电路存储面积和容量，从而可以在相对于现有技术相同面积的情况下，提高电路存储面积的利用率并扩大记忆体容量。
实施例一
参见图2所示，图2示出了本申请实施例提供的一种半导体存储器件，其包括：
单元垫阵列，其包括呈矩阵排布的多个单元垫；
第一读出放大器阵列10，位于单元垫阵列的第一列奇数行的单元垫与同一列相邻的单元垫两两组队，成对的单元垫通过一个第一读出放大器阵列10电连接的单元；
第二读出放大器阵列20，位于单元垫阵列的最后一列奇数行的单元垫与同一列相邻的单元垫两两组队，成对的单元垫通过一个第二读出放大器阵列电连接。
作为一示例，第一读出放大器阵列10可以包括多个第一读出放大器，位于第一列奇数行的单元垫中的存储单元与同一列相邻的单元垫中的存储单元两两组队，成对的存储单元通过一个第一读出放大器电连接。
第二读出放大器阵列20可以包括多个第二读出放大器，位于最后一列奇数行的单元垫中的存储单元与同一列相邻的单元垫中的存储单元两两组队，成对的存储单元通过一个第二读出放大器电连接。
具体的，单元垫阵列可以设置为由M×N个单元垫组成的阵列，其中第一列的单元垫可以表示为Matm,1，其中m为正整数；最后一列的单元垫可以表示为Matm,n，其中n为正整数，m和n大于等于2。在第一列奇数行的单元垫中的存储单元与同一列相邻的单元垫中的存储单元两两组队时，可以为Mat1,1与Mat2,1、Mat3,1与Mat4,1等以此类推，两两组队，成对的单元垫通过一个第一读出放大器阵列10电连接。相应的，最后一列的单元垫的组队方式可以和第一列中单元垫的组队方式相同，可以为Mat1,n与Mat2,n、Mat3,n与Mat4,n等以此类推，两两组队，成对的单元垫通过一个第二读出放大器阵列20电连接。
另外，在单元垫阵列中位于同一行的多个单元垫中，每相邻的两个单元垫之间可以为通过一个行方向读出放大器阵列30电连接。另外，在单元垫阵列中位于同一行的多个单元垫中，每相邻的两个单元垫之间可以为通过一个行方向读出放大器阵列30电连接。具体的，行方向读出放大器阵列30可以包括多个行方向读出放大器。每相邻的两个单元垫中的存储单元两两组队，成对的存储单元通过一个行方向读出放大器电连接。基于上述具体示例，可以为Mat1,1与Mat12、Mat1,2与Mat1,3等以此类推，两两组队，成对的单元垫通过一个行读出放大器阵列30电连接。
需要说明的是，在本申请实施例中，将不对单元垫阵列中位于第一列的单元垫之间两两组合的方式进行限定，也不对单元垫阵列中位于最后一列的单元垫之间两两组合的方式进行限定。单元垫阵列中位于第一列奇数行的单元垫也可以与同一列间隔一行的单元垫两两组对，第一列偶数行的单元垫与同一列相隔一行的单元垫两两组队，单元垫阵列中位于最后一列的单元垫可以相应的按单元垫阵列中第一列单元垫的电连接方式进行两两组队。
在单元垫阵列中，位于第一列的单元垫的组队方式可以和位于最后一列的单元垫的组队方式相同，也可以和位于最后一列的单元垫的组队方式不同。在本申请实施例中将以位于第一列的单元垫的组队方式可以和位于最后一列的单元垫的组队方式相同，具体请参见实施例二和实施例三。
以上为本申请实施例提供的一种半导体存储器件，其包括单元垫阵列，第一读出放大器阵列10以及第二读出放大器阵列20，其中单元垫阵列包括呈矩阵排布的多个单元垫；位于单元垫阵列的第一列奇数行的单元垫与同一列相邻的单元垫两两最对，成对的单元垫通过一个第一读出放大器阵列10电连接；位于单元垫阵列的最后一列奇数行的单元垫与同一列相邻的单元垫两两最对，成对的单元垫通过一个第二读出放大器阵列20电连接。从而通过将位于单元垫阵列边缘的单元垫两两组队，可以有效利用边缘单元垫靠外侧一半的单元垫上的电流存储面积和容量，从而可以在相对于现有技术相同面积的情况下，提高电路存储面积的利用率并扩大记忆体容量。
实施例二
参见图2所示，图2示出了本申请实施例提供的另一种半导体存储器件，其包括：
单元垫阵列，其包括呈矩阵排布的多个单元垫；
第一读出放大器阵列10，位于单元垫阵列的第一列的单元垫中的存储单元沿列方向依次排列，第一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组队，成对的存储单元通过一个第一读出放大器电连接；以及
第二读出放大器阵列20，位于单元垫阵列的最后一列的单元垫中的存储单元沿列方向依次排列，最后一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组队，成对的存储单元通过一个第二读出放大器电连接。
作为一具体示例，单元垫阵列可以设置为由M×N个单元垫组成的阵列，其中第一列的单元垫可以表示为Matm,1，其中m为正整数；最后一列的单元垫可以表示为Matm,n，其中n为正整数，m和n大于等于2。其中，每个单元垫中可以包括多个存储单元，多个存储单元沿列方向依次排列，用k代表存储单元在单元垫中的排列序号，k为正整数。在将第一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组队时，可以有Mat1,1中k＝1的存储单元与Mat2,1中k＝1的存储单元通过一个第一读出放大器电连接，Mat1,1中k＝2的存储单元与Mat2,1中k＝2的存储单元通过一个第一读出放大器电连接，以此类推，Mat1,1与Mat2,1中排列序号k相同的存储单元分别通过一个第一读出放大器电连接。相应的，在位于最后一列的单元垫中存储单元的组队方式可以和位于第一列的单元垫中存储单元的组队方式相同，即可以有Mat1,n中k＝1的存储单元与Mat2,n中k＝1的存储单元通过一个第二读出放大器电连接，Mat1,n中k＝2的存储单元与Mat2,n中k＝2的存储单元通过一个第二读出放大器电连接，以此类推，Mat1,n与Mat2,n中排列序号k相同的存储单元分别通过一个第二读出放大器电连接。
作为一示例，在位于同一行的相邻的两个单元垫中，一个单元垫中的存储单元沿列方向依次排列，另一个单元垫中的存储单元沿列方向依次排列，相邻的两个单元垫中排列序号相同的存储单元进行组队。基于上述具体示例，用j代表除位于整个单元垫阵列边缘的存储单元以外的存储单元在每个单元垫中的排列序号，j为正整数，则有Mat1,1中j＝1的存储单元与Mat1,2中j＝1的存储单元通过一个行读出放大器电连接，Mat1,1中j＝2的存储单元与Mat1,2中j＝2的存储单元通过一个行读出放大器电连接，以此类推，Mat1,1与Mat1,2中排列序号j相同的存储单元分别通过一个行读出放大器电连接。
以上为本申请实施例提供的另一种半导体存储器件，其包括单元垫阵列、第一读出放大器阵列10以及第二读出放大器阵列20，其中单元垫阵列包括呈矩阵排布的多个单元垫，位于单元垫阵列的第一列的单元垫中的存储单元沿列方向依次排列，第一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组队，成对的存储单元通过一个第一读出放大器电连接；位于单元垫阵列的最后一列的单元垫中的存储单元沿列方向依次排列，最后一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组队，成对的存储单元通过一个第二读出放大器电连接。通过将位于单元垫阵列边缘的同侧的单元垫两两进行组队，将组队的单元垫中排列序号相同的存储单元进行电连接，一方面，可以有效利用边缘单元垫靠外侧一半的单元垫上的电路存储面积和容量，从而可以在相对于现有技术相同面积的情况下，提高电路存储面积的利用率并扩大记忆体容量；另一方面，在单元垫阵列中对称布线，有利于减少电路延迟，提高器件性能。
实施例三
参见图3所示，图3示出了本申请实施例提供的另一种半导体存储器件，其包括：
单元垫阵列，其包括呈矩阵排布的多个单元垫；
第一读出放大器阵列10，位于单元垫阵列的第一列的单元垫中的存储单元沿列方向依次排列，先按第一列奇数行的单元垫中排列序号最小的存储单元和同一列相邻的单元垫中排列序号最大的存储单元进行组队，再按第一列奇数行的剩余单元垫中排列最小的存储单元再和同一列相邻的剩余单元垫中排列序号最大的存储单元进行组队，以此类推，成对的存储单元通过一个第一读出放大器电连接；
第二读出放大器阵列20，位于单元垫阵列的最后一列的单元垫中的存储单元沿列方向依次排列，先按最后一列奇数行的单元垫中排列序号最小的存储单元和同一列相邻的单元垫中排列序号最大的存储单元进行组队，再按最后一列奇数行的剩余单元垫中排列序号最小的存储单元和同一列相邻的剩余单元垫中排列序号最大的存储单元进行组队，以此类推，成对的存储单元通过一个第二读出放大器电连接。
作为一具体示例，单元垫阵列可以设置为由M×N个单元垫组成的阵列，其中第一列的单元垫可以表示为Matm,1，其中m为正整数；最后一列的单元垫可以表示为Matm,n，其中n为正整数，m和n大于等于2。其中，每个单元垫中可以包括多个存储单元，多个存储单元沿列方向依次排列，用k代表存储单元在单元垫中的排列序号，k为正整数。在将第一列奇数行的单元垫中排列序好最小的存储单元和同一列相邻的单元垫中排列序号最大的存储单元进行组队时，可以有Mat1,1中k＝1的存储单元与Mat2,1中k＝kmax的存储单元通过一个第一读出放大器电连接，Mat1,1中k＝2的存储单元与Mat2,1中k＝kmax-1的存储单元通过一个第一读出放大器电连接，以此类推，Mat1,1与Mat2,1中成对的存储单元分别通过一个第一读出放大器电连接。相应的，在位于最后一列的单元垫中存储单元的组队方式可以和位于第一列的单元垫中存储单元的组队方式相同，即可以有Mat1,n中k＝1的存储单元与Mat2,n中k＝kmax的存储单元通过一个第二读出放大器电连接，Mat1,n中k＝2的存储单元与Mat2,n中k＝kmax-1的存储单元通过一个第二读出放大器电连接，以此类推，Mat1,n与Mat2,n中成对的存储单元分别通过一个第二读出放大器电连接。
作为一示例，在位于同一行的相邻的两个单元垫中，一个单元垫中的存储单元沿列方向依次排列，另一个单元垫中的存储单元沿列方向依次排列，相邻的两个单元垫中排列序号相同的存储单元进行组队。基于上述具体示例，用j代表除位于整个单元垫阵列边缘的存储单元以外的存储单元在每个单元垫中的排列序号，j为正整数，则有Mat1,1中j＝1的存储单元与Mat1,2中j＝1的存储单元通过一个行读出放大器电连接，Mat1,1中j＝2的存储单元与Mat1,2中j＝2的存储单元通过一个行读出放大器电连接，以此类推，Mat1,1与Mat1,2中排列序号j相同的存储单元分别通过一个行读出放大器电连接。
以上为本申请实施例提供的另一种半导体存储阵列，其包括其包括单元垫阵列、第一读出放大器阵列10以及第二读出放大器阵列20，其中单元垫阵列包括呈矩阵排布的多个单元垫，位于单元垫阵列的第一列的单元垫中的存储单元沿列方向依次排列，先按第一列奇数行的单元垫中排列序号最小的存储单元和同一列相邻的单元垫中排列序号最大的存储单元进行组队，再将第一列奇数行的剩余单元垫中排列序号最小的存储单元和同一列相邻的剩余单元垫中排列序号最大的存储单元进行组队，以此类推，成对的存储单元通过一个第一读出放大器电连接；位于单元垫阵列的最后一列的单元垫中的存储单元沿列方向依次排列，先按最后一列奇数行的单元垫中排列序号最小的存储单元和同一列相邻的单元垫中排列序号最大的存储单元进行组队，再将最后一列奇数行的剩余单元垫中排列序号最小的存储单元和同一列相邻的剩余单元垫中排列序号最大的存储单元进行组队，成对的存储单元通过一个第二读出放大器电连接。通过将位于单元垫阵列边缘的同侧的单元垫两两进行组队，一方面，可以有效利用边缘单元垫靠外侧一半的单元垫上的电路存储面积和容量，从而可以在相对于现有技术相同面积的情况下，提高电路存储面积的利用率并扩大记忆体容量；另一方面，在单元垫阵列中对称布线，有利于减少电路延迟，提高器件性能。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种半导体存储器件，其特征在于，包括：
单元垫阵列，其包括呈矩阵排布的多个单元垫；
第一读出放大器阵列，位于所述单元垫阵列的第一列的单元垫两两组队，成对的单元垫通过一个第一读出放大器阵列电连接；以及
第二读出放大器阵列，位于所述单元垫阵列的最后一列的单元垫两两组队，成对的单元垫通过一个第二读出放大器阵列电连接。
2.根据权利要求1所述的半导体存储器件，其特征在于，位于所述单元垫阵列的第一列奇数行的单元垫与同一列相邻的单元垫两两组队，成对的单元垫通过一个第一读出放大器阵列电连接。
3.根据权利要求2所述的半导体存储器件，其特征在于，所述第一读出放大器阵列包括多个第一读出放大器，位于所述第一列奇数行的单元垫中的存储单元与同一列相邻的单元垫中的存储单元两两组对，成对的存储单元通过一个第一读出放大器电连接。
4.根据权利要求3所述的半导体存储器件，其特征在于，位于所述单元垫阵列的第一列的单元垫中的存储单元沿列方向依次排列，所述第一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组对。
5.根据权利要求1所述的半导体存储器件，其特征在于，位于所述单元垫阵列的最后一列奇数行的单元垫与同一列相邻的单元垫两两组队，成对的单元垫通过一个第二读出放大器阵列电连接。
6.根据权利要求5所述的半导体存储器件，其特征在于，所述第二读出放大器阵列包括多个第二读出放大器，位于所述最后一列奇数行的单元垫中的存储单元与同一列相邻的单元垫中的存储单元两两组对，成对的存储单元通过一个第二读出放大器电连接。
7.根据权利要求6所述的半导体存储器件，其特征在于，位于所述单元垫阵列的最后一列的单元垫中的存储单元沿列方向依次排列，所述最后一列奇数行的单元垫和同一列相邻的单元垫中排列序号相同的存储单元进行组对。
8.根据权利要求1至7中任一项所述的半导体存储器件，其特征在于，在位于同一行的多个单元垫中，每相邻的两个单元垫之间通过一个行方向读出放大器阵列电连接。
9.根据权利要求8所述的半导体存储器件，其特征在于，所述行方向读出放大器阵列包括多个行方向读出放大器，
在位于同一行的多个单元垫中，每相邻的两个单元垫中的存储单元两两组对，成对的存储单元通过一个行方向读出放大器电连接。
10.根据权利要求9所述的半导体存储器件，其特征在于，在位于同一行的相邻的两个单元垫中，一个单元垫中的存储单元沿列方向依次排列，另一个单元垫中的存储单元沿列方向依次排列，所述相邻的两个单元垫中排列序号相同的存储单元进行组对。
CN201911406444.4A 2019-12-31 2019-12-31 一种半导体存储器件 Pending CN113129941A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911406444.4A CN113129941A (zh) 2019-12-31 2019-12-31 一种半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911406444.4A CN113129941A (zh) 2019-12-31 2019-12-31 一种半导体存储器件

Publications (1)

Publication Number Publication Date
CN113129941A true CN113129941A (zh) 2021-07-16

Family

ID=76768875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911406444.4A Pending CN113129941A (zh) 2019-12-31 2019-12-31 一种半导体存储器件

Country Status (1)

Country Link
CN (1) CN113129941A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395791A (ja) * 1989-09-06 1991-04-22 Hitachi Ltd 半導体記憶装置
CN1134022A (zh) * 1994-12-16 1996-10-23 株式会社东芝 半导体存储装置
CN1169578A (zh) * 1996-04-23 1998-01-07 冲电气工业株式会社 半导体存储器
CN1224218A (zh) * 1998-01-20 1999-07-28 日本电气株式会社 半导体存储器件
JP2001118382A (ja) * 1999-10-18 2001-04-27 Nec Corp 半導体記憶装置
JP2006338796A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395791A (ja) * 1989-09-06 1991-04-22 Hitachi Ltd 半導体記憶装置
CN1134022A (zh) * 1994-12-16 1996-10-23 株式会社东芝 半导体存储装置
CN1169578A (zh) * 1996-04-23 1998-01-07 冲电气工业株式会社 半导体存储器
CN1224218A (zh) * 1998-01-20 1999-07-28 日本电气株式会社 半导体存储器件
JP2001118382A (ja) * 1999-10-18 2001-04-27 Nec Corp 半導体記憶装置
JP2006338796A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 半導体記憶装置

Similar Documents

Publication Publication Date Title
KR101456503B1 (ko) 스택 메모리
TW344819B (en) Semiconductor memory device
US20040004897A1 (en) Layout structures of data input/output pads and peripheral circuits of integrated circuit memory devices
US7525829B2 (en) Semiconductor storage device
JP7149647B2 (ja) 半導体モジュール
TW201727633A (zh) 積體電路結構
JPS62177792A (ja) 半導体記憶装置
US20210158856A1 (en) Apparatus for enhancing prefetch access in memory module
US9812176B2 (en) Memory structure
KR0164391B1 (ko) 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
KR900007741B1 (ko) 반도체 기억장치
CN113129941A (zh) 一种半导体存储器件
KR100873623B1 (ko) 반도체 메모리 장치
CN110914909B (zh) 行进存储器和计算机系统
US7692991B2 (en) Semiconductor memory device and method for designing the same
KR100326823B1 (ko) 반도체 장치
US20100014341A1 (en) Semiconductor memory device
US3965462A (en) Serpentine charge-coupled-device memory circuit
US20210091060A1 (en) Storage device and method of making the same
WO2021168839A1 (zh) 一种存储器和电子设备
KR100350590B1 (ko) 칩 사이즈가 감소된 ｄｒａｍ
US20040257899A1 (en) Integrated circuit memory devices having zig-zag arrangements of column select IO blocks to increase input/output line routing efficiency
JP2020102289A (ja) 半導体記憶装置
US10332578B2 (en) Semiconductor device
EP0803874A2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210716

RJ01 Rejection of invention patent application after publication