CN113113428A - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN113113428A CN113113428A CN202110319917.8A CN202110319917A CN113113428A CN 113113428 A CN113113428 A CN 113113428A CN 202110319917 A CN202110319917 A CN 202110319917A CN 113113428 A CN113113428 A CN 113113428A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- layer
- metal oxide
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 93
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 70
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 173
- 238000000034 method Methods 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 230000008569 process Effects 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 238000002161 passivation Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制备方法。所述阵列基板包括位于显示区的金属氧化物薄膜晶体管以及位于非显示区的低温多晶硅薄膜晶体管；其中，所述金属氧化物薄膜晶体管和所述低温多晶硅薄膜晶体管均为底栅结构，且所述金属氧化物薄膜晶体管的栅极与所述低温多晶硅薄膜晶体管的栅极同层设置，所述金属氧化物薄膜晶体管的源漏极金属层与所述低温多晶硅薄膜晶体管的源漏极金属层同层设置。本发明通过将金属氧化物薄膜晶体管的栅极与低温多晶硅薄膜晶体管的栅极同层设置，将金属氧化物薄膜晶体管的源漏极金属层与低温多晶硅薄膜晶体管的源漏极金属层同层设置，可将制备混合TFT结构所需的光罩总数减少至8张，大大节约了生产成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。薄膜晶体管(Thin Film Transistor，TFT)是LCD显示装置中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。显示装置中所用的TFT需要考虑均一性、漏电流、有效驱动长度、面积效率、及滞后作用等多方面的因素。
依据有源层材料的不同，TFT分为非晶硅(a-Si)TFT、低温多晶硅(LowTemperature Poly-silicon，LTPS)TFT及金属氧化物(Metal Oxide)TFT。其中，低温多晶硅TFT具有迁移率高、尺寸较小、充电快、开关速度快等优点，用于栅极驱动时具有很好的效果；金属氧化物TFT具有均一性良好及漏电流低的优点，可用于显示像素驱动。因此，可以制备一种用低温多晶硅TFT做栅极驱动和用金属氧化物TFT做显示像素驱动的混合TFT结构，这样既能提高LCD显示装置的栅极驱动电路中的驱动电流，又能降低LCD显示装置的显示像素驱动时的漏电流。但由于低温多晶硅半导体与金属氧化物半导体不在同一平面，因此在制备混合TFT结构时需要增加多张光罩，制程复杂度增加，导致生产成本过高。故，有必要改善这一缺陷。
发明内容
本发明实施例提供一种阵列基板，用于解决现有技术的显示装置的混合TFT结构在制备时需要增加多张光罩，制程复杂，导致生产成本过高的技术问题。
本发明实施例提供一种阵列基板，包括显示区和非显示区，还包括位于所述显示区的金属氧化物薄膜晶体管以及位于所述非显示区的低温多晶硅薄膜晶体管；其中，所述金属氧化物薄膜晶体管和所述低温多晶硅薄膜晶体管均为底栅结构，且所述金属氧化物薄膜晶体管的栅极与所述低温多晶硅薄膜晶体管的栅极同层设置，所述金属氧化物薄膜晶体管的源漏极金属层与所述低温多晶硅薄膜晶体管的源漏极金属层同层设置。
在本发明实施例提供的阵列基板中，所述阵列基板还包括设于所述低温多晶硅薄膜晶体管的有源层与所述低温多晶硅薄膜晶体管的源漏极金属层之间的层间绝缘层，所述层间绝缘层对应于所述金属氧化物薄膜晶体管的栅极的区域形成有通孔，所述金属氧化物薄膜晶体管的有源层设置于所述通孔内。
在本发明实施例提供的阵列基板中，所述层间绝缘层包括由下至上依次层叠设置的氮化硅层和氧化硅层。
在本发明实施例提供的阵列基板中，所述金属氧化物薄膜晶体管的有源层包括位于两端的导体化区域，所述金属氧化物薄膜晶体管的源漏极金属层通过所述通孔与所述导体化区域电性连接。
在本发明实施例提供的阵列基板中，所述低温多晶硅薄膜晶体管的有源层包括位于两端的源漏极掺杂区，所述层间绝缘层对应于所述源漏极掺杂区形成有第一过孔，所述低温多晶硅薄膜晶体管的源漏极金属层通过所述第一过孔与所述源漏极掺杂区电性连接。
在本发明实施例提供的阵列基板中，所述阵列基板还包括衬底基板，所述衬底基板上形成有多个凹槽，所述低温多晶硅薄膜晶体管和所述金属氧化物薄膜晶体管的栅极均设置于所述凹槽内。
在本发明实施例提供的阵列基板中，所述阵列基板还包括像素电极，所述像素电极通过第二过孔与所述金属氧化物薄膜晶体管的漏极电性连接。
本发明实施例还提供一种阵列基板的制备方法，所述阵列基板包括显示区和非显示区，所述制备方法包括步骤：
S11、提供一衬底基板；
S12、在所述衬底基板上制备栅极；
S13、在所述栅极上且对应于所述非显示区制备低温多晶硅半导体层；
S14、在所述栅极上且对应于所述显示区制备金属氧化物半导体层；以及
S15、在所述低温多晶硅半导体层和所述金属氧化物半导体层之上制备源漏极金属层。
在本发明实施例提供的阵列基板的制备方法中，所述步骤S12具体包括：
S121、在所述衬底基板上形成多个凹槽；以及
S122、在所述凹槽内制备栅极。
在本发明实施例提供的阵列基板的制备方法中，所述步骤S14具体包括：
S141、在所述低温多晶硅半导体层上制备层间绝缘层；
S142、在所述层间绝缘层上且对应于所述显示区制备通孔；以及
S143、在所述通孔内制备金属氧化物半导体层。
有益效果：本发明实施例提供的一种阵列基板，包括位于显示区的金属氧化物薄膜晶体管以及位于非显示区的低温多晶硅薄膜晶体管；其中，所述金属氧化物薄膜晶体管和所述低温多晶硅薄膜晶体管均为底栅结构，本发明通过将金属氧化物薄膜晶体管的栅极与低温多晶硅薄膜晶体管的栅极同层设置，将金属氧化物薄膜晶体管的源漏极金属层与低温多晶硅薄膜晶体管的源漏极金属层同层设置，可将制备混合TFT结构所需的光罩总数减少至8张，大大节约了生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是本发明实施例提供的阵列基板的基本结构示意图。
图2是本发明实施例提供的阵列基板的制备方法流程图。
图3a～图10是本发明实施例提供的阵列基板的制备工艺流程中各组件的基本结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。在附图中，为了清晰及便于理解和描述，附图中绘示的组件的尺寸和厚度并未按照比例。
如图1所示，为本发明实施例提供的阵列基板的基本结构示意图，所述阵列基板包括显示区A1和非显示区A2，还包括位于所述显示区A1的金属氧化物薄膜晶体管10以及位于所述非显示区A2的低温多晶硅薄膜晶体管20；其中，所述金属氧化物薄膜晶体管10和所述低温多晶硅薄膜晶体管20均为底栅结构，且所述金属氧化物薄膜晶体管10的栅极101与所述低温多晶硅薄膜晶体管20的栅极201同层设置，所述金属氧化物薄膜晶体管10的源漏极金属层102与所述低温多晶硅薄膜晶体管20的源漏极金属层202同层设置。
需要说明的是，金属氧化物薄膜晶体管具有均一性良好及漏电流低的优点，用于驱动显示像素时，可降低显示装置的显示像素驱动时的漏电流；低温多晶硅薄膜晶体管具有迁移率高、尺寸较小、充电快、开关速度快等优点，用于栅极驱动电路时，可提高显示装置的栅极驱动电路中的驱动电流。现有技术将金属氧化物薄膜晶体管与低温多晶硅薄膜晶体管混合制备时，会额外增加多个光罩，导致制程复杂，生产成本提高，而本发明通过将金属氧化物薄膜晶体管10和低温多晶硅薄膜晶体管20均采用底栅结构，且将金属氧化物薄膜晶体管10的栅极101与低温多晶硅薄膜晶体管20的栅极201同层设置，将金属氧化物薄膜晶体管10的源漏极金属层102与低温多晶硅薄膜晶体管20的源漏极金属层202同层设置，可将制备光罩减少至8张，大大节约了生产成本。
在一种实施例中，所述阵列基板还包括设于所述低温多晶硅薄膜晶体管20的有源层203与所述低温多晶硅薄膜晶体管20的源漏极金属层202之间的层间绝缘层30，所述层间绝缘层30对应于所述金属氧化物薄膜晶体管10的栅极101的区域形成有通孔301，所述金属氧化物薄膜晶体管10的有源层103设置于所述通孔301内。
可以理解的是，为了保证有源层103(金属氧化物半导体层)电性稳定，将金属氧化物半导体层置于所述层间绝缘层30的通孔301中，以减小所述层间绝缘层30中的氢元素对金属氧化物半导体层的影响。即本发明实施例提供的阵列基板，不仅能减少制备所需的光罩，还能避免金属氧化物半导体层遭受所述层间绝缘层30中的氢元素的影响，即能够达到降本增效的目的。在本实施例中，所述层间绝缘层30包括由下至上依次层叠设置的氮化硅层和氧化硅层。
在一种实施例中，所述金属氧化物薄膜晶体管10的有源层103包括位于两端的导体化区域(未图示)，所述金属氧化物薄膜晶体管10的源漏极金属层102通过所述通孔301与所述导体化区域电性连接。可以理解的是，所述金属氧化物薄膜晶体管10的有源层103位于所述层间绝缘层30的通孔301内，所述金属氧化物薄膜晶体管10的源漏极金属层102分别通过所述通孔301的内壁与所述金属氧化物薄膜晶体管10的有源层103的导体化区域搭接，即所述源漏极金属层102将所述有源层103与层间绝缘层30隔开，避免所述层间绝缘层30中的氢元素对所述有源层103(金属氧化物半导体层)造成影响。
在本实施例中，所述金属氧化物薄膜晶体管10的有源层103的材料为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。在其他实施例中，所述有源层103的材料还可以为铟镓锡氧化物(Indium Gallium Tin Oxide，IGTO)、铟镓氧化物(Indium Gallium Oxide，IGO)、铟锌氧化物(Indium Zinc Oxide，IZO)、铝铟锌氧化物(Aluminum Indium ZincOxide，AIZO)或铟镓锌锡氧化物(Indium Gallium Zinc Tin Oxide，IGZTO)等。
在一种实施例中，所述低温多晶硅薄膜晶体管20的有源层203包括位于两端的源漏极掺杂区2031，所述源漏极掺杂区2031掺杂有硼离子。在本实施例中，所述层间绝缘层30对应于所述源漏极掺杂区2031形成有第一过孔302，所述低温多晶硅薄膜晶体管20的源漏极金属层202通过所述第一过孔302与所述源漏极掺杂区2031电性连接。
在一种实施例中，所述阵列基板还包括衬底基板40，所述衬底基板40上形成有多个凹槽401，所述低温多晶硅薄膜晶体管20和所述金属氧化物薄膜晶体管10的栅极201、101均设置于所述凹槽401内。可以理解的是，由于本发明的低温多晶硅薄膜晶体管20采用的是底栅结构，即栅极201位于有源层203(低温多晶硅半导体层)的底部，本实施例通过将栅极201设置在所述衬底基板40的凹槽401中，可避免由于栅极201凸起造成爬坡处低温多晶硅半导体层断裂。
在一种实施例中，所述阵列基板还包括缓冲层50，所述缓冲层50设置在所述栅极201、101与所述有源层203、103之间。与所述栅极201、101同层制备的还包括信号线402。与所述源漏极金属层202、102同层制备的还包括电源线22和触控电极21。所述电源线22通过第三过孔303与所述信号线402电性连接。
在一种实施例中，所述阵列基板还包括第一电极层70和第二电极层90，所述第一电极层70与所述源漏极金属层102、202之间设置有第一钝化层60，所述第二电极层90与所述第一电极层70之间设置有第二钝化层80。其中，所述第一电极层70包括位于非显示区A2的触控走线，所述第二电极层90包括像素电极904和连接电极905，所述像素电极904通过第二过孔901与所述金属氧化物薄膜晶体管10的漏极1021电性连接，所述连接电极905分别通过第四过孔902、第五过孔903与所述触控电极21和所述触控走线电性连接。
接下来，请参阅图2，为本发明实施例提供的阵列基板的制备方法流程图，所述阵列基板包括显示区和非显示区，所述制备方法包括步骤：
S11、提供一衬底基板；
S12、在所述衬底基板上制备栅极；
S13、在所述栅极上且对应于所述非显示区制备低温多晶硅半导体层；
S14、在所述栅极上且对应于所述显示区制备金属氧化物半导体层；以及
S15、在所述低温多晶硅半导体层和所述金属氧化物半导体层之上制备源漏极金属层。
其中，所述步骤S12具体包括：
S121、在所述衬底基板上形成多个凹槽；以及
S122、在所述凹槽内制备栅极。
其中，所述步骤S14具体包括：
S141、在所述低温多晶硅半导体层上制备层间绝缘层；
S142、在所述层间绝缘层上且对应于所述显示区制备通孔；以及
S143、在所述通孔内制备金属氧化物半导体层。
具体的，请参阅图3a～图10，为本发明实施例提供的阵列基板的制备工艺流程中各组件的基本结构示意图。请参阅图3a～图3d，为第一道光罩制程。首先如图3a所示，在衬底基板40上涂布负性光阻41，利用栅极光罩(第一道光罩)曝光显影后形成栅极的光阻图案，由于负性光阻的特性，会产生倒角结构，其中，所述衬底基板40可以为玻璃。接下来如图3b所示，采用干刻蚀工艺直接刻蚀所述衬底基板40，形成凹槽401，其中，刻蚀深度视下一步沉积栅极金属42的厚度而定。接下来如图3c所示，采用物理气相沉积工艺在所述光阻图案之上沉积栅极金属42，其中，对应于未被所述光阻图案覆盖的区域的栅极金属42会沉积在所述凹槽401内。接下来如图3d所示，进行光阻剥离，剥离完成后留下栅极201、101以及信号线402的图案，且所述栅极201、101以及所述信号线402位于所述凹槽401内，即所述栅极201、101以及所述信号线402的上表面与所述衬底基板40的上表面处于同一水平面，即所述栅极201、101以及所述信号线402未在所述衬底基板40上产生凸起，可避免后续沉积低温多晶硅半导体层时出现爬坡断裂的现象。
接下来，请参阅图4a～图4d，为第二道光罩制程。首先如图4a所示，在上一道光罩制程的基础上沉积缓冲层50和非晶硅层，利用准分子激光退火工艺将所述非晶硅层结晶变成多晶硅层203，然后涂布光阻，利用Halftone(半色调)光罩(第二道光罩)曝光，形成无需掺杂区和位于所述无需掺杂区的两端的源漏极掺杂区的光阻图案51(位于非显示区A2内)，其中，无需掺杂区为厚光阻，源漏极掺杂区为薄光阻。接下来如图4b所示，采用干刻蚀工艺将未被光阻覆盖的区域的多晶硅去除。接下来如图4c所示，采用灰化工艺将薄光阻去除，然后进行硼离子掺杂，形成源漏极掺杂区2031。接下来如图4d所示，剥离光阻即形成了有源层203以及位于所述有源层203两端的源漏极掺杂区2031。
接下来，请参阅图5a～图5c，为第三道光罩制程。首先如图5a所示，在上一道光罩制程的基础上沉积层间绝缘层30，然后涂布光阻，利用Halftone(半色调)光罩(第三道光罩)曝光，形成层间绝缘层30的孔的图案31，其中，所述层间绝缘层30的孔分为深孔和浅孔，深孔需要贯穿层间绝缘层30和缓冲层50，浅孔只需要贯穿层间绝缘层30，深孔的区域无光阻，浅孔的区域为薄光阻，无孔的区域为厚光阻。接下来如图5b所示，采用干刻蚀工艺将所述层间绝缘层30刻蚀一部分，具体的，对应于深孔的区域(无光阻覆盖的区域)的层间绝缘层会被刻蚀一部分，对应于浅孔的区域(薄光阻覆盖的区域)的层间绝缘层会露出，厚光阻相应会变为薄光阻。接下来如图5c所示，采用干刻蚀工艺继续刻蚀，直至深孔刻蚀至信号线402的上表面，浅孔刻蚀至源漏极掺杂区2031以及缓冲层50的上表面，其中，对应于显示区A1的浅孔为通孔301，对应于非显示区A2的浅孔为第一过孔302，深孔为第三过孔303。
接下来，请参阅图6，为第四道光罩制程，首先在上一道光罩制程的基础上沉积金属氧化物半导体层，然后利用曝光(第四道光罩)、显影、湿蚀刻等过程形成有源层103的图案，其中，所述有源层103位于所述通孔301内。
接下来，请参阅图7，为第五道光罩制程，首先在上一道光罩制程的基础上沉积金属层，所述金属层可以是钼、铝、钛或其合金，也可以是钼、铝或钛与其合金的叠层，然后利用曝光(第五道光罩)、显影、干蚀刻等过程形成源漏极金属层102、202以及电源线22和触控电极21的图案，其中，显示区A1的源漏极金属层102通过通孔301的侧壁与所述有源层103两端的导体化区域搭接，形成金属氧化物薄膜晶体管10；非显示区A2的源漏极金属层202通过第一过孔302与所述源漏极掺杂区2031电性连接，形成低温多晶硅薄膜晶体管20；电源线22通过第三过孔303与信号线402电性连接。
接下来，请参阅图8，为第六道光罩制程，首先在上一道光罩制程的基础上依次沉积第一钝化层60和第一电极层70，然后利用曝光(第六道光罩)、显影、湿蚀刻等过程形成第一电极层70的图案，其中，所述第一钝化层60可以为氮化硅层、氧化硅层或氮化硅层与氧化硅层的叠层，所述第一电极层70包括位于非显示区的触控走线。
接下来，请参阅图9，为第七道光罩制程，首先在上一道光罩制程的基础上沉积第二钝化层80，然后利用曝光(第七道光罩)、显影、干蚀刻等过程形成第二钝化层80的图案，其中，所述第二钝化层80可以为氮化硅层、氧化硅层或氮化硅层与氧化硅层的叠层，所述第二钝化层80包括深孔(第二过孔901、第四过孔902)和浅孔(第五过孔903)。
接下来，请参阅图10，为第八道光罩制程，首先在上一道光罩制程的基础上沉积第二电极层90，然后利用曝光(第八道光罩)、显影、湿蚀刻等过程形成第二电极层90的图案，其中，所述第二电极层90包括像素电极904和连接电极905，所述像素电极904通过第二过孔901与所述金属氧化物薄膜晶体管10的漏极1021电性连接，所述连接电极905分别通过第四过孔902、第五过孔903与所述触控电极21和所述触控走线电性连接，即制得所述阵列基板。
本发明实施例还提供一种显示装置，包括上述的阵列基板，阵列基板的结构及制备方法请参阅图1至图10及相关描述，此处不再赘述。
在一种实施例中，所述显示装置为液晶显示装置，所述液晶显示装置还包括与所述阵列基板对盒设置的彩膜基板以及设于所述阵列基板与所述彩膜基板之间的液晶分子层。
在一种实施例中，所述显示装置为OLED显示装置，所述OLED显示装置还包括设于所述阵列基板之上的有机发光单元以及封装层。
本发明实施例提供的显示装置可以为：手机、平板电脑、笔记本电脑、数码相机、导航仪等具有显示功能的产品或部件。
综上所述，本发明实施例提供的一种阵列基板，包括位于显示区的金属氧化物薄膜晶体管以及位于非显示区的低温多晶硅薄膜晶体管；其中，所述金属氧化物薄膜晶体管和所述低温多晶硅薄膜晶体管均为底栅结构，本发明通过将金属氧化物薄膜晶体管的栅极与低温多晶硅薄膜晶体管的栅极同层设置，将金属氧化物薄膜晶体管的源漏极金属层与低温多晶硅薄膜晶体管的源漏极金属层同层设置，可将制备混合TFT结构所需的光罩总数减少至8张，大大节约了生产成本，解决了现有技术的显示装置的混合TFT结构在制备时需要增加多张光罩，制程复杂，导致生产成本过高的技术问题。
以上对本发明实施例所提供的一种阵列基板及其制备方法进行了详细介绍。应理解，本文所述的示例性实施方式应仅被认为是描述性的，用于帮助理解本发明的方法及其核心思想，而并不用于限制本发明。
Claims (10)
1.一种阵列基板，包括显示区和非显示区，其特征在于，还包括位于所述显示区的金属氧化物薄膜晶体管以及位于所述非显示区的低温多晶硅薄膜晶体管；
其中，所述金属氧化物薄膜晶体管和所述低温多晶硅薄膜晶体管均为底栅结构，且所述金属氧化物薄膜晶体管的栅极与所述低温多晶硅薄膜晶体管的栅极同层设置，所述金属氧化物薄膜晶体管的源漏极金属层与所述低温多晶硅薄膜晶体管的源漏极金属层同层设置。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设于所述低温多晶硅薄膜晶体管的有源层与所述低温多晶硅薄膜晶体管的源漏极金属层之间的层间绝缘层，所述层间绝缘层对应于所述金属氧化物薄膜晶体管的栅极的区域形成有通孔，所述金属氧化物薄膜晶体管的有源层设置于所述通孔内。
3.如权利要求2所述的阵列基板，其特征在于，所述层间绝缘层包括由下至上依次层叠设置的氮化硅层和氧化硅层。
4.如权利要求2所述的阵列基板，其特征在于，所述金属氧化物薄膜晶体管的有源层包括位于两端的导体化区域，所述金属氧化物薄膜晶体管的源漏极金属层通过所述通孔与所述导体化区域电性连接。
5.如权利要求2所述的阵列基板，其特征在于，所述低温多晶硅薄膜晶体管的有源层包括位于两端的源漏极掺杂区，所述层间绝缘层对应于所述源漏极掺杂区形成有第一过孔，所述低温多晶硅薄膜晶体管的源漏极金属层通过所述第一过孔与所述源漏极掺杂区电性连接。
6.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括衬底基板，所述衬底基板上形成有多个凹槽，所述低温多晶硅薄膜晶体管和所述金属氧化物薄膜晶体管的栅极均设置于所述凹槽内。
7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括像素电极，所述像素电极通过第二过孔与所述金属氧化物薄膜晶体管的漏极电性连接。
8.一种阵列基板的制备方法，所述阵列基板包括显示区和非显示区，其特征在于，所述制备方法包括步骤：
S11、提供一衬底基板；
S12、在所述衬底基板上制备栅极；
S13、在所述栅极上且对应于所述非显示区制备低温多晶硅半导体层；
S14、在所述栅极上且对应于所述显示区制备金属氧化物半导体层；以及
S15、在所述低温多晶硅半导体层和所述金属氧化物半导体层之上制备源漏极金属层。
9.如权利要求8所述的阵列基板的制备方法，其特征在于，所述步骤S12具体包括：
S121、在所述衬底基板上形成多个凹槽；以及
S122、在所述凹槽内制备栅极。
10.如权利要求8所述的阵列基板的制备方法，其特征在于，所述步骤S14具体包括：
S141、在所述低温多晶硅半导体层上制备层间绝缘层；
S142、在所述层间绝缘层上且对应于所述显示区制备通孔；以及
S143、在所述通孔内制备金属氧化物半导体层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110319917.8A CN113113428B (zh) | 2021-03-25 | 2021-03-25 | 一种阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110319917.8A CN113113428B (zh) | 2021-03-25 | 2021-03-25 | 一种阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113113428A true CN113113428A (zh) | 2021-07-13 |
| CN113113428B CN113113428B (zh) | 2023-04-07 |
Family
ID=76710902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110319917.8A Active CN113113428B (zh) | 2021-03-25 | 2021-03-25 | 一种阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113113428B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| US20130187152A1 (en) * | 2012-01-23 | 2013-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20150357480A1 (en) * | 2008-09-08 | 2015-12-10 | Gang Yu | Stable metal-oxide thin film transistor and method of making |
| US20170294459A1 (en) * | 2016-04-08 | 2017-10-12 | Innolux Corporation | Display device |
| CN107452756A (zh) * | 2017-07-28 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制造方法、显示面板、显示装置 |
| CN210272308U (zh) * | 2019-10-23 | 2020-04-07 | 成都中电熊猫显示科技有限公司 | 阵列基板及显示面板 |
| CN111863841A (zh) * | 2020-07-30 | 2020-10-30 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN112259610A (zh) * | 2020-10-09 | 2021-01-22 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
-
2021
- 2021-03-25 CN CN202110319917.8A patent/CN113113428B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| US20150357480A1 (en) * | 2008-09-08 | 2015-12-10 | Gang Yu | Stable metal-oxide thin film transistor and method of making |
| US20130187152A1 (en) * | 2012-01-23 | 2013-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20170294459A1 (en) * | 2016-04-08 | 2017-10-12 | Innolux Corporation | Display device |
| CN107452756A (zh) * | 2017-07-28 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制造方法、显示面板、显示装置 |
| CN210272308U (zh) * | 2019-10-23 | 2020-04-07 | 成都中电熊猫显示科技有限公司 | 阵列基板及显示面板 |
| CN111863841A (zh) * | 2020-07-30 | 2020-10-30 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN112259610A (zh) * | 2020-10-09 | 2021-01-22 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113113428B (zh) | 2023-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN104022126B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| US8691639B2 (en) | Manufacture methods of thin film transistor and array substrate and mask | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| EP2728620A1 (en) | Array substrate, manufacturing method thereof and display device | |
| WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110620119A (zh) | 阵列基板及其制备方法 | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| WO2016206206A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
| WO2018214732A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106449653B (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| US10748944B2 (en) | Array substrate comprising transistor and capacitor, manufacturing method therefor, display device | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| WO2020187237A1 (zh) | 薄膜晶体管及其制备方法和显示装置 | |
| CN110676266B (zh) | Tft基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |