CN113110678A - 基于低电源电压bandgap高可靠的启动电路及控制方法 - Google Patents

Abstract

本发明提供了一种基于低电源电压bandgap高可靠的启动电路及控制方法，包括：第一启动模块；带隙基准模块，所述带隙基准模块的第一端与所述第一启动模块电连接；第二启动模块，所述第二启动模块与所述带隙基准模块的第二端电连接。本发明所述的基于低电源电压bandgap高可靠的启动电路，结构简单，可靠性高，启动稳定，成本低，应用范围广泛，解决了低电源电压带隙基准电路的启动问题。

Description

基于低电源电压bandgap高可靠的启动电路及控制方法

技术领域

本发明涉及集成电路技术领域，特别涉及一种基于低电源电压bandgap高可靠的启动电路及控制方法。

背景技术

带隙基准电路的特点是产生一个不随电源电压和温度变化的基准电压，它是一个通用模块，在集成电路中应用非常广泛，例如为LDO，ADC以及比较器等模块提供参考电压。随着集成电路的特征尺寸越来越小以及低功耗的要求，芯片的工作电压越来越低，低电源电压的带隙基准(如图6所示)应用越来越广泛，低电源电压结构的带隙基准相对常规带隙基准电路有两大特点第一工作电压低甚至可以低到1V以下，第二可以方便的产生低于1.2V的基准电压，方便低功耗应用，比如在CMOS工艺中做一个输出电压低于1.2V的LDO，这种结构就非常方便了，而常规的带隙基准只能产生1.2V的基准电压。带隙基准电路常常需要启动电路，让其脱离简并点工作在设定的工作点，常规带隙基准电路如图5所示，只有两个简并点，让其脱离零点即可，电路的负反馈自然会将静态工作点建立在设定的点，因此常规带隙基准的启动电路简单。而对于图6中低压结构的带隙基准电路由于在Q1和Q2的两端并联了一个电阻这就导致该电路存在三个简并点，比常用的带隙基准多了一个简并点，Q1和Q2为PNP管，由于基极接和集电极接地，这时Q1和Q2等效为一个二极管，这个简并点的特点就时Q1和Q2等效的二极管没有导通这时，所有来自PM1和PM2的电流I1和I2只流过R2和R3，这时Q1和Q2的发射极的电压低于其导通电压。本发明基于这个简并点的特点以及二极管的电流与电压的关系曲线，发明了一种高可靠的启动电路。

发明内容

本发明提供了一种基于低电源电压bandgap高可靠的启动电路及控制方法，其目的是为了解决传统的低电源电压带隙基准电路的启动问题。

为了达到上述目的，本发明的实施例提供了一种基于低电源电压bandgap高可靠的启动电路，包括：

第一启动模块；

带隙基准模块，所述带隙基准模块的第一端与所述第一启动模块电连接；

第二启动模块，所述第二启动模块与所述带隙基准模块的第二端电连接。

其中，所述第一启动模块包括：

第一PMOS管，所述第一PMOS管的源极端与电源端电连接；

第一电阻，所述第一电阻的第一端与所述第一PMOS管的漏极端电连接；

第一NMOS管，所述第一NMOS管的漏极端与所述第一电阻的第二端电连接，所述第一NMOS管的源极端与接地端电连接；

第二NMOS管，所述第二NMOS管的漏极端与所述第一NMOS管的漏极端电连接，所述第二NMOS管的栅极端与所述第二NMOS管的漏极端电连接，所述第二NMOS管的源极端与所述第一NMOS管的源极端电连接；

第三NMOS管，所述第三NMOS管的栅极端与所述第二NMOS管的栅极端电连接，所述第三NMOS管的源极端与所述第二NMOS管的源极端电连接。

其中，所述带隙基准模块包括：

第二PMOS管，所述第二PMOS管的源极端与电源端电连接，所述第二PMOS管的栅极端与所述第三NMOS管的漏极端电连接；

第二电阻，所述第二电阻的第一端与所述第二PMOS管的漏极端电连接，所述第二电阻的第二端与接地端电连接；

第一三极管，所述第一三极管的发射极与所述第二电阻的第一端电连接，所述第一三极管的基极与所述第二电阻的第二端电连接，所述第一三极管的集电极与所述第一三极管的基极电连接；

运算放大器，所述运算放大器的负输入端与所述第一三极管的发射极电连接，所述运算放大器的输出端与所述第二PMOS管的栅极端电连接；

第三PMOS管，所述第三PMOS管的源极端与所述第二PMOS管的源极端电连接，所述第三PMOS管的栅极端与所述第二PMOS管的栅极端电连接；

第三电阻，所述第三电阻的第一端分别与所述运算放大器的正输入端和所述第三PMOS管的漏极端电连接；

第二三极管，所述第二三极管的发射极与所述第三电阻的第二端电连接，所述第二三极管的基极与所述第一三极管的集电极电连接，所述第二三极管的集电极与所述第二三极管的基极电连接；

第四电阻，所述第四电阻的第一端与所述第三电阻的第一端电连接，所述第四电阻的第二端与所述第二三极管的集电极电连接；

第四PMOS管，所述第四PMOS管的源极端与所述第三PMOS管的源极端电连接，所述第四PMOS管的栅极端与所述第三PMOS管的栅极端电连接，所述第四PMOS管的漏极端与所述第一NMOS管的栅极端电连接；

第五电阻，所述第五电阻的第一端分别与所述第四电阻的第一端和所述第四PMOS管的漏极端电连接，所述第五电阻的第二端与所述第四电阻的第二端电连接。

其中，所述第二启动模块包括：

第五PMOS管，所述第五PMOS管的源极端与所述第四PMOS管的源极端电连接，所述第五PMOS管的栅极端与所述第四PMOS管的栅极端电连接；

第三三极管，所述第三三极管的发射极与所述第五PMOS管的漏极端电连接，所述第三三极管的基极与所述第五电阻的第二端电连接，所述第三三极管的集电极与所述第三三极管的基极电连接；

比较器，所述比较器的负输入端与所述第五电阻的第一端电连接，所述比较器的正输入端与所述第三三极管的发射极电连接；

第一反相器，所述第一反相器的输入端与所述比较器的输出端电连接；

第六PMOS管，所述第六PMOS管的源极端与所述第二PMOS管的源极端电连接，所述第六PMOS管的栅极端与所述第一反相器的输出端电连接，所述第六PMOS管的漏极端与所述第二PMOS管的漏极端电连接。

其中，还包括：

第二反相器，所述第二反相器的输出端与所述第一PMOS管的栅极端电连接；

第四NMPS管，所述第四NMPS管的漏极端与所述第一电阻的第二端电连接，所述第四NMPS管的栅极端与所述第一PMOS管的栅极端电连接，所述第四NMPS管的源极端与所述第一NMPS管的源极端电连接；

第七PMOS管，所述第七PMOS管的源极端与所述第一PMOS管的源极端电连接，所述第七PMOS管的栅极端与所述第二反相器的输入端电连接，所述第七PMOS管的漏极端与所述第三NMPS管的漏极端电连接；

第八PMOS管，所述第八PMOS管的源极端与所述第五PMOS管的源极端电连接，所述第八PMOS管的栅极端与所述第七PMOS管的栅极端电连接，所述第八PMOS管的漏极端与所述第一反相器的输出端电连接。

本发明还提供了一种基于低电源电压bandgap高可靠的启动电路的控制方法，包括：

步骤1，将低电平输入第二反相器的输入端和第七PMOS管的栅极端，第一NMOS管的栅极端为零，第一NMOS管关闭；

步骤2，电流流经第一PMOS管、第一电阻和第二NMOS管到地，第三NMOS管与第二NMOS管为镜像关系，第三NMOS管镜像第二NMOS管的电流，第三NMOS管将第二PMOS管和第三PMOS管的栅极拉低，第二PMOS管和第三PMOS管中有电流流过，带隙基准模块脱离第一个简并点；

步骤3，当第一NMOS管的栅极输入的电压V_REF在设定的点将第二NMOS管和第三NMOS管的栅极拉低，第三NMOS管关闭，电路正常工作；

步骤4，第五PMOS管与第三PMOS管为镜像关系，第五PMOS管镜像第三PMOS管的电流，第五PMOS管与第三PMOS管的镜像比例为X:Y，其中，Y小于X，第三三极管的个数为J，通过调节Y和J的个数，使电路在正常工作时，第三三极管发射极的电位小于等于第二三极管发射极的电位，第六PMOS管关闭，比较器的负输入端电压高于正输入端的电压，第一三极管和第二三极管中没有电流流过；

步骤5，当带隙基准模块处于第二个简并点时，所有的电流流过第二电阻和第四电阻，流过第二电阻的电流由第二PMOS管提供，流过第四电阻的电流由第三PMOS管提供，流过第二电阻的电流等于流过第二PMOS管的电流，流过第四电阻的电流等于流过第三PMOS管的电流；

步骤6，第五PMOS管镜像第二PMOS管和第三PMOS管中的电流，电流流经第三三极管，第三三极管的正向导通特性将第三三极管的发射极电压钳位，运算放大器的正输入端的电压低于第三三极管的发射极的电压，比较器输出高电平，第一反相器输出低电平，第六PMOS管打开，将运算放大器的负输入端的电压拉高，当运算放大器的负输入端的电压高于运算放大器的正输入端的电压时，运算放大器将第二PMOS管和第三PMOS管的栅极拉低，运算放大器的正输入端的电压升高，第二三极管和第一三极管导通，带隙基准模块脱离第二个简并点，运算放大器的正输入端的电压高于第三三极管的发射极的电压，比较器输出低电平，第一反相器输出高电平，第六PMOS管关闭，电路正常工作。

本发明的上述方案有如下的有益效果：

本发明的上述实施例所述的基于低电源电压bandgap高可靠的启动电路及控制方法及控制方法，可靠性高，启动稳定，成本低，应用范围广泛，解决了低电源电压带隙基准电路的启动问题。

附图说明

图1为本发明的结构框图；

图2为本发明的具体电路图；

图3为本发明的正向导通特性示意图；

图4为本发明的节点波形仿真示意图；

图5为常规带隙基准电路示意图；

图6为低电源电压的带隙基准电路示意图。

【附图标记说明】

1-第一启动模块；2-带隙基准模块；3-第二启动模块；4-第一PMOS管；5-第一电阻；6-第一NMOS管；7-第二NMOS管；8-第三NMOS管；9-第二PMOS管；10-第二电阻；11-第一三极管；12-运算放大器；13-第三PMOS管；14-第三电阻；15-第二三极管；16-第四电阻；17-第四PMOS管；18-第五电阻；19-第五PMOS管；20-第三三极管；21-比较器；22-第一反相器；23-第六PMOS管；24-第二反相器；25-第四NMPS管；26-第七PMOS管；27-第八PMOS管。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明基于现有的低电源电压带隙基准电路的启动问题，提供了一种基于低电源电压bandgap高可靠的启动电路及控制方法。

如图1至图4所示，本发明的实施例提供了一种基于低电源电压bandgap高可靠的启动电路，包括：第一启动模块1；带隙基准模块2，所述带隙基准模块2的第一端与所述第一启动模块1电连接；第二启动模块3，所述第二启动模块3与所述带隙基准模块2的第二端电连接。

其中，所述第一启动模块1包括：第一PMOS管4，所述第一PMOS管4的源极端与电源端电连接；第一电阻5，所述第一电阻5的第一端与所述第一PMOS管4的漏极端电连接；第一NMOS管6，所述第一NMOS管6的漏极端与所述第一电阻5的第二端电连接，所述第一NMOS管6的源极端与接地端电连接；第二NMOS管7，所述第二NMOS管7的漏极端与所述第一NMOS管6的漏极端电连接，所述第二NMOS管7的栅极端与所述第二NMOS管7的漏极端电连接，所述第二NMOS管7的源极端与所述第一NMOS管6的源极端电连接；第三NMOS管8，所述第三NMOS管8的栅极端与所述第二NMOS管7的栅极端电连接，所述第三NMOS管8的源极端与所述第二NMOS管7的源极端电连接。

本发明的上述实施例所述的基于低电源电压bandgap高可靠的启动电路及控制方法，所述第一启动模块1由所述第一PMOS管4、所述第一电阻5、所述第一NMOS管6、所述第二NMOS管7和所述第三NMOS管8组成，所述第一电阻5为限流电阻，所述第一启动模块1使所述带隙基准模块2脱离零点，即所述第二PMOS管9和所述第三PMOS管13有电流流过。所述第一启动模块1的工作过程：当所述第二反相器24的输入端EN为低时，基准带隙电压V_REF为0，所述第一NMOS管6关闭，所述第二NMOS管7为diode连接方式，电流从所述第一PMOS管4经过所述第一电阻5再经过所述第二NMOS管7流到地，所述第三NMOS管8和所述第二NMOS管7为镜像关系，所述第三NMOS管8将所述第二PMOS管9和所述第三PMOS管13的栅极拉低，所述第二PMOS管9和所述第三PMOS管13中有电流流过，所述第一NMOS管6的栅极与所述第四PMOS管17的漏极连接，当基准带隙电压V_REF在设定的点将所述第二NMOS管7和所述第三NMOS管8的栅极拉低，所述第三NMOS管8关闭，所述第一启动模块1不影响电路的正常工作。

本发明的上述实施例所述的基于低电源电压bandgap高可靠的启动电路及控制方法，所述第一启动模块1由所述第五PMOS管19、所述第三三极管20、所述比较器21和所述第一反相器22组成，所述第一三极管11、所述第二三极管15和所述第三三极管20的基极和集电极都接地，所述第一三极管11、所述第二三极管15和所述第三三极管20都分别等效为一个正向到地的二极管，正向偏置二极管电流的公式，即所述第一三极管11、所述第二三极管15和所述第三三极管20的电流的计算，如下所示：

其中，I_D表示二极管的正向导通电流，I_s表示反向饱和电流。

所述第一三极管11、所述第二三极管15和所述第三三极管20的电压计算，如下所示：

其中，V_D表示二管的正向导通电压。

其中，所述带隙基准模块2包括：第二PMOS管9，所述第二PMOS管9的源极端与电源端电连接，所述第二PMOS管9的栅极端与所述第三NMOS管8的漏极端电连接；第二电阻10，所述第二电阻10的第一端与所述第二PMOS管9的漏极端电连接，所述第二电阻10的第二端与接地端电连接；第一三极管11，所述第一三极管11的发射极与所述第二电阻10的第一端电连接，所述第一三极管11的基极与所述第二电阻10的第二端电连接，所述第一三极管11的集电极与所述第一三极管11的基极电连接；运算放大器12，所述运算放大器12的负输入端与所述第一三极管11的发射极电连接，所述运算放大器12的输出端与所述第二PMOS管9的栅极端电连接；第三PMOS管13，所述第三PMOS管13的源极端与所述第二PMOS管9的源极端电连接，所述第三PMOS管13的栅极端与所述第二PMOS管9的栅极端电连接；第三电阻14，所述第三电阻14的第一端分别与所述运算放大器12的正输入端和所述第三PMOS管13的漏极端电连接；第二三极管15，所述第二三极管15的发射极与所述第三电阻14的第二端电连接，所述第二三极管15的基极与所述第一三极管11的集电极电连接，所述第二三极管15的集电极与所述第二三极管15的基极电连接；第四电阻16，所述第四电阻16的第一端与所述第三电阻14的第一端电连接，所述第四电阻16的第二端与所述第二三极管15的集电极电连接；第四PMOS管17，所述第四PMOS管17的源极端与所述第三PMOS管13的源极端电连接，所述第四PMOS管17的栅极端与所述第三PMOS管13的栅极端电连接，所述第四PMOS管17的漏极端与所述第一NMOS管6的栅极端电连接；第五电阻18，所述第五电阻18的第一端分别与所述第四电阻16的第一端和所述第四PMOS管17的漏极端电连接，所述第五电阻18的第二端与所述第四电阻16的第二端电连接。

本发明的上述实施例所述的基于低电源电压bandgap高可靠的启动电路及控制方法，电路正常工作时，所述运算放大器12负反馈使所述运算放大器12负输入端的电压等于所述运算放大器12正输入端的电压，V_A＝V_B，由所述第二电阻10与所述第四电阻16的阻值相等，可知：

I₃＝I₆，I₄＝I₅ (3)

其中，I₃表示第二电阻10上的电流，I₆表示第四电阻16上的电流，I₄表示第一三极管11上的电流，I₅表示第二三极管15上的电流。

负温度系数电流I_CTAT的计算，如下所示：

其中，I_CTAT表示负温度系数电流，V_A表示运算放大器12负输入端的电压，R₂表示第二电阻10的阻值；

运算放大器12负输入端的电压V_A的计算，如下所示：

其中，n表示发射系数，V_T表示热电压，I_s表示反向饱和电流；

其中，V_c表示C点的电压，K表示Q₁和Q₂的个数比；

正温度系数电流I_PTAT的计算，如下所示：

其中，I_PTAT表示正温度系数电流，R₁表示第三电阻14的阻值；

I_CTAT为负温度系数电流，I_PTAT为正温度系数电流。

所述第二PMOS管9、所述第三PMOS管13和所述第四PMOS管17的尺寸一样，所述第二PMOS管9、所述第三PMOS管13和所述第四PMOS管17镜像的电流为1：1，可得：

I₁＝I₂＝I₇ (9)

其中，I₁表示所述第二PMOS管9的电流，I₂表示所述第三PMOS管13的电流，I₇表示所述第四PMOS管17的电流；

通过调节N和M的值计算基准电压V_REF，如下所示：

其中，R₄表示第五电阻18的阻值，N表示第五电阻18基于方块电阻的个数，M表示第二电阻10和第五电阻18基于方块电阻的个数。

其中，所述第二启动模块3包括：第五PMOS管19，所述第五PMOS管19的源极端与所述第四PMOS管17的源极端电连接，所述第五PMOS管19的栅极端与所述第四PMOS管17的栅极端电连接；第三三极管20，所述第三三极管20的发射极与所述第五PMOS管19的漏极端电连接，所述第三三极管20的基极与所述第五电阻18的第二端电连接，所述第三三极管20的集电极与所述第三三极管20的基极电连接；比较器21，所述比较器21的负输入端与所述第五电阻18的第一端电连接，所述比较器21的正输入端与所述第三三极管20的发射极电连接；第一反相器22，所述第一反相器22的输入端与所述比较器21的输出端电连接；第六PMOS管23，所述第六PMOS管23的源极端与所述第二PMOS管9的源极端电连接，所述第六PMOS管23的栅极端与所述第一反相器22的输出端电连接，所述第六PMOS管23的漏极端与所述第二PMOS管9的漏极端电连接。

本发明的上述实施例所述的基于低电源电压bandgap高可靠的启动电路及控制方法，从图3中可以看出，当有电流流过时二极管的电压就在0.7V附近，即二极管的钳位功能。如图2所述第二启动模块3的工作原理如下：所述第五PMOS管19镜像所述第三PMOS管13的电流，所述第五PMOS管19与所述第三PMOS管13的镜像比例为X:Y，其中，Y小于X，所述第三三极管20的个数为J，调节Y和J的个数可以使得正常工作时所述第三三极管20的发射极D点的电位小于等于所述第二三极管15的发射极C点的电位，保证正常工作时所述第六PMOS管23是关闭的。正常工作时所述比较器21的负输入端电压比正输入端的电压高，所述比较器21的电压计算为：ΔV＝I₅R₁，其中，I₅表示流经第三电阻14的电流，R₁表示第三电阻14的阻值。当其处于第二个简并点的时候，所述第一三极管11和所述第二三极管15没有电流流过，所有的电流流过所述第二电阻10和所述第四电阻16，这时电流I₁等于电流I₃，电流I₂等于电流I₆。电流I₁由所述第二PMOS管9提供，电流I₂由所述第三PMOS管13提供，所述第五PMOS管19镜像所述第二PMOS管9和所述第三PMOS管13中的电流，所述第三三极管20有电流流过，所述第三三极管20的基极和集电极接地相当于一个二极管，这时二极管的正向导通特性会使D点的电压钳位在0.7V附近，这时B点的电压低于D点的电压，所述比较器21的输出为高，所述第一反相器22的输出为低，所述第六PMOS管235打开，将A点的电压拉高，A点为所述运算放大器12的负输入端，B点为所述运算放大器12的正输入端，当所述运算放大器12负输入端的电压高于所述运算放大器12正输入端的电压，所述运算放大器12将所述第二PMOS管9和所述第三PMOS管13的栅极拉低，B点的电压升高，使得所述第二三极管15和所述第一三极管11导通，这就脱离第二个简并点，这时B点的电压高于Q点的电压，所述比较器21输出为低电平，所述第一反相器22输出为高电平，所述第六PMOS管23关闭，所述基于低电源电压bandgap高可靠的启动电路正常工作。

其中，还包括：第二反相器24，所述第二反相器24的输出端与所述第一PMOS管4的栅极端电连接；第四NMPS管25，所述第四NMPS管25的漏极端与所述第一电阻5的第二端电连接，所述第四NMPS管25的栅极端与所述第一PMOS管4的栅极端电连接，所述第四NMPS管25的源极端与所述第一NMPS管的源极端电连接；第七PMOS管26，所述第七PMOS管26的源极端与所述第一PMOS管4的源极端电连接，所述第七PMOS管26的栅极端与所述第二反相器24的输入端电连接，所述第七PMOS管26的漏极端与所述第三NMPS管的漏极端电连接；第八PMOS管27，所述第八PMOS管27的源极端与所述第五PMOS管19的源极端电连接，所述第八PMOS管27的栅极端与所述第七PMOS管26的栅极端电连接，所述第八PMOS管27的漏极端与所述第一反相器22的输出端电连接。

本发明的上述实施例所述的基于低电源电压bandgap高可靠的启动电路及控制方法，图4为电源电压在100uS内上升到5V，EN同VDD一起上电，EN为低时，所述基于低电源电压bandgap高可靠的启动电路不工作，所述第一反相器22和所述第六PMOS管23之间的secstart，当VDD已经上好电，此时所述第二反相器24的输入EN还是为0时，secstart为高。在图4中可以看到在VDD和EN一起上电的过程中secstart出现一个低电位，这时所述第六PMOS管23打开将A点拉高，并且高于0.7V，随后B点被拉高，B点被拉高后，secstart变为高电平，所述第六PMOS管23关闭，A点和B点随后恢复到正常工作点，启动过程完成。

本发明还提供了一种基于低电源电压bandgap高可靠的启动电路的控制方法，包括：步骤1，将低电平输入第二反相器24的输入端和第七PMOS管26的栅极端，第一NMOS管6的栅极端为零，第一NMOS管6关闭；步骤2，电流流经第一PMOS管4、第一电阻5和第二NMOS管7到地，第三NMOS管8与第二NMOS管7为镜像关系，第三NMOS管8镜像第二NMOS管7的电流，第三NMOS管8将第二PMOS管和第三PMOS管13的栅极拉低，第二PMOS管9和第三PMOS管13中有电流流过，带隙基准模块2脱离第一个简并点；步骤3，当第一NMOS管6的栅极输入的电压V_REF在设定的点将第二NMOS管7和第三NMOS管8的栅极拉低，第三NMOS管8关闭，电路正常工作；步骤4，第五PMOS管19与第三PMOS管13为镜像关系，第五PMOS管19镜像第三PMOS管13的电流，第五PMOS管19与第三PMOS管13的镜像比例为X:Y，其中，Y小于X，第三三极管20的个数为J，通过调节Y和J的个数，使电路在正常工作时，第三三极管20发射极的电位小于等于第二三极管15发射极的电位，第六PMOS管23关闭，比较器21的负输入端电压高于比较器21正输入端的电压，第一三极管11和第二三极管15中没有电流流过；步骤5，当带隙基准模块2处于第二个简并点时，所有的电流流过第二电阻10和第四电阻16，流过第二电阻10的电流由第二PMOS管9提供，流过第四电阻16的电流由第三PMOS管13提供，流过第二电阻10的电流等于流过第二PMOS管9的电流，流过第四电阻16的电流等于流过第三PMOS管13的电流；步骤6，第五PMOS管19镜像第二PMOS管9和第三PMOS管13中的电流，电流流经第三三极管20，第三三极管20的正向导通特性将第三三极管20的发射极电压钳位，运算放大器12的正输入端的电压低于第三三极管20的发射极的电压，比较器21输出高电平，第一反相器22输出低电平，第六PMOS管23打开，将运算放大器12的负输入端的电压拉高，当运算放大器12的负输入端的电压高于运算放大器12的正输入端的电压时，运算放大器12将第二PMOS管9和第三PMOS管13的栅极拉低，运算放大器12的正输入端的电压升高，第二三极管15和第一三极管11导通，带隙基准模块2脱离第二个简并点，运算放大器12的正输入端的电压高于第三三极管20的发射极的电压，比较器21输出低电平，第一反相器22输出高电平，第六PMOS管23关闭，电路正常工作。

本发明的上述实施例所述的基于低电源电压bandgap高可靠的启动电路及控制方法，结构简单，可靠性高，启动稳定，成本低，应用范围广泛，解决了低电源电压带隙基准电路的启动问题。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种基于低电源电压bandgap高可靠的启动电路，其特征在于，包括：

第一启动模块；

带隙基准模块，所述带隙基准模块的第一端与所述第一启动模块电连接；

第二启动模块，所述第二启动模块与所述带隙基准模块的第二端电连接。

2.根据权利要求1所述的基于低电源电压bandgap高可靠的启动电路，其特征在于，所述第一启动模块包括：

第一PMOS管，所述第一PMOS管的源极端与电源端电连接；

第一电阻，所述第一电阻的第一端与所述第一PMOS管的漏极端电连接；

第一NMOS管，所述第一NMOS管的漏极端与所述第一电阻的第二端电连接，所述第一NMOS管的源极端与接地端电连接；

第二NMOS管，所述第二NMOS管的漏极端与所述第一NMOS管的漏极端电连接，所述第二NMOS管的栅极端与所述第二NMOS管的漏极端电连接，所述第二NMOS管的源极端与所述第一NMOS管的源极端电连接；

第三NMOS管，所述第三NMOS管的栅极端与所述第二NMOS管的栅极端电连接，所述第三NMOS管的源极端与所述第二NMOS管的源极端电连接。

3.根据权利要求2所述的基于低电源电压bandgap高可靠的启动电路，其特征在于，所述带隙基准模块包括：

第二PMOS管，所述第二PMOS管的源极端与电源端电连接，所述第二PMOS管的栅极端与所述第三NMOS管的漏极端电连接；

第二电阻，所述第二电阻的第一端与所述第二PMOS管的漏极端电连接，所述第二电阻的第二端与接地端电连接；

第一三极管，所述第一三极管的发射极与所述第二电阻的第一端电连接，所述第一三极管的基极与所述第二电阻的第二端电连接，所述第一三极管的集电极与所述第一三极管的基极电连接；

运算放大器，所述运算放大器的负输入端与所述第一三极管的发射极电连接，所述运算放大器的输出端与所述第二PMOS管的栅极端电连接；

第三PMOS管，所述第三PMOS管的源极端与所述第二PMOS管的源极端电连接，所述第三PMOS管的栅极端与所述第二PMOS管的栅极端电连接；

第三电阻，所述第三电阻的第一端分别与所述运算放大器的正输入端和所述第三PMOS管的漏极端电连接；

第二三极管，所述第二三极管的发射极与所述第三电阻的第二端电连接，所述第二三极管的基极与所述第一三极管的集电极电连接，所述第二三极管的集电极与所述第二三极管的基极电连接；

第四电阻，所述第四电阻的第一端与所述第三电阻的第一端电连接，所述第四电阻的第二端与所述第二三极管的集电极电连接；

第四PMOS管，所述第四PMOS管的源极端与所述第三PMOS管的源极端电连接，所述第四PMOS管的栅极端与所述第三PMOS管的栅极端电连接，所述第四PMOS管的漏极端与所述第一NMOS管的栅极端电连接；

第五电阻，所述第五电阻的第一端分别与所述第四电阻的第一端和所述第四PMOS管的漏极端电连接，所述第五电阻的第二端与所述第四电阻的第二端电连接。

4.根据权利要求3所述的基于低电源电压bandgap高可靠的启动电路，其特征在于，所述第二启动模块包括：

第五PMOS管，所述第五PMOS管的源极端与所述第四PMOS管的源极端电连接，所述第五PMOS管的栅极端与所述第四PMOS管的栅极端电连接；

第三三极管，所述第三三极管的发射极与所述第五PMOS管的漏极端电连接，所述第三三极管的基极与所述第五电阻的第二端电连接，所述第三三极管的集电极与所述第三三极管的基极电连接；

比较器，所述比较器的负输入端与所述第五电阻的第一端电连接，所述比较器的正输入端与所述第三三极管的发射极电连接；

第一反相器，所述第一反相器的输入端与所述比较器的输出端电连接；

第六PMOS管，所述第六PMOS管的源极端与所述第二PMOS管的源极端电连接，所述第六PMOS管的栅极端与所述第一反相器的输出端电连接，所述第六PMOS管的漏极端与所述第二PMOS管的漏极端电连接。

5.根据权利要求4所述的基于低电源电压bandgap高可靠的启动电路，其特征在于，还包括：

第二反相器，所述第二反相器的输出端与所述第一PMOS管的栅极端电连接；

第四NMPS管，所述第四NMPS管的漏极端与所述第一电阻的第二端电连接，所述第四NMPS管的栅极端与所述第一PMOS管的栅极端电连接，所述第四NMPS管的源极端与所述第一NMPS管的源极端电连接；

第七PMOS管，所述第七PMOS管的源极端与所述第一PMOS管的源极端电连接，所述第七PMOS管的栅极端与所述第二反相器的输入端电连接，所述第七PMOS管的漏极端与所述第三NMPS管的漏极端电连接；

第八PMOS管，所述第八PMOS管的源极端与所述第五PMOS管的源极端电连接，所述第八PMOS管的栅极端与所述第七PMOS管的栅极端电连接，所述第八PMOS管的漏极端与所述第一反相器的输出端电连接。

6.一种基于低电源电压bandgap高可靠的启动电路的控制方法，应用于如权利要求1-5任一项所述的基于低电源电压bandgap高可靠的启动电路，其特征在于，包括：

步骤1，将低电平输入第二反相器的输入端和第七PMOS管的栅极端，第一NMOS管的栅极端为零，第一NMOS管关闭；

步骤2，电流流经第一PMOS管、第一电阻和第二NMOS管到地，第三NMOS管与第二NMOS管为镜像关系，第三NMOS管镜像第二NMOS管的电流，第三NMOS管将第二PMOS管和第三PMOS管的栅极拉低，第二PMOS管和第三PMOS管中有电流流过，带隙基准模块脱离第一个简并点；

步骤3，当第一NMOS管的栅极输入的电压V_REF在设定的点将第二NMOS管和第三NMOS管的栅极拉低，第三NMOS管关闭，电路正常工作；

步骤4，第五PMOS管与第三PMOS管为镜像关系，第五PMOS管镜像第三PMOS管的电流，第五PMOS管与第三PMOS管的镜像比例为X:Y，其中，Y小于X，第三三极管的个数为J，通过调节Y和J的个数，使电路在正常工作时，第三三极管发射极的电位小于等于第二三极管发射极的电位，第六PMOS管关闭，比较器的负输入端电压高于正输入端的电压，第一三极管和第二三极管中没有电流流过；

步骤5，当带隙基准模块处于第二个简并点时，所有的电流流过第二电阻和第四电阻，流过第二电阻的电流由第二PMOS管提供，流过第四电阻的电流由第三PMOS管提供，流过第二电阻的电流等于流过第二PMOS管的电流，流过第四电阻的电流等于流过第三PMOS管的电流；

步骤6，第五PMOS管镜像第二PMOS管和第三PMOS管中的电流，电流流经第三三极管，第三三极管的正向导通特性将第三三极管的发射极电压钳位，运算放大器的正输入端的电压低于第三三极管的发射极的电压，比较器输出高电平，第一反相器输出低电平，第六PMOS管打开，将运算放大器的负输入端的电压拉高，当运算放大器的负输入端的电压高于运算放大器的正输入端的电压时，运算放大器将第二PMOS管和第三PMOS管的栅极拉低，运算放大器的正输入端的电压升高，第二三极管和第一三极管导通，带隙基准模块脱离第二个简并点，运算放大器的正输入端的电压高于第三三极管的发射极的电压，比较器输出低电平，第一反相器输出高电平，第六PMOS管关闭，电路正常工作。

Images