CN113096702B - 存储电路及其读取方法和恢复方法 - Google Patents

存储电路及其读取方法和恢复方法 Download PDF

Info

Publication number
CN113096702B
CN113096702B CN202010023434.9A CN202010023434A CN113096702B CN 113096702 B CN113096702 B CN 113096702B CN 202010023434 A CN202010023434 A CN 202010023434A CN 113096702 B CN113096702 B CN 113096702B
Authority
CN
China
Prior art keywords
node
transistor
coupled
tunnel junction
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010023434.9A
Other languages
English (en)
Other versions
CN113096702A (zh
Inventor
刘盼盼
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010023434.9A priority Critical patent/CN113096702B/zh
Publication of CN113096702A publication Critical patent/CN113096702A/zh
Application granted granted Critical
Publication of CN113096702B publication Critical patent/CN113096702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种存储电路及基于所述存储电路的存储方法和恢复方法，所述存储电路包括：易失性存储单元，所述易失性存储单元包括第一节点和第二节点；自旋轨道动量矩磁存储器，所述自旋轨道动量矩磁存储器包括自旋霍尔效应层、第一磁性隧道结和第二磁性隧道结，所述自旋霍尔效应层包括第一端和第二端；开关组件，所述开关组件使所述第一端分别耦合于所述第一节点与所述第二节点，并且所述开关组件使所述第一磁性隧道结与所述第一节点耦接，使所述第二磁性隧道结与所述第二节点耦接。所述存储电路能够减少存储器的成本并且提高存储器的性能。

Description

存储电路及其读取方法和恢复方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种非易失性存储电路及其存储方法和读取方法。
背景技术
存储器广泛用于各种电子设备，诸如蜂窝电话、数字相机、个人数字助理、医疗电子器件、移动计算设备、非移动计算设备和数据服务器。存储器可包括非易失性存储器或易失性存储器。
非易失性存储器包括磁性存储器(MRAM)等，与易失性存储器相比，非易失性存储器未连接到电源时也允许存储和保留信息。
易失性存储器包括静态随机存取存储器(Static Random-Access Memory，SRAM)、动态随机存取存储器(Dynamic Random Access Memory,DRAM)、闪存(Flash)等，与非易失性存储器存储器相比，易失性存储器具有读写速度快、工作电压低的特点。然而，当易失性存储器未连接到电源时，将失去存储的数据，即使重新连接电源也不可能恢复数据。
通常，为了使存储器在连接电源时，具有易失性存储器读写速度快、工作电压低的特点，同时在未连接电源时，也允许存储和保留信息，会将易失性存储器和非易失性存储器共同使用。
然而，现有的存储器电路较为复杂、器件较多，导致存储器的成本高并且性能差。
发明内容
本发明解决的技术问题是提供一种存储电路及其存储方法和恢复方法，以减少存储器的成本并且提高存储器的性能。
为解决上述技术问题，本发明的技术方案提供一种存储电路，包括：易失性存储单元，所述易失性存储单元能够存储“0”数据和“1”数据，所述易失性存储单元包括彼此作为互补节点的第一节点和第二节点；与所述第一节点耦接的第一位线；与所述第二节点耦接的第二位线；自旋轨道动量矩磁存储器，所述自旋轨道动量矩磁存储器包括自旋霍尔效应层、第一磁性隧道结和第二磁性隧道结，所述自旋霍尔效应层具有相对的第一面和第二面，所述第一磁性隧道结位于所述第一面上，所述第二磁性隧道结位于所述第二面上，所述自旋霍尔效应层还包括第一端和第二端；与所述第二端耦接的源线；开关组件，所述开关组件使所述第一端分别耦合于所述第一节点与所述第二节点，并且所述开关组件使所述第一磁性隧道结与所述第一节点耦接，使所述第二磁性隧道结与所述第二节点耦接。
可选的，所述第一磁性隧道结包括位于所述第一面上的第一自由层，位于所述第一自由层上的第一隧道栅层，以及位于所述第一隧道栅层上的第一固定层。
可选的，所述第二磁性隧道结包括位于所述第二面上的第二自由层，位于所述第二自由层上的第二隧道栅层，以及位于所述第二隧道栅层上的第二固定层。
可选的，还包括：第二字线；所述开关组件包括第三晶体管和第四晶体管，所述第三晶体管的源极与第四晶体管的漏极均耦接所述第一端，所述第三晶体管的源极耦接所述第一节点，所述第四晶体管的源极耦接所述第二节点，所述第三晶体管的栅极和所述第四晶体管的栅极均耦接所述第二字线。
可选的，还包括：第三字线；所述开关组件还包括第五晶体管和第六晶体管，所述第五晶体管的漏极与所述第一磁性隧道结耦接，所述第五晶体管的源极与所述第一节点耦接，所述第六晶体管的漏极与所述第二磁性隧道结耦接，所述第六晶体管的源极与所述第二节点耦接，所述第五晶体管的栅极和所述第六晶体管的栅极均耦接第三字线。
可选的，所述易失性存储单元还包括双稳电路，所述双稳电路包括第一反相电路和第二反相电路，所述第一反相电路的输入端与第二节点耦接，所述第一反相电路的输出端与第一节点耦接，所述第二反相电路的输入端与第一节点耦接，所述第二反相电路的输出端与第二节点耦接。
可选的，所述第一反相电路包括第七晶体管和第八晶体管，所述第七晶体管的源极与电源耦接，所述第八晶体管的源极接地，所述第七晶体管的漏极和所述第八晶体管的漏极共同耦接所述第一节点，所述第七晶体管的栅极和所述第八晶体管的栅极共同耦接所述第二节点；所述第二反相电路包括第九晶体管和第十晶体管，所述第九晶体管的源极与电源耦接，所述第十晶体管的的源极接地，所述第九晶体管的漏极和所述第十晶体管的漏极共同耦接所述第二节点，所述第九晶体管的栅极和所述第十晶体管的栅极共同耦接所述第一节点。
可选的，还包括：第一字线；所述易失性存储单元还包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极均耦接所述第一字线，所述第一晶体管的源极与所述第一位线耦接，所述第一晶体管的漏极与所述第一节点耦接，所述第二晶体管的源极与所述第二位线耦接，所述第二晶体管的漏极与所述第二节点耦接。
可选的，所述自旋霍尔效应层的材料包括重金属材料。
可选的，所述第一自由层的材料包括CoFeB，所述第一隧道栅层的材料包括MgO，所述第一固定层的材料包括CoFeB。
可选的，所述第二自由层的材料包括CoFeB，所述第二隧道栅层的材料包括MgO，所述第二固定层的材料包括CoFeB。
相应的，本发明技术方案还提供一种基于上述任一存储电路的存储方法，包括：开启所述易失性存储单元，通过所述开关组件将所述第一端与所述第一节点和所述第二节点导通，通过所述开关组件将所述第一磁隧道结与所述第一节点断开，并且，通过所述开关组件将所述第二磁隧道结与所述第二节点断开；通过所述第一位线向所述第一磁隧道结写入第一存储信号，并且通过所述第二位线向所述第二磁隧道结写入第二存储信号，所述第一存储信号的电平高于或低于所述第二存储信号的电平。
相应的，本发明技术方案还提供一种基于上述任一存储电路的恢复方法，包括：关闭所述易失性存储单元，在关闭所述易失性存储单元后，开启所述易失性存储单元，通过所述开关组件将所述第一磁隧道结与所述第一节点导通，通过所述开关组件将所述第二磁隧道结与所述第二节点导通，并且，通过所述开关组件将所述第一端与所述第一节点和所述第二节点断开；通过所述第一位线读取所述第一磁隧道结内的第一存储信号，并且，通过所述第二位线读取所述第二磁隧道结内的第二存储信号，所述第一存储信号的电平高于或低于所述第二存储信号的电平。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案中的存储电路，由于包括了易失性存储单元和自旋轨道动量矩磁存储器，因此在开启易失性存储单元时，所述存储电路具有易失性存储器读写速度快、工作电压低的特点，同时关闭易失性存储单元时，也允许存储和保留信息，从而在关闭易失性存储单元后再次开启所述易失性存储单元时，能够通过所述自旋轨道动量矩磁存储器恢复数据；并且，一方面，由于所述自旋轨道动量矩磁存储器包括自旋霍尔效应层以及第一磁性隧道结和第二磁性隧道结，并且所述第一磁性隧道结和第二磁性隧道结分别位于所述自旋霍尔效应层相对的第一面和第二面，因此，当电流通过所述霍尔效应层时，第一磁性隧道结与第二磁性隧道结的电阻状态相反，即，所述第一磁性隧道结为高阻态时所述第二磁性隧道结为低阻态，所述第一磁性隧道结为低阻态时所述第二磁性隧道结为高阻态，从而，在关闭所述易失性存储单元前，通过一个自旋轨道动量矩磁存储器能够成对的将易失性存储单元所存储的互补的数据“1”和数据“0”，以非易失性的方式分别存储在第一磁性隧道结中和第二磁性隧道结中，并且，当再次开启所述易失性存储单元时，通过将第一磁性隧道结与第一节点导通，将第二磁性隧道结与第二节点导通，所述第一位线和所述第二位线能够读取第一磁性隧道结和第二磁隧道结内存储的互补的数据“1”和数据“0”，以恢复成对的互补的数据“1”和数据“0”，从而，不仅实现存储和读取分开进行，并且还减少了存储器中自旋轨道动量矩磁存储器的数量，降低了成本，同时，由于数据的存储和读取都是成对的，还提高了存储和读取数据的速度，提高了存储器的性能；另一方面，由于使用一个自旋轨道动量矩磁存储器即能够成对的存储数据，因此，能够减少开关组件中用于控制分别读取数据的晶体管的数量，从而，不仅减少了存储电路的器件数量，减少了存储器的成本，还能够通过减少晶体管数量实现减少存储电路的发热量，以提高存储电路的性能。
附图说明
图1至图2是本发明实施例的存储电路的电路结构示意图。
具体实施方式
如背景技术所述，现有的存储器电路较为复杂、器件较多，导致存储器的成本高并且性能差。
通常，现有的存储器电路为了能够成对存储互补的数据“1”和“0”，需要使用多个磁存储器分别存储数据“1”和数据“0”，并且，为了控制所述多个磁存储器，需要使用更多的晶体管，因此，所述存储器电路的器件数量多，从而，不仅导致存储器电路复杂，并且导致存储器电路发热量大、性能差，还导致存储器的成本高。
为了解决上述问题，本发明技术方案提供一种存储电路，包括：易失性存储单元，所述易失性存储单元能够存储“0”数据和“1”数据，所述易失性存储单元包括彼此作为互补节点的第一节点和第二节点；与所述第一节点耦接的第一位线；与所述第二节点耦接的第二位线；自旋轨道动量矩磁存储器，所述自旋轨道动量矩磁存储器包括自旋霍尔效应层、第一磁性隧道结和第二磁性隧道结，所述自旋霍尔效应层具有相对的第一面和第二面，所述第一磁性隧道结位于所述第一面上，所述第二磁性隧道结位于所述第二面上，所述自旋霍尔效应层还包括第一端和第二端；与所述第二端耦接的源线；开关组件，所述开关组件使所述第一端分别耦合于所述第一节点与所述第二节点，并且所述开关组件使所述第一磁性隧道结与所述第一节点耦接，使所述第二磁性隧道结与所述第二节点耦接。所述存储电路能够减少存储器的成本并且提高存储器的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图2是本发明实施例的存储电路的电路结构示意图。
请参考图1，所述存储电路包括：易失性存储单元、第一位线BL、第二位线BLB、源线SL、自旋轨道动量矩磁存储器和开关组件。
所述易失性存储单元能够存储“0”数据和“1”数据，并且所述易失性存储单元包括彼此作为互补节点的第一节点Q和第二节点QB。
所述第一节点Q耦接的第一位线BL，所述第二节点QB耦接的第二位线BLB。
在本实施例中，所述易失性存储单元还包括双稳电路，所述双稳电路包括第一反相电路10和第二反相电路20，所述第一反相电路10的输入端与第二节点QB耦接，所述第一反相电路10的输出端与第一节点Q耦接，所述第二反相电路20的输入端与第一节点Q耦接，所述第二反相电路20的输出端与第二节点QB耦接。
具体而言，所述第一反相电路10包括第七晶体管T7和第八晶体管T8，所述第七晶体管T7的源极与电源耦接，所述第八晶体管T8的源极接地，所述第七晶体管T7的漏极和所述第八晶体管T8的漏极共同耦接所述第一节点Q，所述第七晶体管T7的栅极和所述第八晶体管T8的栅极共同耦接所述第二节点QB。所述第二反相电路20包括第九晶体管T9和第十晶体管T10，所述第九晶体管T9的源极与电源耦接，所述第十晶体管T10的源极接地，所述第九晶体管T9的漏极和所述第十晶体管T10的漏极共同耦接所述第二节点QB，所述第九晶体管T9的栅极和所述第十晶体管T10的栅极共同耦接所述第一节点Q。
当所述第一节点Q处于高电平且所述第二节点QB处于低电平，或者所述第一节点Q处于低电平且所述第二节点处于高电平时，所述双稳电路的状态变的稳定，从而所述双稳电路能够存储成对的互补数据。
在本实施例中，所述存储电路还包括第一字线WL。
在本实施例中，所述易失性存储单元还包括第一晶体管T1和第二晶体管T2。
所述第一晶体管T1的栅极耦接所述第一字线WL，所述第一晶体管T1的源极与所述第一位线BL耦接，所述第一晶体管T1的漏极与所述第一节点Q耦接。
所述第二晶体管T2的栅极耦接所述第一字线WL，所述第二晶体管T2的源极与所述第二位线BLB耦接，所述第二晶体管T2的漏极与所述第二节点QB耦接。
开启所述双稳电路时，即，向所述第七晶体管T7的源极和所述第九晶体管T9的源极施加电源电压VCC时，通过向所述第一字线WL施加高电平，能够开启所述第一晶体管T1和第二晶体管T2，使所述第一反相电路10的输入端与所述第二节点QB导通，使所述第一反相电路10的输出端与所述第一节点Q导通，并且使所述第二反相电路20的输入端与所述第一节点Q导通，使所述第二反相电路20的输出端与所述第二节点QB导通。
从而，当向所述第一位线BL输入高电平且向所述第二位线BLB输入低电平，或者向所述第一位线BL输入低电平且向所述第二位线BL输入高电平时，所述第二位线BLB通过所述第二节点QB向所述第一反相电路10输入第二存储信号，并且，第一位线BL通过所述第一节点Q向所述第二反相电路20输入第一存储信号。所述第一存储信号的电平高于或低于所述第二存储信号的电平，即，所述双稳电路中存储的是互补数据，即“0”数据和“1”数据。
并且，当不向所述第一位线BL和所述第二位线BLB输入外来的触发信号时，即，不向所述第一位线BL输入高电平且向所述第二位线BLB输入低电平，或者不向所述第一位线BL输入低电平且向所述第二位线BL输入高电平时，所述第一位线BL通过所述第一节点Q读取所述第一反相电路10内存储的第一存储信号，并且，所述第二位线BLB通过所述第二节点QB读取所述第二反相电路20中存储的第二存储信号。
请参考图1和图2，图2是图1中自旋轨道动量矩磁存储器的结构示意图，所述自旋轨道动量矩磁存储器包括自旋霍尔效应层HM、第一磁性隧道结MTJ1和第二磁性隧道结MTJ2，所述自旋霍尔效应层HM具有相对的第一面101和第二面102，所述第一磁性隧道结MTJ1位于所述第一面101上，所述第二磁性隧道结MTJ2位于所述第二面102上，所述自旋霍尔效应层HM还包括第一端103和第二端104，所述第二端104与所述源线SL耦接。
电流能够通过所述自旋霍尔效应层HM在平面内运行，并且所述电流流动的方向能够控制所述第一磁性隧道结MTJ1和第二磁性隧道结MTJ2的阻态。
当电流自所述第一端103流向所述第二端104，所述第一磁性隧道结MTJ1为高阻态，并且所述MTJ2为低阻态，从而，能够同时在所述第一磁性隧道结MTJ1写入第一存储数据，在所述第二磁性隧道结MTJ2写入第二存储数据，且所述第一存储数据的电平高于所述第二存储数据的电平，即，在所述第一磁性隧道结MTJ1写入数据“1”，并且在所述第二磁性隧道结MTJ2写入数据“0”。
当电流自所述第二端104流向所述第一端103，第一磁性隧道结MTJ1为低阻态，并且所述MTJ2为高阻态，从而，能够同时在所述第一磁性隧道结MTJ1写入第一存储数据，在所述第二磁性隧道结MTJ2写入第二存储数据，且所述第一存储数据的电平低于所述第二存储数据的电平，即，在所述第一磁性隧道结MTJ1写入数据“0”，并且在所述第二磁性隧道结MTJ2写入数据“1”。
在本实施例中，所述自旋霍尔效应层HM的材料包括重金属材料，例如铂、钽或钨。
在本实施例中，所述第一磁性隧道结MTJ1包括第一自由层201、第一隧道栅层202和第一固定层203。
所述第一自由层201位于所述第一面101上，所述第一隧道栅层202位于所述第一自由层上201，所述第一固定层203位于所述第一隧道栅层202上。
在本实施例中，所述第一自由层201的材料包括CoFeB，所述第一隧道栅层202的材料包括MgO，所述第一固定层203的材料包括CoFeB。
在本实施例中，所述第二磁性隧道结MTJ2包括第二自由层301、第二隧道栅层302和第二固定层303。
所述第二自由层301位于所述第二面102上，所述第二隧道栅层302位于所述第二自由层上301，所述第二固定层303位于所述第二隧道栅层302上。
在本实施例中，所述第二自由层301的材料包括CoFeB，所述第二隧道栅层302的材料包括MgO，所述第二固定层303的材料包括CoFeB。
所述开关组件使所述第一端103分别耦合于所述第一节点Q与所述第二节点QB，并且所述开关组件使所述第一磁性隧道结MTJ1与所述第一节点Q耦接，使所述第二磁性隧道结MTJ2与所述第二节点QB耦接。
在本实施例中，所述开关组件包括第三晶体管T3和第四晶体管T4，并且，所述存储电路还包括第二字线WWL。
所述第三晶体管T3的漏极与所述第一端103耦接，所述第三晶体管T3的源极与所述第一节点Q耦接，所述第四晶体管T4的漏极与所述第一端103耦接，所述第四晶体管T4的源极与所述第二节点QB耦接，并且所述第三晶体管T3的栅极和所述第四晶体管T4的栅极均耦接所述第二字线WWL。
从而，当向所述第二字线WWL施加工作电压VDD以开启所述第三晶体管T3和第四晶体管T4时，能够实现使所述第一端103分别耦合于所述第一节点Q与所述第二节点QB。
在本实施例中，所述开关组件包括第五晶体管T5和第六晶体管T6，并且，所述存储电路还包括第三字线RWL。
所述第五晶体管T5的漏极与所述第一磁性隧道结MTJ1耦接，所述第五晶体管T5的源极与所述第一节点Q耦接，所述第六晶体管T6的漏极与所述第二磁性隧道结MTJ2耦接，所述第六晶体管T6的源极与所述第二节点QB耦接，并且，所述第五晶体管T5的栅极和所述第六晶体管T6的栅极均耦接所述第三字线RWL。
从而，当向所述第三字线RWL施加工作电压VDD以开启所述第五晶体管T5和第六晶体管T6时，能够实现使所述第一磁性隧道结MTJ1与所述第一节点Q耦接，使所述第二磁性隧道结MTJ2与所述第二节点QB耦接。
由于包括了易失性存储单元和自旋轨道动量矩磁存储器，因此在开启易失性存储单元时，所述存储电路具有易失性存储器读写速度快、工作电压低的特点，同时关闭易失性存储单元时，也允许存储和保留信息，从而在关闭易失性存储单元后再次开启所述易失性存储单元时，能够通过所述自旋轨道动量矩磁存储器恢复数据。
并且，一方面，由于所述自旋轨道动量矩磁存储器包括自旋霍尔效应层HM以及第一磁性隧道结MTJ1和第二磁性隧道结MTJ2，并且所述第一磁性隧道结MTJ1和第二磁性隧道结MTJ2分别位于所述自旋霍尔效应层HM相对的第一面103和第二面104，因此，当电流通过所述霍尔效应层HM时，第一磁性隧道结MTJ1与第二磁性隧道结MTJ2的电阻状态相反，即，所述第一磁性隧道结MTJ1为高阻态时所述第二磁性隧道结MTJ2为低阻态，所述第一磁性隧道结MTJ1为低阻态时所述第二磁性隧道结MTJ2为高阻态，从而，在关闭所述易失性存储单元前，通过一个自旋轨道动量矩磁存储器能够成对的将易失性存储单元所存储的互补的数据“1”和数据“0”，以非易失性的方式分别存储在第一磁性隧道结MTJ1中和第二磁性隧道结MTJ2中。并且，当再次开启所述易失性存储单元时，通过将第一磁性隧道结MTJ与第一节点Q导通，将第二磁性隧道结MTJ2与第二节点QB导通，所述第一位线BL和所述第二位线BLB能够读取第一磁性隧道结MTJ1和第二磁隧道结MTJ2内存储的互补的数据“1”和数据“0”，以将成对的互补的数据“1”和数据“0”恢复至所述第一位线BL和所述第二位线BLB，从而，所述存储电路不仅实现存储和读取分开进行，并且还减少了存储电路中自旋轨道动量矩磁存储器的数量，降低了成本，同时，由于数据的存储和读取都是成对的，还提高了存储和读取数据的速度，提高了存储电路的性能。
另一方面，由于使用一个自旋轨道动量矩磁存储器即能够成对的存储数据，因此，能够减少开关组件中用于控制分别读取数据的晶体管的数量，从而，不仅减少了存储电路的器件数量，减少了存储器的成本，还能够通过减少晶体管数量实现减少存储电路的发热量，以提高存储电路的性能。
相应的，本发明实施例还提供一种基于上述存储电路的存储方法，请继续参考图1，包括：
开启所述易失性存储单元，通过所述开关组件将所述第一端103与所述第一节点Q和所述第二节点QB导通，通过所述开关组件将所述第一磁隧道结MTJ1与所述第一节点Q断开，并且，通过所述开关组件将所述第二磁隧道结与所述第二节点QB断开；
通过所述第一位线BL向所述第一磁隧道结MTJ1写入第一存储信号，并且通过所述第二位线BLB向所述第二磁隧道结MTJ2写入第二存储信号，所述第一存储信号的电平高于或低于所述第二存储信号的电平。
开启所述易失性存储单元后，当向所述第一位线BL输入低电平并且向所述第二位线BLB输入高电平时，将所述第一存储信号和所述第二存储信号写入所述易失性存储单元，此时，所述第一存储信号的电平高于所述第二存储信号的电平，即，成对的将互补的数据“1”和数据“0”写入了易失性存储单元。
同时，所述自旋轨道动量矩磁存储器执行写入操作。
具体而言，由于所述第一端103与所述第一节点Q和所述第二节点QB导通，因此，所述第一位线BL和所述第二位线BLB与所述第一端103导通。从而，通过向所述第一位线BL输入低电平并且向所述第二位线BLB输入高电平，能够控制电流自所述自旋霍尔效应层HM的第一端103流向第二端104，从而，使得所述第一磁性隧道结MTJ1为高阻态，并且所述MTJ2为低阻态，实现了同时在所述第一磁性隧道结MTJ1写入第一存储数据，在所述第二磁性隧道结MTJ2写入第二存储数据，且所述第一存储数据的电平高于所述第二存储数据的电平，即，在所述第一磁性隧道结MTJ1写入数据“1”，并且在所述第二磁性隧道结MTJ2写入数据“0”。
当向所述第一位线BL输入高电平并且向所述第二位线BLB输入低电平时，将所述第一存储信号和所述第二存储信号写入所述易失性存储单元，此时，所述第一存储信号的电平低于所述第二存储信号的电平，即，成对的将互补的数据“1”和数据“0”写入了易失性存储单元。
同时，由于所述第一端103与所述第一节点Q和所述第二节点QB导通，因此，所述第一位线BL和所述第二位线BLB与所述第一端103导通。从而，通过向所述第一位线BL输入高电平并且向所述第二位线BLB输入低电平，能够控制电流自所述自旋霍尔效应层HM的第二端104流向第一端103，从而，使得所述第一磁性隧道结MTJ1为低阻态，并且所述MTJ2为高阻态，实现了同时在所述第一磁性隧道结MTJ1写入第一存储数据，在所述第二磁性隧道结MTJ2写入第二存储数据，且所述第一存储数据的电平低于所述第二存储数据的电平，即，在所述第一磁性隧道结MTJ1写入数据“0”，并且在所述第二磁性隧道结MTJ2写入数据“1”。
在本实施例中，在持续开启所述易失性存储单元时，当不向所述第一位线BL和所述第二位线BLB输入外来的触发信号时，即，不向所述第一位线BL输入高电平且向所述第二位线BLB输入低电平，或者不向所述第一位线BL输入低电平且向所述第二位线BL输入高电平时，所述第一位线BL通过所述第一节点Q读取所述易失性存储单元存储的第一存储信号，并且，所述第二位线BLB通过第二节点QB读取所述易失性存储单元存储的第二存储信号。
从而，在持续开启所述易失性存储单元时，所述存储电路具有易失性存储器读写速度快、工作电压低的特点，同时，由于将所述第一存储信号写入所述第一磁性隧道结MTJ1，并且将所述第二存储信号写入第二磁性隧道结MTJ2，因此，关闭易失性存储单元时，第一存储信号和第二存储信号也得以存储和保留信息，从而后续再次开启所述易失性存储单元(供电)时，能够通过所述自旋轨道动量矩磁存储器恢复存储的所述第一存储信号和第二存储信号，即恢复所存储的互补数据“1”和数据“0”。
并且，由于能够通过所述开关组件将所述第一端103与所述第一节点Q和所述第二节点QB导通，通过所述开关组件将所述第一磁隧道结MTJ1与所述第一节点Q断开，并且，通过所述开关组件将所述第二磁隧道结与所述第二节点QB断开，从而，所述自旋轨道动量矩磁存储器的写入操作和读取操作的电路路径不同，实现了自旋轨道动量矩磁存储器分开进行写入操作和读取操作。
相应的，本发明实施例还提供一种基于上述存储电路的恢复方法，请继续参考图1，包括：
关闭所述易失性存储单元，在关闭所述易失性存储单元后，开启所述易失性存储单元。
通过所述开关组件将所述第一磁隧道结MTJ1与所述第一节点Q导通，通过所述开关组件将所述第二磁隧道结MTJ2与所述第二节点QB导通，并且，通过所述开关组件将所述第一端103与所述第一节点Q和所述第二节点QB断开；
通过所述第一位线BL读取所述第一磁隧道结MTJ1内的第一存储信号，并且，通过所述第二位线BLB读取所述第二磁隧道结MTJ2内的第二存储信号，所述第一存储信号的电平高于或低于所述第二存储信号的电平。
从而，实现通过所述自旋轨道动量矩磁存储器恢复存储的所述第一存储信号和第二存储信号，即恢复所存储的互补数据“1”和数据“0”。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种存储电路，其特征在于，包括：
易失性存储单元，所述易失性存储单元能够存储“0”数据和“1”数据，所述易失性存储单元包括彼此作为互补节点的第一节点和第二节点；
与所述第一节点耦接的第一位线；
与所述第二节点耦接的第二位线；
自旋轨道动量矩磁存储器，所述自旋轨道动量矩磁存储器包括自旋霍尔效应层、第一磁性隧道结和第二磁性隧道结，所述自旋霍尔效应层具有相对的第一面和第二面，所述第一磁性隧道结位于所述第一面上，所述第二磁性隧道结位于所述第二面上，所述自旋霍尔效应层还包括第一端和第二端；
与所述第二端耦接的源线；
开关组件，所述开关组件使所述第一端分别耦合于所述第一节点与所述第二节点，并且所述开关组件使所述第一磁性隧道结与所述第一节点耦接，使所述第二磁性隧道结与所述第二节点耦接；
在关闭所述易失性存储单元前，通过一个自旋轨道动量矩磁存储器能够成对的将易失性存储单元所存储的互补的数据“1”和数据“0”，以非易失性的方式分别存储在第一磁性隧道结中和第二磁性隧道结中；
当再次开启所述易失性存储单元时，通过将第一磁性隧道结与第一节点导通，将第二磁性隧道结与第二节点导通，所述第一位线和所述第二位线能够读取第一磁性隧道结和第二磁隧道结内存储的互补的数据“1”和数据“0”，以恢复成对的互补的数据“1”和数据“0”。
2.如权利要求1所述的存储电路，其特征在于，所述第一磁性隧道结包括位于所述第一面上的第一自由层，位于所述第一自由层上的第一隧道栅层，以及位于所述第一隧道栅层上的第一固定层。
3.如权利要求1所述的存储电路，其特征在于，所述第二磁性隧道结包括位于所述第二面上的第二自由层，位于所述第二自由层上的第二隧道栅层，以及位于所述第二隧道栅层上的第二固定层。
4.如权利要求1所述的存储电路，其特征在于，还包括：第二字线；所述开关组件包括第三晶体管和第四晶体管，所述第三晶体管的源极与第四晶体管的漏极均耦接所述第一端，所述第三晶体管的源极耦接所述第一节点，所述第四晶体管的源极耦接所述第二节点，所述第三晶体管的栅极和所述第四晶体管的栅极均耦接所述第二字线。
5.如权利要求1至4中任一所述的存储电路，其特征在于，还包括：第三字线；所述开关组件还包括第五晶体管和第六晶体管，所述第五晶体管的漏极与所述第一磁性隧道结耦接，所述第五晶体管的源极与所述第一节点耦接，所述第六晶体管的漏极与所述第二磁性隧道结耦接，所述第六晶体管的源极与所述第二节点耦接，所述第五晶体管的栅极和所述第六晶体管的栅极均耦接第三字线。
6.如权利要求1所述的存储电路，其特征在于，所述易失性存储单元还包括双稳电路，所述双稳电路包括第一反相电路和第二反相电路，所述第一反相电路的输入端与第二节点耦接，所述第一反相电路的输出端与第一节点耦接，所述第二反相电路的输入端与第一节点耦接，所述第二反相电路的输出端与第二节点耦接。
7.如权利要求6所述的存储电路，其特征在于，所述第一反相电路包括第七晶体管和第八晶体管，所述第七晶体管的源极与电源耦接，所述第八晶体管的源极接地，所述第七晶体管的漏极和所述第八晶体管的漏极共同耦接所述第一节点，所述第七晶体管的栅极和所述第八晶体管的栅极共同耦接所述第二节点；所述第二反相电路包括第九晶体管和第十晶体管，所述第九晶体管的源极与电源耦接，所述第十晶体管的的源极接地，所述第九晶体管的漏极和所述第十晶体管的漏极共同耦接所述第二节点，所述第九晶体管的栅极和所述第十晶体管的栅极共同耦接所述第一节点。
8.如权利要求6所述的存储电路，其特征在于，还包括：第一字线；所述易失性存储单元还包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极均耦接所述第一字线，所述第一晶体管的源极与所述第一位线耦接，所述第一晶体管的漏极与所述第一节点耦接，所述第二晶体管的源极与所述第二位线耦接，所述第二晶体管的漏极与所述第二节点耦接。
9.如权利要求1所述的存储电路，其特征在于，所述自旋霍尔效应层的材料包括重金属材料。
10.如权利要求2所述的存储电路，其特征在于，所述第一自由层的材料包括CoFeB，所述第一隧道栅层的材料包括MgO，所述第一固定层的材料包括CoFeB。
11.如权利要求3所述的存储电路，其特征在于，所述第二自由层的材料包括CoFeB，所述第二隧道栅层的材料包括MgO，所述第二固定层的材料包括CoFeB。
12.一种基于权利要求1至11任一项所述的存储电路的存储方法，其特征在于，包括：
开启所述易失性存储单元，通过所述开关组件将所述第一端与所述第一节点和所述第二节点导通，通过所述开关组件将所述第一磁隧道结与所述第一节点断开，并且，通过所述开关组件将所述第二磁隧道结与所述第二节点断开；
通过所述第一位线向所述第一磁隧道结写入第一存储信号，并且通过所述第二位线向所述第二磁隧道结写入第二存储信号，所述第一存储信号的电平高于或低于所述第二存储信号的电平。
13.一种基于权利要求1至11任一项所述的存储电路的恢复方法，其特征在于，包括：
关闭所述易失性存储单元，在关闭所述易失性存储单元后，开启所述易失性存储单元，通过所述开关组件将所述第一磁隧道结与所述第一节点导通，通过所述开关组件将所述第二磁隧道结与所述第二节点导通，并且，通过所述开关组件将所述第一端与所述第一节点和所述第二节点断开；
通过所述第一位线读取所述第一磁隧道结内的第一存储信号，并且，通过所述第二位线读取所述第二磁隧道结内的第二存储信号，所述第一存储信号的电平高于或低于所述第二存储信号的电平。
CN202010023434.9A 2020-01-09 2020-01-09 存储电路及其读取方法和恢复方法 Active CN113096702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010023434.9A CN113096702B (zh) 2020-01-09 2020-01-09 存储电路及其读取方法和恢复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010023434.9A CN113096702B (zh) 2020-01-09 2020-01-09 存储电路及其读取方法和恢复方法

Publications (2)

Publication Number Publication Date
CN113096702A CN113096702A (zh) 2021-07-09
CN113096702B true CN113096702B (zh) 2024-05-14

Family

ID=76663582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010023434.9A Active CN113096702B (zh) 2020-01-09 2020-01-09 存储电路及其读取方法和恢复方法

Country Status (1)

Country Link
CN (1) CN113096702B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489241A (zh) * 2014-10-13 2016-04-13 中芯国际集成电路制造(上海)有限公司 静态随机存储器
CN106205676A (zh) * 2015-01-06 2016-12-07 联发科技股份有限公司 写辅助电路和存储单元
CN107316936A (zh) * 2017-06-20 2017-11-03 太原理工大学 一种基于双向自旋霍尔效应的磁性非易失存储单元结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468456B2 (en) * 2018-02-17 2019-11-05 Globalfoundries Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489241A (zh) * 2014-10-13 2016-04-13 中芯国际集成电路制造(上海)有限公司 静态随机存储器
CN106205676A (zh) * 2015-01-06 2016-12-07 联发科技股份有限公司 写辅助电路和存储单元
CN107316936A (zh) * 2017-06-20 2017-11-03 太原理工大学 一种基于双向自旋霍尔效应的磁性非易失存储单元结构

Also Published As

Publication number Publication date
CN113096702A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
JP5201487B2 (ja) 不揮発性ラッチ回路
US8243498B2 (en) Semiconductor integrated circuit
US9171618B2 (en) Semiconductor integrated circuit and processor
US8315090B2 (en) Pseudo page mode memory architecture and method
CN109658960B (zh) 一种具有超低功耗和高写裕度的12t tfet sram单元电路
JP6753138B2 (ja) 半導体回路、駆動方法、および電子機器
US9773538B2 (en) Nonvolatile semiconductor memory
CN112863575B (zh) 具有磁性隧道结的非易失寄存器
JP4262969B2 (ja) 薄膜磁性体記憶装置
CN112687308A (zh) 低功耗静态随机存储器单元以及存储器
US20230147686A1 (en) Nonvolatile sram
CN113362871B (zh) 非易失性存储电路及其存储方法和读取方法
CN113096702B (zh) 存储电路及其读取方法和恢复方法
CN112927737B (zh) 使用磁性隧道结的非易失寄存器
JP4760225B2 (ja) 記憶装置
CN112382320A (zh) 一种非易失静态存储单元、控制方法、元器件及设备
CN112133347B (zh) 基于7t1c结构的存储单元及其操作方法、存储器
CN110675905A (zh) 一种具有高稳定性的12t tfet sram单元电路结构
JP4454206B2 (ja) 記憶回路
US11328758B2 (en) Magnetic memory, and programming control method, reading method, and magnetic storage device of the magnetic memory
Reddy et al. Analysis and Power Comparison of SRAM, DRAM, and STT-MRAM for Advance technology
CN112420097A (zh) 单字线的自旋轨道矩磁性随机存储器
CN117437943A (zh) 一种mram灵敏放大器及其数据读取方法
JP2023117115A (ja) 磁気抵抗効果メモリ
CN117995243A (zh) 一种eflash位线驱动电路及存储芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant