CN112382320A - 一种非易失静态存储单元、控制方法、元器件及设备 - Google Patents

一种非易失静态存储单元、控制方法、元器件及设备 Download PDF

Info

Publication number
CN112382320A
CN112382320A CN202011090015.3A CN202011090015A CN112382320A CN 112382320 A CN112382320 A CN 112382320A CN 202011090015 A CN202011090015 A CN 202011090015A CN 112382320 A CN112382320 A CN 112382320A
Authority
CN
China
Prior art keywords
transistor
memory
storage node
ferroelectric memory
static
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011090015.3A
Other languages
English (en)
Inventor
杨建国
刘超
吕杭炳
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202011090015.3A priority Critical patent/CN112382320A/zh
Publication of CN112382320A publication Critical patent/CN112382320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2295—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种非易失静态存储单元及其控制方法，所述存储单元包括：非易失存储模块，所述非易失存储模块包括：开关元器件和铁电存储器；所述铁电存储器一端与所述开关元器件连接，另一端与控制线连接；静态存储模块，所述静态存储模块的存储节点与所述铁电存储器之间通过所述开关元器件连接；其中，在所述静态存储模块断电之前，所述开关元器件导通，并通过所述控制线输入脉冲电压将所述存储节点的数据存储到所述铁电存储器中；在所述静态存储模块上电之后，所述开关元器件导通，并通过所述控制线输入脉冲电压将，所述数据从所述铁电存储器恢复到所述存储节点。

Description

一种非易失静态存储单元、控制方法、元器件及设备
技术领域
本发明涉及存储器技术领域，尤其涉及一种非易失静态存储单元、控制方法、元器件及设备。
背景技术
节能型芯片(可应用于可穿戴设备和物联网设备等)采用静态随机存储器(Staticrandom access memory，SRAM)进行计算，但在电源关闭后，储存的数据会消失，所以存储在静态存储器中的数据为易失性。当一静态存储器电源开启或关闭时，必须将初始数据写入或写出非易失性存储器(Non-volatile memory，NVM)，同时采用非易失性存储器(Non-volatile memory，NVM)进行断电存储，所以非易失存储单元与静态存储单元组合成的非易失静态存储单元可以减少待机电流。
目前，利用磁性隧道结(Magnetic Tunnel Junctions，MTJ)和阻变式存储器(Resistive Random Access Memory，ReRAM)器件已经开发多种非易失静态存储单元，例如4T2R、6T2R、7T2R、8T2R以及7T1R等多种结构形式的非易失静态存储单元单元。但是，现有技术中的上述多种结构形式的非易失静态存储单元单元仍然具有各种缺陷：
1、4T2R、6T2R和7T2R结构形式的非易失静态存储单元虽然面积很小，但在存储节点处遭受很大的直流(Direct Current,DC)短路电流，并且在静态存储模式下结构单元的稳定性显著降低；
2、8T2R结构形式的非易失静态存储单元在静态存储模式下虽消除了DC短路电流，但同时消耗的存储器面积很大，而且基于两个非易失性存储器件的8T2R结构形式的非易失静态存储单元可实现高恢复率，但由于使用了两个存储器件，所以消耗极大存储和恢复功耗；
3、基于静态存储器的7T1R结构形式的非易失静态存储单元可以降低存储功耗但是存储和恢复的的次数比较低。
发明内容
本身申请实施例通过一种非易失静态存储单元，解决了现有技术中存储节点处遭受很大的直流(Direct Current,DC)短路电流的问题，并降低了功耗。
第一方面，本申请通过本申请的一实施例提供如下技术方案：
一种非易失静态存储单元，所述存储单元包括：
非易失存储模块，所述非易失存储模块包括：开关元器件和铁电存储器；所述铁电存储器一端与所述开关元器件连接，另一端与控制线连接；
静态存储模块，所述静态存储模块的存储节点与所述铁电存储器之间通过所述开关元器件连接；
其中，在所述静态存储模块断电之前，所述开关元器件导通，并通过所述控制线输入脉冲电压将所述存储节点的数据存储到所述铁电存储器中；
在所述静态存储模块上电之后，所述开关元器件导通，并通过所述控制线输入脉冲电压将，所述数据从所述铁电存储器恢复到所述存储节点。
优选地，所述开关元器件为MOS晶体管。
优选地，所述开关元器件的栅极与开关字线连接，源极和漏极其中一端与所述存储节点连接，另一端与所述铁电存储器连接。
优选地，所述静态存储模块是6管静态存储器，包括：
第一上晶体管，源极与控制字线连接；
第一下晶体管，源极与所述第一上晶体管的漏极连接，漏极接地，栅极与所述第一上晶体管的栅极连接；
第二上晶体管，源极与控制字线连接；
第二下晶体管，源极与所述第二上晶体管的漏极连接，漏极接地，栅极与所述第二上晶体管的栅极连接；
第一存取晶体管，栅极与字线连接，源极与第一存储节点连接，漏极与反位线连接；
第二存取晶体管，栅极与字线连接，源极与第二存储节点连接，漏极与位线连接。
优选地，所述第一存储节点与所述开关元器件连接。
优选地，以上任一所述存储单元的控制方法，包括：
在所述静态存储模块断电之前，所述开关元器件导通，所述存储节点的数据传输到所述铁电存储器，所述控制线输入脉冲电压信号，所述存储节点的数据存储到所述铁电存储器中；
在所述静态存储模块上电之后，所述控制线输入脉冲电压信号，所述开关控制字线输入信号，所述开关元器件导通，数据从所述铁电存储器恢复到所述存储节点。
优选地，所述脉冲电压信号为正脉冲信号。
优选地，所述开关控制字线输入信号，所述开关元器件导通，包括：
所述开关元器件为NMOS晶体管，所述开关控制字线输入高电平，所述开关元器件导通；或
所述开关元器件为PMOS晶体管，所述开关控制字线输入低电平，所述开关元器件导通。
第二方面，本申请提供一种元器件，包括以上所述的存储单元。
第三方面，本申请提供一种设备，包括以上所述的存储单元。
本申请实施例中提供的一个或多个技术方案，至少具有以下技术效果或优点：
1、在本申请实施例中，采用铁电存储器作为非易失存储模块的存储单元。其中，在所述静态存储模块断电之前，所述开关元器件导通，并通过所述控制线输入脉冲电压将所述存储节点的数据存储到所述铁电存储器中，储存节点不会遭受很大的直流短路电路，而且非易失存储模块仅在存储数据时加脉冲电压。所以，有效的解决了存储节点处遭受很大的直流短路电流的技术问题，并降低了功耗。
2、在本申请实施例中，采用mos管作为开关元器件，导通电阻小,开关速度快，提高了系统的效率和降低了功耗。
3、在本申请实施例中，静态存储模块采用6管静态存储器，仅需要六个mos管参与工作，减少存储单元面积尺寸的增加，操作速度更快，静态功耗更低。
4、在本申请实施例中，由于开关元器件与第一存储节点连接，不会影响第二存储节点位线的数据写入于读取，静态电路更加稳定。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的存储单元的结构示意图；
图2是根据本发明实施例的存储单元的操作方法流程示意图；
图3是根据本发明实施例的存储单元的操作时序示意图。
具体实施方式
本发明具体实施例通过一种非易失静态存储单元及操作方法，解决了现有技术中非易失静态存储单元存储节点处遭受很大的直流短路电流的技术问题，避免存储器存储节点因为直流短路电流而损坏，从而增强了产品的稳定性。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种非易失静态存储单元，所述存储单元包括：
非易失存储模块，所述非易失存储模块包括：开关元器件和铁电存储器；所述铁电存储器一端与所述开关元器件连接，另一端与控制线连接；静态存储模块，所述静态存储模块的存储节点与所述铁电存储器之间通过所述开关元器件连接；其中，在所述静态存储模块断电之前，所述开关元器件导通，并通过所述控制线输入脉冲电压将所述存储节点的数据存储到所述铁电存储器中；在所述静态存储模块上电之后，所述开关元器件导通，并通过所述控制线输入脉冲电压将，所述数据从所述铁电存储器恢复到所述存储节点；由于本申请的铁电存储器与静态存储模块连接，不改变静态存储模块的读写电路，保持很好的兼容性，防止了短路电流的出现。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把他们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把他们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的代替特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
实施例一
如图1所示，一种基于7T1C结构的存储单元，其中，该存储单元为NVSRAM单元，包括：静态存储模块和非易失存储模块；所述非易失存储模块为1T1C结构，所述静态存储模块为6T结构；所述静态存储模块用于对数据0或1的读取和存储，所述非易失存储模块与所述静态存储模块的第一存储节点QB连接，在所述静态存储模块断电时，存储所述静态存储模块上的数据，并在所述静态存储模块通电时，所述非易失存储模块将数据恢复到所述静态存储模块中。
为一种可选的实施例，如图1所示，所述1T1C结构包括：开关元器件M7、铁电存储器FeRAM；所述开关元器件M7栅极与开关控制字线FSWL连接，源极和漏极一端与所述第一存储节点QB连接，另一端与如图1所述铁电存储器FeRAM上端连接，控制线PL与如图1所述铁电存储器FeRAM下端连接。
具体的，针对节能型芯片缓存单元的电路要求：需要静态随机存储器(Staticrandom access memory，SRAM)进行计算，同时采用非易失性存储器(Non-volatilememory，NVM)进行断电存储，以减少待机电流。但是，这种2宏(SRAM+NVM)方案由于耗电量大且存储缓慢(断电)。因此，在睡眠模式下使用低电源电压的情况下，SRAM+NVM方案无法实现频繁断电以及逐字串行传输数据引起的恢复(开机)操作。本存储单元的1T1C结构用于在静态存储模块断电时，存储数据1或0，并在6T结构通电时将数据1或0恢复至6T结构。通过本发明的1T1C结构，在不改变现有技术中的SRAM的读写电路的情况下，以简单的电路设计，保持了良好的结构兼容性，防止了漏电流的出现，同时避免了存储单元面积尺寸的增加，操作速度更快，静态功耗更低。
需要说明的是，铁电存储器FeRAM为一种在断电时不会丢失内容的非易失性存储器，具有高密度、高速以及低功耗、抗辐射的优点。铁电存储器FeRAM为铁电材料制备的存储器，主要包括钙钛矿结构的铁电材料等。基于其铁电极化特性，以铁电薄膜结构的电容取代常规的存储电荷的电容，利用铁电薄膜的极化翻转来实现数据的写入与读取，从而在静态存储模块断电后和恢复上电后，从根本上解决漏电流的问题，从而降低了存储器的功耗，在物联网的低功耗应用领域具有更强的竞争力。
作为一种可选的实施例，所述开关元器件M7为MOS管，具体可以是NMOS晶体管或PMOS晶体管，具有控制通路开关的功能，实现开关效果。当然，本申请提供的开关元器件也可以采用其他器件，例如晶闸管、电力晶体管(GTR)、门极可关断晶闸管(GTO)、还有现在比较普遍使用的无触点开关固态继电等,在此不作限制。
为一种可选的实施例，所述静态存储模块是6个MOS晶体管组成的6T结构，如图1所示，包括：第一上晶体管M2、第一下晶体管M1、第二上晶体管M4、第二下晶体管M3、第一存取晶体管M5、第二存取晶体管M6；所述第一上晶体管M2的源极与控制字线PWL连接；所述第一下晶体管M1的源极与所述第一上晶体管M2的漏极连接，漏极接地Vss，栅极与所述第一上晶体管M2的栅极连接；所述第一下晶体管M1的源极与所述第一上晶体管M2的漏极连接，漏极接地Vss，栅极与所述第一上晶体管M2的栅极连接；所述第二上晶体管M4源极与所述控制字线PWL连接；所述第二下晶体管M3的源极与所述第二上晶体管M4的漏极连接，漏极接地Vss，栅极与所述第二上晶体管M4的栅极连接；所述第一存取晶体管M5的栅极与字线WL连接，源极与所述第一存储节点QB连接，漏极与反位线BLB连接；所述第二存取晶体管M6的栅极与所述字线WL连接，源极与所述第二存储节点Q连接，漏极与位线BL连接。
具体的，如图1所示，所述第一上晶体管M2与所述第一下晶体管M1在图中为第一方向对称，构成第一反向器，用于对所述第一存储节点QB上数据0或1的存储；所述第二上晶体管M4与所述第一上晶体管M2在图中第二方向上对称，所述第二下晶体管M3与所述第二上晶体管M4在图中第一方向对称，所述地二下晶体管M3与所述第一下晶体管M1在图中第二方向对称，构成第二反相器；所述第二反相器与所述第一反相器交叉耦合，并相互对称，用于对所述第二存储节点Q的数据存储，所述第二存储节点Q在第一存储节点QB存储数据0时存储数据1，在第一存储节点QB存储数据1时存储数据0。
实际实施过程中，通过改变所述字线WL的电压，使所述第一存取晶体管M5和所述第二存取晶体管M6导通或断开；通过改变所述位线BL或反位线BLB的电压，使所述第一和第二反相器中的晶体管导通或断开，进而实现对数据的存储。
当然，本申请中的静态存储模块也可以采用其他电路结构，例如8个MOS管构成的8T结构，7个MOS管构成的7T结构,在此不作限制。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
由于采用非易失存储模块与静态存储器模块连接，不用担心断电后静态存储模块的数据丢失；本申请实施例提供的非易失静态存储单元，由于本铁电存储器与静态存储模块连接，不改变静态存储模块的读写电路，保持很好的兼容性，铁电存储器FeRaM为铁电材料制备的存储器，主要包括钙钛矿结构的铁电材料等；基于其铁电极化特性，铁电薄膜结构的电容相比于常规的存储电荷的电容，利用铁电薄膜的极化翻转来实现数据的写入与读取，从而在6T结构的断电后和恢复上电后，从根本上解决漏电流的问题，从而降低了存储器的功耗，在物联网的低功耗应用领域具有更强的竞争，防止了短路电流的出现，提高了元器件的安全系数和工作效率。
实施例二
如图2所示，本实施例提供了一种存储数据的控制方法，包括：
步骤S201：响应于存储单元的断电操作，所述1T1C结构被施加正脉冲电压，将所述6T结构在第一存储节点存储的数据1或0存储到所述1T1C结构中；
步骤S202：响应于存储单元的通电操作，所述1T1C结构被施加正脉冲电压，所述1T1C结构中存储的数据1或0恢复到6T结构中，所述1T1C结构进入悬空状态。
需要说明的是，所述1T1C结构中的铁电存储器FeRAM，由于自身具有的极化特性，使得其在本发明的存储单元处于存储模式和恢复模式过程中，因极化电场的作用加速了电子运动，使得存储和恢复的速度更快。本申请实施例提供的非易失静态存储单元，由于铁电存储器与静态存储模块连接，不改变静态存储模块的读写电路，保持很好的兼容性，铁电存储器FeRaM为铁电材料制备的存储器，主要包括钙钛矿结构的铁电材料等。基于其铁电极化特性，铁电薄膜结构的电容相比于常规的存储电荷的电容，利用铁电薄膜的极化翻转来实现数据的写入与读取，从而在6T结构的断电后和恢复上电后，从根本上解决漏电流的问题，从而降低了存储器的功耗，在物联网的低功耗应用领域具有更强的竞争，防止了短路电流的出现，提高了元器件的安全系数和工作效率。
作为一种可选实施例，步骤S201中各个控制线信号如图3所示，包括：
在系统断电前，所述开关控制字线FSWL输入信号，所述开关元器件M7源漏极导通，所述第一存储节点BQ的数据传输到所述铁电存储器FeRAM一端，所述控制线PL输入整形脉冲电压信号，所述第一存储节点QB的数据存储到所述铁电存储器FeRAM中，然后断电。
具体的，如图1和图3所示，当所述6T结构断电前，所述1T1C结构进入存储模式(Store Mode)，所述6T结构的晶体管M5和M6导通，所述反位线BLB和所述位线BL上的数据将被写入存储节点QB和Q；所述1T1C结构的晶体管M7导通并且所述控制线PL施加正脉冲电压信号；其中，如果所述第一存储节点QB为逻辑“1”(即存储权值为1)，则在所述控制线PL的正脉冲电压到来之前，所述铁电存储器FeRAM上的电压差为VDD，并且所述铁电存储器FeRAM会因此被极化为正极化状态，数据“1”被成功保存至所述铁电存储器FeRAM；如果所述第二存储节点Q为逻辑“0”(即存储权值为0)，则在所述控制线PL的正脉冲电压信号为0之前，所述铁电存储器FeRAM上的电压差为0，在正脉冲电压到来时，所述铁电存储器FeRAM的电压差为﹣VDD，所述铁电存储器FeRAM因此被极化为负向极化状态，因此，数据“0”也被成功保存至所述铁电存储器FeRAM，所述存储模式(Restore Mode)持续时间如图3为Δt1，之后然后断电(Power off)。
作为一种可选实施例，步骤S202中各个控制线信号如图3所示，包括：
所述静态存储模块上电之后，所述控制线PL输入正脉冲电压信号，所述开关控制字线FSWL输入信号，所述开关元器件M7导通，数据从所述铁电存储器FeRAM恢复到所述第一存储节点BQ，然后所述开关控制线FSWL和所述控制线PL信号消失，所述开关元器件M7源漏极断路，所述第一存储节点BQ与所述铁电存储器FeRAM断开，系统进入静态存储器模式。
具体的，如图1和图3所示，当所述6T结构恢复供电时，所述1T1C结构进入恢复模式(Restore Mode)，所述1T1C结构的开关元器件M7和电源被接通；向所述控制线PL施加正脉冲电压，此时，无论所述铁电存储器FeRaM(相当于铁电电容器)已存储权值是“0”还是“1”，所述铁电存储器FeRAM的极化状态都将达到正饱和状态。如果所述铁电存储器FeRAM的原始存储权值为“1”，则所述6T结构的第一存储节点QB将在“1”处具有2Qr的电荷量，并且第二存储节点Q通过所述晶体管M3放电，使得权值“1”恢复到所述6T结构中对应的第一存储节点QB上；如果铁电存储器FeRAM的原始存储权值为“0”，则所述第一存储节点QB将对应具有Qr电荷量，并且所述第一存储节点QB通过所述晶体管M4打开，使得所述第二存储节点Q处的电压快速升高并因此导通所述晶体管M1；因此，所述第一存储节点QB最终放电恢复到权值“0”，最终实现数据准确的恢复，所述存储模式(Restore Mode)持续时间如图3为Δt2，之后存储单元进入静态存储模式(SRAM Mode)。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
由于采用非易失存储模块与静态存储器模块连接，不用担心断电后静态存储模块的数据丢失；本申请实施例提供的非易失静态存储单元，由于本铁电存储器与静态存储模块连接，不改变静态存储模块的读写电路，保持很好的兼容性，铁电存储器FeRaM为铁电材料制备的存储器，主要包括钙钛矿结构的铁电材料等；基于其铁电极化特性，铁电薄膜结构的电容相比于常规的存储电荷的电容，利用铁电薄膜的极化翻转来实现数据的写入与读取，从而在6T结构的断电后和恢复上电后，从根本上解决漏电流的问题，从而降低了存储器的功耗，在物联网的低功耗应用领域具有更强的竞争，防止了短路电流的出现，提高了元器件的安全系数和工作效率。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种非易失静态存储单元，其特征在于，所述存储单元包括：
非易失存储模块，所述非易失存储模块包括：开关元器件和铁电存储器；所述铁电存储器一端与所述开关元器件连接，另一端与控制线连接；
静态存储模块，所述静态存储模块的存储节点与所述铁电存储器之间通过所述开关元器件连接；
其中，在所述静态存储模块断电之前，所述开关元器件导通，并通过所述控制线输入脉冲电压将所述存储节点的数据存储到所述铁电存储器中；
在所述静态存储模块上电之后，所述开关元器件导通，并通过所述控制线输入脉冲电压将，所述数据从所述铁电存储器恢复到所述存储节点。
2.根据权利要求1所述的存储单元，其特征在于，所述开关元器件为MOS晶体管。
3.根据权利要求2所述的存储单元，其特征在于，所述开关元器件的栅极与开关字线连接，源极和漏极其中一端与所述存储节点连接，另一端与所述铁电存储器连接。
4.根据权利要求1所述的存储单元，其特征在于，所述静态存储模块是6管静态存储器，包括：
第一上晶体管，源极与控制字线连接；
第一下晶体管，源极与所述第一上晶体管的漏极连接，漏极接地，栅极与所述第一上晶体管的栅极连接；
第二上晶体管，源极与控制字线连接；
第二下晶体管，源极与所述第二上晶体管的漏极连接，漏极接地，栅极与所述第二上晶体管的栅极连接；
第一存取晶体管，栅极与字线连接，源极与第一存储节点连接，漏极与反位线连接；
第二存取晶体管，栅极与字线连接，源极与第二存储节点连接，漏极与位线连接。
5.根据权利要求4所述的存储单元，其特征在于，所述第一存储节点与所述开关元器件连接。
6.一种控制方法，其特征在于，所述方法用于控制权利要求1-5任一所述的存储单元，所述方法包括：
在所述静态存储模块断电之前，所述开关元器件导通，所述存储节点的数据传输到所述铁电存储器，所述控制线输入脉冲电压信号，所述存储节点的数据存储到所述铁电存储器中；
在所述静态存储模块上电之后，所述控制线输入脉冲电压信号，所述开关控制字线输入信号，所述开关元器件导通，数据从所述铁电存储器恢复到所述存储节点。
7.如权利要求6所述控制方法，其特征在于，所述脉冲电压信号为正脉冲信号。
8.如权利要求6所述控制方法，其特征在于，所述开关控制字线输入信号，所述开关元器件导通，包括：
所述开关元器件为NMOS晶体管，所述开关控制字线输入高电平，所述开关元器件导通；或
所述开关元器件为PMOS晶体管，所述开关控制字线输入低电平，所述开关元器件导通。
9.一种元器件，其特征在于，包括权利要求1-5任一所述的存储单元。
10.一种设备，其特征在于，包括如权利要求1-5任一所述的存储单元。
CN202011090015.3A 2020-10-13 2020-10-13 一种非易失静态存储单元、控制方法、元器件及设备 Pending CN112382320A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011090015.3A CN112382320A (zh) 2020-10-13 2020-10-13 一种非易失静态存储单元、控制方法、元器件及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011090015.3A CN112382320A (zh) 2020-10-13 2020-10-13 一种非易失静态存储单元、控制方法、元器件及设备

Publications (1)

Publication Number Publication Date
CN112382320A true CN112382320A (zh) 2021-02-19

Family

ID=74581326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011090015.3A Pending CN112382320A (zh) 2020-10-13 2020-10-13 一种非易失静态存储单元、控制方法、元器件及设备

Country Status (1)

Country Link
CN (1) CN112382320A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270128A (zh) * 2021-07-16 2021-08-17 上海亿存芯半导体有限公司 集成的存储单元及存储阵列

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125644A1 (en) * 2002-12-31 2004-07-01 Katsuo Komatsuzaki Multiple bit memory cells and methods for reading non-volatile data
CN104157303A (zh) * 2014-07-15 2014-11-19 中国科学院微电子研究所 静态随机存储器单元的抗干扰电路和存储元件
US20160365145A1 (en) * 2015-06-15 2016-12-15 Cypress Semiconductor Corporation Non-Volatile Static RAM and Method of Operation Thereof
CN107492393A (zh) * 2017-07-19 2017-12-19 安徽大学 平均7t1r的非易失性静态随机存储单元
WO2018125491A1 (en) * 2016-12-29 2018-07-05 AUCMOS Technologies USA, Inc. Non-destructive ferroelectric memory cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125644A1 (en) * 2002-12-31 2004-07-01 Katsuo Komatsuzaki Multiple bit memory cells and methods for reading non-volatile data
CN104157303A (zh) * 2014-07-15 2014-11-19 中国科学院微电子研究所 静态随机存储器单元的抗干扰电路和存储元件
US20160365145A1 (en) * 2015-06-15 2016-12-15 Cypress Semiconductor Corporation Non-Volatile Static RAM and Method of Operation Thereof
WO2018125491A1 (en) * 2016-12-29 2018-07-05 AUCMOS Technologies USA, Inc. Non-destructive ferroelectric memory cell
CN107492393A (zh) * 2017-07-19 2017-12-19 安徽大学 平均7t1r的非易失性静态随机存储单元

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
TOHRU MIWA 等: "NV-SRAM: A Nonvolatile SRAM with Backup Ferroelectric Capacitors", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
TOHRU MIWA 等: "NV-SRAM: A Nonvolatile SRAM with Backup Ferroelectric Capacitors", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 36, no. 3, 31 March 2001 (2001-03-31), XP011061471 *
XUEQING LI 等: "Design of Nonvolatile SRAM with Ferroelectric FETs for Energy-Efficient Backup and Restore", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
XUEQING LI 等: "Design of Nonvolatile SRAM with Ferroelectric FETs for Energy-Efficient Backup and Restore", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》, vol. 64, no. 7, 31 July 2017 (2017-07-31), XP011653170, DOI: 10.1109/TED.2017.2707664 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270128A (zh) * 2021-07-16 2021-08-17 上海亿存芯半导体有限公司 集成的存储单元及存储阵列
CN113270128B (zh) * 2021-07-16 2021-11-09 上海亿存芯半导体有限公司 集成的存储单元及存储阵列

Similar Documents

Publication Publication Date Title
US8792275B2 (en) Non-volatile static random access memory (NVSRAM) device
US8659936B2 (en) Low power static random access memory
US9734905B2 (en) Non-volatile memory using bi-directional resistive elements
EP2434492A1 (en) Memory cells having a row-based read and/or write support circuitry
CN104981875A (zh) 用于存储器设备中的写辅助的写激励器
CN109658960B (zh) 一种具有超低功耗和高写裕度的12t tfet sram单元电路
US9653150B1 (en) Static random access memory (SRAM) bitcell and memory architecture without a write bitline
Ohsawa et al. A 1.5 nsec/2.1 nsec random read/write cycle 1Mb STT-RAM using 6T2MTJ cell with background write for nonvolatile e-memories
US9666276B2 (en) Non-volatile memory using bi-directional resistive elements
US9543006B2 (en) Non-volatile memory cell and non-volatile memory device
US11056184B2 (en) Static memory based on components with current-voltage hysteresis characteristics
CN110767251B (zh) 一种低功耗和高写裕度的11t tfet sram单元电路结构
CN103578529B (zh) 一种根据写数据改变电源供电的亚阈值存储单元
TW200926179A (en) Controlling power supply to memory cells
US6924999B2 (en) Ferroelectric memory
WO2016155368A1 (zh) 一种基于rram的非易失性sram存储单元
CN112185445B (zh) 利用隧道场效应管抑制漏电的混合非易失性随机存储器
CN112382320A (zh) 一种非易失静态存储单元、控制方法、元器件及设备
JP3711560B2 (ja) 重イオンの衝突の影響を受けないメモリ・セル
US20230147686A1 (en) Nonvolatile sram
CN112133347B (zh) 基于7t1c结构的存储单元及其操作方法、存储器
Ali et al. Energy efficient reduced area overhead spin-orbit torque non-volatile SRAMs
TW201826274A (zh) 六電晶體靜態隨機存取記憶體單元及其操作方法
CN113096702B (zh) 存储电路及其读取方法和恢复方法
Dai et al. A ReRAM-based 10T2R SRAM using power-off recovery function for reducing power

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210219