CN113078172A - 显示基板及其制备方法和显示面板 - Google Patents

显示基板及其制备方法和显示面板 Download PDF

Info

Publication number
CN113078172A
CN113078172A CN202110334781.8A CN202110334781A CN113078172A CN 113078172 A CN113078172 A CN 113078172A CN 202110334781 A CN202110334781 A CN 202110334781A CN 113078172 A CN113078172 A CN 113078172A
Authority
CN
China
Prior art keywords
pole
transistor
insulating layer
gate
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110334781.8A
Other languages
English (en)
Other versions
CN113078172B (zh
Inventor
汪军
王海涛
王庆贺
苏同上
方金钢
成军
甘由鹏
周超
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110334781.8A priority Critical patent/CN113078172B/zh
Publication of CN113078172A publication Critical patent/CN113078172A/zh
Application granted granted Critical
Publication of CN113078172B publication Critical patent/CN113078172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种显示基板及其制备方法和显示面板。该显示基板包括显示区和围设于显示区外围的周边区；显示基板还包括：基底，设置于基底上的栅线、静电环和第一晶体管；栅线由显示区延伸至周边区，静电环和第一晶体管位于周边区；第一晶体管包括栅极、栅绝缘层、有源层、第一极和第二极；第一极、第二极和有源层位于栅绝缘层的背离栅极的一侧；栅线、栅极和静电环采用相同材料且同层设置；栅线通过开设在栅绝缘层中的第一过孔连接第一极，静电环通过开设在栅绝缘层中的第二过孔连接第二极。该显示基板使栅线上累积的静电在达到一定量时能及时释放至静电环，避免栅线上累积的静电对显示区内晶体管的有源层造成击穿，确保显示基板的品质和良率。

Description

显示基板及其制备方法和显示面板
技术领域
本发明属于显示技术领域，具体涉及一种显示基板及其制备方法和显示面板。
背景技术
在TFT(Thin Film Transistor，薄膜晶体管)显示基板制备过程中特别容易形成静电击穿现象，特别是在栅线的制备过程中静电累积现象尤为严重，栅线上累积的大量静电容易对晶体管的有源层造成击穿，尤其是氧化物半导体材料的有源层(如IGZO有源层)在制备时极易受到栅线累积静电的击穿；而目前TFT显示基板上的静电环通常与后续制备的晶体管的源漏电极同时形成，使得在前期栅线和有源层制备过程中累积于栅线和有源层上的静电无法及时得到释放，从而导致有源层被静电击穿失效，大大降低显示产品良率。
发明内容
本发明针对上述有显示区内薄膜晶体管有源层容易受到栅线累积静电击穿的问题，提供一种显示基板及其制备方法和显示面板。该显示基板，能使栅线上累积的静电在达到一定量时能及时释放至静电环，从而避免栅线上累积的静电对显示区内晶体管的有源层造成击穿，进而确保显示基板的品质和良率。
本发明提供一种显示基板，包括显示区和围设于所述显示区外围的周边区；
所述显示基板还包括：基底，设置于所述基底上的栅线、静电环和第一晶体管；所述栅线由所述显示区延伸至所述周边区，所述静电环和所述第一晶体管位于所述周边区；所述第一晶体管包括栅极、栅绝缘层、有源层、第一极和第二极；
所述第一极、所述第二极和所述有源层位于所述栅绝缘层的背离所述栅极的一侧；
所述栅线、所述栅极和所述静电环采用相同材料且同层设置；所述栅线通过开设在所述栅绝缘层中的第一过孔连接所述第一极，所述静电环通过开设在所述栅绝缘层中的第二过孔连接所述第二极。
可选地，所述第一极和所述第二极在所述基底上的正投影分别位于所述有源层的相对两边，且所述第一极和所述第二极分别与所述有源层相对接；
所述第一过孔位于所述栅绝缘层的与所述第一极在所述基底上的正投影相交叠的区域中；
所述第二过孔位于所述栅绝缘层的与所述第二极在所述基底上的正投影相交叠的区域中。
可选地，所述有源层采用氧化物半导体材料，所述第一极和所述第二极采用导体化的氧化物半导体材料。
可选地，所述栅极位于所述栅绝缘层靠近所述基底的一侧；
或者，所述栅极位于所述栅绝缘层背离所述基底的一侧。
可选地，所述栅线包括多条；所述第一晶体管包括多个；
每条所述栅线连接两个所述第一晶体管；
连接同一条所述栅线的两个所述第一晶体管分别位于所述栅线两端。
可选地，还包括多个接地电极，所述多个接地电极均匀分布于所述周边区；
所述静电环围绕于所述显示区外；
所述静电环连接所述接地电极。
可选地，所述接地电极与所述栅极采用相同材料且同层设置；
所述显示基板还包括第二晶体管，所述第二晶体管位于所述接地电极与所述静电环之间，且所述第二晶体管与所述第一晶体管的结构相同；
所述接地电极通过开设在所述第二晶体管栅绝缘层中的第三过孔连接所述第二晶体管的第一极，所述静电环通过开设在所述第二晶体管栅绝缘层中的第四过孔连接所述第二晶体管的第二极。
本发明还提供一种显示面板，包括上述显示基板。
本发明还提供一种上述显示基板的制备方法，包括：在基底上制备栅线、静电环和第一晶体管；制备所述第一晶体管包括制备栅极、栅绝缘层、有源层、第一极和第二极；
所述第一极、所述第二极和所述有源层形成于所述栅绝缘层的背离所述栅极的一侧；
通过一次构图工艺形成包括所述栅线、所述栅极和所述静电环的图形；所述栅线通过开设在所述栅绝缘层中的第一过孔连接所述第一极，所述静电环通过开设在所述栅绝缘层中的第二过孔连接所述第二极。
可选地，所述显示基板为上述显示基板；制备所述有源层、所述第一极和所述第二极包括：
在所述栅绝缘层的背离所述栅极的一侧沉积形成有源层膜；
采用曝光刻蚀工艺形成所述有源层、所述第一极和所述第二极的图形；
对所述第一极和所述第二极的图形进行导体化。
本发明的有益效果：本发明所提供的显示基板，通过将静电环与栅线设置在同一层，并通过对周边区内静电释放电路中的第一晶体管进行上述设置，使栅线上累积的静电在达到一定量时能及时释放至静电环，从而避免栅线上累积的静电对显示区内晶体管的有源层造成击穿，进而确保显示基板的品质和良率。
本发明所提供的显示面板，通过采用上述显示基板，能够避免栅线上累积的静电对显示区内晶体管的有源层造成击穿，从而确保了该显示面板的品质和良率。
附图说明
图1为目前底栅型薄膜晶体管显示基板栅线和晶体管有源层制备完成时的结构俯视示意图；
图2为本发明实施例中显示基板的局部结构俯视图；
图3为沿图2中AA剖切线的结构剖视图；
图4为本发明实施例中显示基板的整体结构俯视图；
图5a为本发明实施例中显示基板制备方法步骤S01的结构剖视示意图；
图5b为本发明实施例中显示基板制备方法步骤S02的结构剖视示意图；
图5c为本发明实施例中显示基板制备方法步骤S032的结构剖视示意图；
图5d为本发明实施例中显示基板制备方法步骤S033的结构剖视示意图；
图5e为本发明实施例中显示基板制备方法步骤S034的结构剖视示意图。
其中附图标记为：
1、基底；2、栅线；3、静电环；4、栅极；5、栅绝缘层；51、第一过孔；52、第二过孔；6、有源层；7、第一极；8、第二极；9、接地电极；10、第一晶体管；11、第二晶体管；12、有源层膜；13、光刻胶层；14、静电释放电极；101、显示区；102、周边区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明一种显示基板及其制备方法和显示面板作进一步详细描述。
参照图1，针对目前设计有底栅型薄膜晶体管的显示基板，首先制备形成显示区101内像素电路中薄膜晶体管的栅极，周边区102内静电释放电路中薄膜晶体管的栅极，栅线2(由显示区101延伸至周边区102)，周边区102内的接地电极9以及用于将栅线2与后续形成的静电环连接的静电释放电极14；然后制备显示区101和周边区102薄膜晶体管的有源层6；最后制备显示区101和周边区102薄膜晶体管的源漏电极和静电环。静电环与源漏电极采用相同材料同时制备形成，在周边区102内源漏电极和静电环制备完成时，才能实现静电环与静电释放电极14和接地电极9的电连接，即在周边区102内源漏电极和静电环制备完成时，才能实现对栅线2上累积静电的疏导释放。
栅线2在制备过程中就容易累积大量静电，但由于栅线2制备时静电环还未形成，所以栅线2上累积的静电无法得到及时释放，很容易对后续形成在栅线2上方的显示区101内的有源层造成击穿，严重影响显示产品良率。
基于上述技术问题，本发明实施例提供一种显示基板，如图2-图4所示，包括显示区101和围设于显示区101外围的周边区102；显示基板还包括：基底1，设置于基底1上的栅线2、静电环3和第一晶体管10；栅线2由显示区101延伸至周边区102，静电环3和第一晶体管10位于周边区102；第一晶体管10包括栅极4、栅绝缘层5、有源层6、第一极7和第二极8；第一极7、第二极8和有源层6位于栅绝缘层5的背离栅极4的一侧；栅线2通过开设在栅绝缘层5中的第一过孔51连接第一极7，静电环3通过开设在栅绝缘层5中的第二过孔52连接第二极8；栅线2、栅极4和静电环3采用相同材料且同层设置。
其中，第一晶体管10在静电释放电路中发挥开启和关断的作用，当栅线2上累积大量静电时，能使第一晶体管10开启，从而通过第一极7、有源层6和第二极8将静电释放至静电环3；当栅线2上累积的静电不足以将第一晶体管10开启时，第一晶体管10保持关断，此时栅线2上累积的静电无法释放至静电环3。
通过将静电环3与栅线2设置在同一层，并通过对周边区102内静电释放电路中的第一晶体管10进行上述设置，使栅线2上累积的静电在达到一定量时能及时释放至静电环3，从而避免栅线2上累积的静电对显示区101内晶体管的有源层造成击穿，进而确保显示基板的品质和良率。
本实施例中，第一极7和第二极8在基底1上的正投影分别位于有源层6的相对两边，且第一极7和第二极8分别与有源层6相对接；第一过孔51位于栅绝缘层5的与第一极7在基底1上的正投影相交叠的区域中；第二过孔52位于栅绝缘层5的与第二极8在基底1上的正投影相交叠的区域中。
可选地，有源层6采用氧化物半导体材料，第一极7和第二极8采用导体化的氧化物半导体材料。氧化物半导体材料如IGZO(即铟镓锌氧化物)，导体化的氧化物半导体材料如导体化的IGZO。如此设置，使周边区102静电释放电路中的第一晶体管10无需再单独制备第一极和第二极，从而简化了第一晶体管10的制备工艺，并降低了第一晶体管10的制备成本。
可选地，栅极4位于栅绝缘层5靠近基底1的一侧，即静电释放电路中的第一晶体管10为底栅型晶体管。另外，本实施例中，显示区101内像素电路中的晶体管也为底栅型晶体管。且显示区101内像素电路中的晶体管有源层与第一极和第二极的结构及材料设置与静电释放电路中的第一晶体管10相同，只是显示区101内晶体管的第一极不与栅线2连接，第二极也不与静电环3连接。对于底栅型晶体管，将静电环3与栅线2设置在同一层，并对周边区102内静电释放电路中的第一晶体管10进行上述设置，使栅线2上累积的静电在达到一定量时能及时释放至静电环3，从而避免栅线2上累积的静电对显示区101内晶体管的有源层造成击穿，进而确保显示基板的品质和良率。
需要说明的是，栅极也可以位于栅绝缘层背离基底的一侧。即周边区内的第一晶体管为顶栅型晶体管，这种情况下，为了简化晶体管的制备工艺，显示区内的晶体管也为顶栅型晶体管。对于顶栅型晶体管中第一极和第二极位于栅极的背离基底一侧的情况，如果静电环与第一极和第二极同时制备，则同样存在栅线制备时静电环还未形成，所以栅线上累积的静电无法得到及时释放，很容易对位于栅线下方的显示区内的有源层造成击穿的技术问题，因此，针对顶栅型晶体管，通过将静电环与栅线设置在同一层，并对周边区内静电释放电路中的第一晶体管进行上述设置，同样能使栅线上累积的静电在达到一定量时及时释放至静电环，从而避免栅线上累积的静电对显示区内晶体管的有源层造成击穿，进而确保显示基板的品质和良率。
本实施例中，栅线2包括多条；第一晶体管10包括多个；每条栅线2连接两个第一晶体管10；连接同一条栅线2的两个第一晶体管10分别位于栅线2的两端。如此设置，能够将栅线2两端的静电积累更加及时地释放至静电环3，从而避免栅线2上的任意位置积累大量静电时对显示区101内晶体管的有源层造成击穿。
本实施例中，显示基板还包括多个接地电极9，多个接地电极9均匀分布于周边区102；静电环3围绕于显示区101外；静电环3连接接地电极9。通过使静电环3围绕于显示区101外，能够将显示区101内或经过显示区101的导电结构(如栅线2，数据线等)上累积的静电通过显示区101外四周较短的路径及时释放至静电环3，从而实现对显示区101内导电结构上静电的及时疏导释放。通过在周边区102设置多个接地电极9，能够使静电环3上的静电更快速第传导至地，避免静电环3上的累积静电超过静电环3的负荷。
本实施例中，接地电极9与栅极4采用相同材料且同层设置；显示基板还包括第二晶体管11，第二晶体管11位于接地电极9与静电环3之间，且第二晶体管11与第一晶体管10的结构相同；接地电极9通过开设在第二晶体管11栅绝缘层中的第三过孔连接第二晶体管11的第一极，静电环3通过开设在第二晶体管11栅绝缘层中的第四过孔连接第二晶体管11的第二极。
其中，第二晶体管11在静电释放电路中发挥开启和关断的作用，当静电环3上累积大量静电时，能使第二晶体管11开启，从而通过第二晶体管11的第一极、有源层和第二极将静电环3上的静电释放至接地电极9；当静电环3上累积的静电不足以将第二晶体管11开启时，第二晶体管11保持关断，此时静电环3上累积的静电无法释放至接地电极9。
基于显示基板的上述结构，本实施例还提供一种该显示基板的制备方法，包括：在基底上制备栅线、静电环和第一晶体管；制备第一晶体管包括制备栅极、栅绝缘层、有源层、第一极和第二极；第一极、第二极和有源层形成于栅绝缘层的背离栅极的一侧；通过一次构图工艺形成包括栅线、栅极和静电环的图形；栅线通过开设在栅绝缘层中的第一过孔连接第一极，静电环通过开设在栅绝缘层中的第二过孔连接第二极。
本实施例中，制备有源层、第一极和第二极包括：在栅绝缘层的背离栅极的一侧沉积形成有源层膜；采用曝光刻蚀工艺形成有源层、第一极和第二极的图形；对第一极和第二极的图形进行导体化。
其中，该显示基板的具体制备过程为：如图5a-5e所示，
步骤S01：在基底1上形成栅极4，栅线2和静电环3的图形(如图5a)。
该步骤中，通过一次构图工艺(包括膜层沉积、曝光、显影、刻蚀等步骤)形成栅极4，栅线2和静电环3的图形。栅极4，栅线2和静电环3采用相同材料，如导电金属材料。具体制备工艺为传统成熟工艺，这里不再赘述。
步骤S02：在完成步骤S01的基底1上形成栅绝缘层5以及其中的第一过孔51和第二过孔52的图形(如图5b)。
该步骤中，通过构图工艺(包括膜层沉积、曝光、显影、刻蚀等步骤)形成栅绝缘层5以及其中的第一过孔51和第二过孔52的图形。栅绝缘层5采用无机绝缘材料如氮化硅或氮氧化硅材料。具体制备工艺为传统成熟工艺，这里不再赘述。
步骤S03：在完成步骤S02的基底1上制备有源层6、第一极7和第二极8。
该步骤具体包括：步骤S031：在栅绝缘层5的背离栅极4的一侧沉积形成有源层膜12。
该步骤中，先在完成步骤S02的基底1上沉积形成IGZO(铟镓锌氧化物)材料的有源层膜12。
步骤S032：采用曝光刻蚀工艺形成有源层6、第一极7和第二极8的图形。
该步骤具体包括：在有源层膜12上涂敷光刻胶层13，通过半色调曝光工艺对光刻胶层13进行曝光，去除有源层、第一极和第二极图形以外区域的光刻胶层，部分保留第一极和第二极图形区域的光刻胶层13，完全保留有源层图形区域的光刻胶层13；然后刻蚀去除未被光刻胶层覆盖的有源层膜，保留有源层、第一极和第二极图形区域的有源层膜12(如图5c)。
步骤S033：对第一极7和第二极8的图形进行导体化。
该步骤中，首先通过灰化去除第一极7和第二极8图形区域的光刻胶层，保留有源层6图形区域的光刻胶层13；然后对暴露的第一极和第二极的图形区域进行导体化，形成能导电的第一极7和第二极8的图形(如图5d)。
其中，对暴露的第一极7和第二极8的图形区域进行导体化的具体工艺为：将氦气通入干刻腔室，通入干刻腔室的氦气流量为5000～10000sccm；干刻腔室内的等离子激发源将氦气激发形成氦离子，等离子激发源的激发功率为30～100KW，干刻腔室内的氦气气压为50～200mt；氦离子轰击第一极7和第二极8的图形区域表面，轰击时间为60～600s，即可使第一极7和第二极8导体化。当然，第一极7和第二极8的图形区域导体化的方法不限于该方法，其他能使第一极7和第二极8的图形区域导体化的方法均可。
步骤S034：灰化去除有源层6图形区域保留的光刻胶层，最终形成有源层6的图形(如图5e)。
本实施例中所提供的显示基板，通过将静电环与栅线设置在同一层，并通过对周边区内静电释放电路中的第一晶体管进行上述设置，使栅线上累积的静电在达到一定量时能及时释放至静电环，从而避免栅线上累积的静电对显示区内晶体管的有源层造成击穿，进而确保显示基板的品质和良率。
本发明实施例还提供一种显示面板，包括上述实施例中的显示基板。
通过采用上述实施例中的显示基板，能够避免栅线上累积的静电对显示区内晶体管的有源层造成击穿，从而确保了该显示面板的品质和良率。
本发明所提供的显示面板可以为LCD面板、LCD电视、OLED面板、OLED电视、显示器、手机、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种显示基板，包括显示区和围设于所述显示区外围的周边区；
所述显示基板还包括：基底，设置于所述基底上的栅线、静电环和第一晶体管；所述栅线由所述显示区延伸至所述周边区，所述静电环和所述第一晶体管位于所述周边区；所述第一晶体管包括栅极、栅绝缘层、有源层、第一极和第二极；
所述第一极、所述第二极和所述有源层位于所述栅绝缘层的背离所述栅极的一侧；
其特征在于，所述栅线、所述栅极和所述静电环采用相同材料且同层设置；所述栅线通过开设在所述栅绝缘层中的第一过孔连接所述第一极，所述静电环通过开设在所述栅绝缘层中的第二过孔连接所述第二极。
2.根据权利要求1所述的显示基板，其特征在于，所述第一极和所述第二极在所述基底上的正投影分别位于所述有源层的相对两边，且所述第一极和所述第二极分别与所述有源层相对接；
所述第一过孔位于所述栅绝缘层的与所述第一极在所述基底上的正投影相交叠的区域中；
所述第二过孔位于所述栅绝缘层的与所述第二极在所述基底上的正投影相交叠的区域中。
3.根据权利要求2所述的显示基板，其特征在于，所述有源层采用氧化物半导体材料，所述第一极和所述第二极采用导体化的氧化物半导体材料。
4.根据权利要求3所述的显示基板，其特征在于，所述栅极位于所述栅绝缘层靠近所述基底的一侧；
或者，所述栅极位于所述栅绝缘层背离所述基底的一侧。
5.根据权利要求1-4任意一项所述的显示基板，其特征在于，所述栅线包括多条；所述第一晶体管包括多个；
每条所述栅线连接两个所述第一晶体管；
连接同一条所述栅线的两个所述第一晶体管分别位于所述栅线两端。
6.根据权利要求5所述的显示基板，其特征在于，还包括多个接地电极，所述多个接地电极均匀分布于所述周边区；
所述静电环围绕于所述显示区外；
所述静电环连接所述接地电极。
7.根据权利要求6所述的显示基板，其特征在于，所述接地电极与所述栅极采用相同材料且同层设置；
所述显示基板还包括第二晶体管，所述第二晶体管位于所述接地电极与所述静电环之间，且所述第二晶体管与所述第一晶体管的结构相同；
所述接地电极通过开设在所述第二晶体管栅绝缘层中的第三过孔连接所述第二晶体管的第一极，所述静电环通过开设在所述第二晶体管栅绝缘层中的第四过孔连接所述第二晶体管的第二极。
8.一种显示面板，其特征在于，包括权利要求1-7任意一项所述的显示基板。
9.一种如权利要求1-7任意一项所述的显示基板的制备方法，包括：在基底上制备栅线、静电环和第一晶体管；制备所述第一晶体管包括制备栅极、栅绝缘层、有源层、第一极和第二极；
所述第一极、所述第二极和所述有源层形成于所述栅绝缘层的背离所述栅极的一侧；
其特征在于，通过一次构图工艺形成包括所述栅线、所述栅极和所述静电环的图形；所述栅线通过开设在所述栅绝缘层中的第一过孔连接所述第一极，所述静电环通过开设在所述栅绝缘层中的第二过孔连接所述第二极。
10.根据权利要求9所述的显示基板的制备方法，其特征在于，所述显示基板为权利要求3所述的显示基板；制备所述有源层、所述第一极和所述第二极包括：
在所述栅绝缘层的背离所述栅极的一侧沉积形成有源层膜；
采用曝光刻蚀工艺形成所述有源层、所述第一极和所述第二极的图形；
对所述第一极和所述第二极的图形进行导体化。
CN202110334781.8A 2021-03-29 2021-03-29 显示基板及其制备方法和显示面板 Active CN113078172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110334781.8A CN113078172B (zh) 2021-03-29 2021-03-29 显示基板及其制备方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110334781.8A CN113078172B (zh) 2021-03-29 2021-03-29 显示基板及其制备方法和显示面板

Publications (2)

Publication Number Publication Date
CN113078172A true CN113078172A (zh) 2021-07-06
CN113078172B CN113078172B (zh) 2023-05-26

Family

ID=76611181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110334781.8A Active CN113078172B (zh) 2021-03-29 2021-03-29 显示基板及其制备方法和显示面板

Country Status (1)

Country Link
CN (1) CN113078172B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109856875A (zh) * 2019-02-28 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN113690276A (zh) * 2021-07-27 2021-11-23 京东方科技集团股份有限公司 显示面板
CN114280863A (zh) * 2021-12-17 2022-04-05 滁州惠科光电科技有限公司 阵列基板及显示面板
CN115241267A (zh) * 2022-08-25 2022-10-25 厦门天马显示科技有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070091218A1 (en) * 2005-10-25 2007-04-26 Chin-Hai Huang Electrostatic discharge protection structure and thin film transistor substrate including the same
US20100188592A1 (en) * 2009-01-27 2010-07-29 Casio Computer Co., Ltd. Method for forming multilayer structure, method for manufacturing display panel, and display panel
CN109856875A (zh) * 2019-02-28 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN210668370U (zh) * 2019-12-20 2020-06-02 北京京东方技术开发有限公司 显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070091218A1 (en) * 2005-10-25 2007-04-26 Chin-Hai Huang Electrostatic discharge protection structure and thin film transistor substrate including the same
US20100188592A1 (en) * 2009-01-27 2010-07-29 Casio Computer Co., Ltd. Method for forming multilayer structure, method for manufacturing display panel, and display panel
CN109856875A (zh) * 2019-02-28 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN210668370U (zh) * 2019-12-20 2020-06-02 北京京东方技术开发有限公司 显示面板及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109856875A (zh) * 2019-02-28 2019-06-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN113690276A (zh) * 2021-07-27 2021-11-23 京东方科技集团股份有限公司 显示面板
CN113690276B (zh) * 2021-07-27 2024-02-20 京东方科技集团股份有限公司 显示面板
CN114280863A (zh) * 2021-12-17 2022-04-05 滁州惠科光电科技有限公司 阵列基板及显示面板
CN114280863B (zh) * 2021-12-17 2024-04-12 滁州惠科光电科技有限公司 阵列基板及显示面板
CN115241267A (zh) * 2022-08-25 2022-10-25 厦门天马显示科技有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN113078172B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
CN113078172B (zh) 显示基板及其制备方法和显示面板
US9437627B2 (en) Thin film transistor and manufacturing method thereof
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN107994066B (zh) Tft、制作方法、阵列基板、显示面板及装置
CN111341849B (zh) 显示基板及其制备方法、显示面板
CN108155246B (zh) 薄膜晶体管及其制备方法、阵列基板
CN104966698B (zh) 阵列基板、阵列基板的制造方法及显示装置
TWI419336B (zh) 半導體元件及其製作方法
CN108538855B (zh) 一种阵列基板的制作方法
CN111584509A (zh) 显示面板及其制备方法、显示装置
CN111048592B (zh) 一种薄膜场效应晶体管结构及制作方法
CN111312725B (zh) 一种阵列基板及其制备方法、显示面板
KR20130062726A (ko) 박막 트랜지스터 및 이의 제조 방법
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
US11355569B2 (en) Active device substrate comprising silicon layer and manufacturing method thereof
CN107910351B (zh) Tft基板的制作方法
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
US20200035709A1 (en) Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
TW201351659A (zh) 薄膜電晶體及其製造方法
CN109860107B (zh) 阵列基板及其制作方法
CN114792694A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN110993619B (zh) 阵列基板及其制备方法和显示装置
CN111584427B (zh) 一种阵列基板的制作方法、阵列基板及显示面板
US20060079036A1 (en) Method of manufacturing gate, thin film transistor and pixel
CN111244035B (zh) 一种显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant